一种用于差分压控延时单元的电压偏置电路

技术领域

本发明属于模拟集成电路领域，具体涉及一种用于差分压控延时单元的电压偏置电路。

背景技术

压控延时单元作为一种电压控制型器件，广泛应用于包括压控环形振荡器在内的压控振荡器，压控振荡器也是实现锁相环以及频率合成器的关键器件之一。差分压控延时单元相比于传统的单端压控延时单元，其输入和输出电压延时特性曲线同时具有更大的增益和更好的线性度。也就是说，基于差分压控延时单元的压控振荡器相较于基于单端压控延时单元的压控振荡器，其输入和输出电压频率特性曲线也同时具有更大的增益和更好的线性度。

同时，差分压控延时单元的应用也离不开一个具备单端输入差分输出特性的电压偏置电路。图1为现有的一种用于差分压控延时单元的电压偏置电路，该电压偏置电路的输入和输出电压波形图如图2所示，由图2可知其输出差分电压的摆幅及斜率都很小，因而很难用于宽调频电路。

图3为现有的另一种用于差分压控延时单元的电压偏置电路，该电压偏置电路的输入和输出电压波形图如图4所示，该电压偏置电路的输出电压在摆幅和斜率上相较于图1所示的电压偏置电路均有了一定的改善，但其输出电压摆幅仍然受限，且随着输出电压幅值的增大，输出电压特性曲线斜率显著降低，这将会严重影响后续的压控环形振荡器的电压频率特性。

如上所述，现有的两种电压偏置电路均存在不同程度的输出电压摆幅窄、输入和输出电压特性曲线斜率小的问题，采用这两种电压偏置电路的压控环形振荡器，其输入和输出电压频率特性区线也会不同程度的存在性度差、增益小的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种用于差分压控延时单元的电压偏置电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种用于差分压控延时单元的电压偏置电路，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一电阻和第二电阻；

其中，所述第一PMOS管用于产生镜像电流并产生第一差分输出电压信号；所述第二PMOS管用于复制所述第一PMOS管的源极电流，并将其作为所述第二NMOS管的偏置电流；

所述第一NMOS管作为驱动管，用于为所述第一PMOS管提供偏置电流；所述第二NMOS管用于根据所述第二PMOS管提供的偏置电流，产生第二差分输出电压信号；

所述第一电阻连接在所述第一PMOS管的漏极与所述第一NMOS管的漏极之间，用于改善所述第一PMOS管的输入和输出的电流电压特性，以提高所述电压偏置电路输出的第一差分输出电压信号的摆幅；所述第二电阻连接在所述第二PMOS管的漏极与所述第二NMOS管的漏极之间，用于改善所述第二NMOS管的输入和输出的电流电压特性，以提高所述电压偏置电路输出的第二差分输出电压信号的摆幅。

在本发明的一个实施例中，所述第一PMOS管的源极连接电源电压端，所述第一PMOS管的漏极连接所述第一电阻的第一端，所述第一PMOS管的栅极分别连接所述第二PMOS管的栅极和所述第一电阻的第二端；

所述第一PMOS管的栅极作为所述电压偏置电路第一差分输出端，输出所述第一差分输出电压信号。

在本发明的一个实施例中，所述第二PMOS管的源极连接电源电压端，所述第二PMOS管的漏极分别连接所述第二电阻的第一端和所述第二NMOS管的栅极。

在本发明的一个实施例中，所述第一NMOS管源极连接接地端，所述第一NMOS管的漏极连接所述第一电阻的第二端，所述第一NMOS管的栅极作为外部输入电压信号端，输入电压信号。

在本发明的一个实施例中，第二NMOS管的源极连接接地端，所述第二NMOS管的漏极连接所述第二电阻的第二端，所述第二NMOS管的栅极作为所述电压偏置电路的第二差分输出端，输出所述第二差分输出电压信号。

与现有技术相比，本发明的有益效果在于：

本发明的用于差分压控延时单元的电压偏置电路，具备单端输入差分输出的特性，用来为差分压控延时单元提供偏置电压；通过在现有的电压偏置电路中加入两个电阻，用于改善金属氧化物半导体场效应晶体管的输入和输出电压的非线性特性；能够进一步提高电压偏置电路的差分输出电压信号摆幅，并实现采用本发明的电压偏置电路的压控环形振荡器更大的输入和输出电压频率调节范围和更大的输入和输出电压频率增益。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为现有的一种用于差分压控延时单元的电压偏置电路；

图2为图1所示电压偏置电路的输入和输出电压波形图；

图3为现有的另一种用于差分压控延时单元的电压偏置电路；

图4为图3所示电压偏置电路的输入和输出电压波形图；

图5为本发明实施例提供的一种用于差分压控延时单元的电压偏置电路；

图6为图5中本发明实施例的电压偏置电路的输入和输出电压波形图；

图7为本发明的电压偏置电路应用于差分压控延时单元的电路图；

图8为基于图7所示差分压控延时单元的某一压控环形振荡器的输入和输出电压-频率特性图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种用于差分压控延时单元的电压偏置电路进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

实施例一

请参见图5，图5为本发明实施例提供的一种用于差分压控延时单元的电压偏置电路，如图所示，本发明实施例提供的用于差分压控延时单元的电压偏置电路包括，第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第一电阻R1和第二电阻R2。

在一个可选的实施方式中，第一PMOS管PM1用于产生镜像电流并产生第一差分输出电压信号。第一PMOS管PM1的源极连接电源电压端VDD，第一PMOS管PM1的漏极连接第一电阻R1的第一端，第一PMOS管PM1的栅极分别连接第二PMOS管PM2的栅极和第一电阻R1的第二端；第一PMOS管PM1的栅极作为电压偏置电路第一差分输出端V

在一个可选的实施方式中，第二PMOS管PM2用于复制第一PMOS管PM1的源极电流，并将其作为第二NMOS管NM2的偏置电流。第二PMOS管PM2的源极连接电源电压端VDD，第二PMOS管PM2的漏极分别连接第二电阻R2的第一端和第二NMOS管NM2的栅极。

在一个可选的实施方式中，第一NMOS管NM1作为驱动管，用于为第一PMOS管PM1提供偏置电流。第一NMOS管NM1源极连接接地端GND，第一NMOS管NM1的漏极连接第一电阻R1的第二端，第一NMOS管NM1的栅极作为外部输入电压信号端V

在一个可选的实施方式中，第二NMOS管NM2用于根据第二PMOS管PM2提供的偏置电流，产生第二差分输出电压信号。第二NMOS管NM2的源极连接接地端GND，第二NMOS管NM2的漏极连接第二电阻R2的第二端，第二NMOS管NM2的栅极作为电压偏置电路的第二差分输出端V

在一个可选的实施方式中，第一电阻R1连接在第一PMOS管PM1的漏极与第一NMOS管NM1的漏极之间，用于改善第一PMOS管PM1的输入和输出的电流电压特性，以提高电压偏置电路输出的第一差分输出电压信号的摆幅。

在一个可选的实施方式中，第二电阻R2连接在第二PMOS管PM2的漏极与第二NMOS管NM2的漏极之间，用于改善第二NMOS管NM1的输入和输出的电流电压特性，以提高电压偏置电路输出的第二差分输出电压信号的摆幅。

进一步地，对本实施例的电压偏置电路的工作原理进行说明。当外部输入电压信号端的输入电压V

|V

V

其中，I

随着时间的推移，由于第一PMOS管PM1中漏电流的原因，电压偏置电路第一输出端的输出电压V

V

其中，I

且由于NM2中漏电流的存在，电压偏置电路第二差分输出端的输出电压V

随着外部输入电压信号端的输入电压V

I

系数k

其中，μ

由于第一PMOS管PM1采用二极管连接方式，当第一电阻R1的取值小于V

系数k

其中，μ

由于第一PMOS管PM1和第二PMOS管PM2的尺寸及器件类型均相同，所以第二PMOS管PM2也工作在饱和区。进而根据电流镜像原理可知第一NMOS管NM1的漏级电流I

V

其中，V

值得说明的是，上述情况下，也即当第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1和第二NMOS管NM2都工作在截止区或饱和区时，本发明的电压偏置电路的输入和输出电压特性曲线与现有的如图3所示的电压偏置电路的输入和输出电压特性曲线有着相同的趋势。

随着外部输入电压信号端的输入电压V

其中，V

同样，I

I

其中，V

V

其中，R

由于此时第一PMOS管PM1工作在三极管区或线性区，所以其源漏电压差V

当第一NMOS管NM1的漏级电流I

请结合参见图2、图4和图6，图2为图1所示电压偏置电路的输入和输出电压波形图；图4为图3所示电压偏置电路的输入和输出电压波形图；图6为图5中本发明实施例的电压偏置电路的输入和输出电压波形图。

如图所示，相比于现有的差分输出电压偏置电路，本发明的电压偏置电路能够进一步提高其差分输出电压信号的摆幅。

请结合参见图7和图8，图7为本发明的电压偏置电路用于差分压控延时单元的电路图；图8为基于图7所示差分压控延时单元的某一压控环形振荡器的输入和输出电压-频率特性图；图8中，曲线“f1”是在基于本发明所示的电压偏置电路的基础上得到的；曲线“f2”是在基于图3所示的现有的电压偏置电路的基础上得到的。

如图所示，本发明的电压偏置电路第一差分输出端V

综上所述，通过在电压偏置电路中串入第一电阻和第二电阻，其中，第一电阻R1用于改善第一PMOS管PM1的输入和输出电流电压特性第二电阻R2用于改善第二NMOS管NM2的输入和输出电流电压特性；达到提高本发明的电压偏置电路的输出差分电压信号的摆幅。

本发明实施例的用于差分压控延时单元的电压偏置电路，通过在现有的电压偏置电路中加入两个电阻，用于改善金属氧化物半导体场效应晶体管的输入和输出电压的非线性特性；能够进一步提高电压偏置电路的差分输出电压信号摆幅，并实现采用本发明的电压偏置电路的压控环形振荡器更大的输入和输出电压频率调节范围和更大的输入和输出电压频率增益。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。