一种提高外延结晶质量的外延方法

技术领域

本发明涉及LED芯片技术领域，具体涉及一种提高外延结晶质量的外延方法。

背景技术

GaN作为第三代半导体材料，具有高禁带宽度、高临界击穿电场、高载流子饱和迁移速度以及高热导率和直接带隙等特点，在高温、高频、大功率微电子器件以及高性能光电子器件领域具有很大的应用前景。

LED芯片主要包括衬底以及衬底上生长的外延层，但现有技术中衬底与外延层晶格失配度达到13％，导致外延层生长产生位错，影响外延层质量，从而影响器件质量(亮度、漏电、ESD等方面)。

现有公开的专利中(如公开号为CN103811354B的中国专利)，通常以衬底与外延层之间掺杂Mg元素的方式来解决外延层与衬底之间晶格失配的问题。但这种方法对提高LED芯片质量的效果仍然不够理想。

发明内容

本发明所要解决的技术问题是：提供一种提高外延结晶质量的外延方法，解决衬底与外延层晶格失配的问题，提高LED芯片质量。

为了解决上述技术问题，本发明采用的一种技术方案为：一种提高外延结晶质量的外延方法，包括如下步骤：

S1：选择蓝宝石或碳化硅作为衬底；

S2：在衬底表面形成AIN层；

S3：使用511溶剂清洗AIN层，所述511溶剂为硫酸、过氧化氢与纯水按摩尔数5：1：1的比例混合而成；

S4：将上述步骤得到的结构放入清洗机，使用去离子水清洗；

S5：将上述步骤得到的结构放入甩干机甩干；

S6：对上述步骤得到的结构进行退火；

S7：在上述步骤得到的结构表面生长外延层，完成LED芯片的制备。

本发明的有益效果在于：在本发明提供的提高外延结晶质量的外延方法中，在蓝宝石或碳化硅的衬底上形成AIN层，所述AIN层作为晶格失配较严重的衬底和外延层之间的缓冲。所述511溶液能洗掉AIN层中多晶状态下结晶质量不好的AIN颗粒，也能去除AIN层表面的杂质原子。S4和S5步骤使AIN层表面洁净。所述S6退火工艺能消除AIN与衬底间的应力，降低衬底和外延层之间的晶格失配程度。故本发明提供的提高外延结晶质量的外延方法能解决衬底与外延层晶格失配的问题，提高LED芯片质量。

具体实施方式

为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式予以说明。

本发明提供了一种提高外延结晶质量的外延方法，包括如下步骤：

S1：选择蓝宝石或碳化硅作为衬底；

S2：在衬底表面形成AIN层；

S3：使用511溶剂清洗AIN层，所述511溶剂为硫酸、过氧化氢与纯水按摩尔数5：1：1的比例混合而成；

S4：将上述步骤得到的结构放入清洗机，使用去离子水清洗；

S5：将上述步骤得到的结构放入甩干机甩干；

S6：对上述步骤得到的结构进行退火；

S7：在上述步骤得到的结构表面生长外延层，完成LED芯片的制备。

由上描述可知，本发明的有益效果在于：在本发明提供的提高外延结晶质量的外延方法中，在蓝宝石或碳化硅的衬底上形成AIN层，所述AIN层作为晶格失配较严重的衬底和外延层之间的缓冲。所述511溶液能洗掉AIN层中多晶状态下结晶质量不好的AIN颗粒，也能去除AIN层表面的杂质原子。S4和S5步骤使AIN层表面洁净。所述S6退火工艺能消除AIN与衬底间的应力，降低衬底和外延层之间的晶格失配程度。故本发明提供的提高外延结晶质量的外延方法能解决衬底与外延层晶格失配的问题，提高LED芯片质量。

进一步地，所述S1具体为：选择图形化的蓝宝石作为衬底。

由上描述可知，图形化的蓝宝石能有效减少GaN外延材料的位错密度，从而减小有源区的非辐射复合，减小反向漏电流，提高LED的寿命。

进一步地，所述S2具体为：将衬底放入反应腔，使用氩气和氮气的混合气体吹扫反应腔，采用磁控溅射、射频溅射或电子束蒸发中的一种工艺，在衬底表面形成AIN层。

由上描述可知，上述设置提供了一种简单高效的生成AIN层的方法。

进一步地，所述S2具体为：将衬底放入反应腔，设定反应腔500-700度的温度，在衬底表面形成厚度10-100nm的AIN层。

由上描述可知，上述设置提供了一种简单高效的生成AIN层的方法。10-100nm的AIN层是一种合理的AIN层结构，AIN层厚度过厚会导致成膜质量偏低，厚度过薄，后面的清洗过程会损耗AlN层，会不容易形成连续的膜，影响之后的外延层质量。

进一步地，所述S3具体为：使用511溶剂清洗AIN层，清洗时间7-9分钟，清洗温度50-70度；所述511溶剂为硫酸、过氧化氢与纯水按摩尔数5：1：1的比例混合而成。

由上描述可知，上述设置提供一种简单高效的使用511溶剂清洗AIN层的方法。

进一步地，所述S4具体为：将上述步骤得到的结构放入清洗机，设定清洗机的去离子水流量4-6L/min，温度55-75度，持续7-9分钟。

由上描述可知，上述设置提供一种简单高效的用清洗机清洗AIN层的方法，使AIN层能被清洗的更干净。

进一步地，所述S5具体为：将上述步骤得到的结构放入甩干机，设定甩干机转速1000-1400r/min。

由上描述可知，上述设置提供一种简单高效的使用甩干机干燥AIN层的方法。

进一步地，所述S6具体为：将上述步骤得到的结构放入退火腔，使用氮气吹扫退火腔，设定退火腔温度740-780度，持续25-35min。

由上描述可知，上述设置提供一种简单高效的退火AIN层和衬底的方法。

实施例一

本实施例提供的提高外延结晶质量的外延方法，包括如下步骤：

S1：选择蓝宝石或碳化硅作为衬底；

S2：将衬底放入反应腔，使用氩气和氮气的混合气体吹扫反应腔，设定反应腔500-700度的温度，采用磁控溅射、射频溅射或电子束蒸发中的一种工艺，在衬底表面形成厚度25nm的AIN层；

S3：使用511溶剂清洗AIN层，清洗时间8分钟，清洗温度60度；所述511溶剂为硫酸、过氧化氢与纯水按摩尔数5：1：1的比例混合而成；

S4：将上述步骤得到的结构放入清洗机，设定清洗机的去离子水流量5L/min，温度65度，持续8分钟；

S5：将上述步骤得到的结构放入甩干机，设定甩干机转速1200r/min；

S6：将上述步骤得到的结构放入退火腔，使用氮气吹扫退火腔，设定退火腔温度760度，持续30min；

S7：在上述步骤得到的结构表面生长外延层，完成LED芯片的制备。

实施例二

本实施例提供的提高外延结晶质量的外延方法，包括如下步骤：

S1：选择蓝宝石或碳化硅作为衬底；

S2：将衬底放入反应腔，使用氩气和氮气的混合气体吹扫反应腔，设定反应腔500度的温度，采用磁控溅射、射频溅射或电子束蒸发中的一种工艺，在衬底表面形成厚度10nm的AIN层；

S3：使用511溶剂清洗AIN层，清洗时间7分钟，清洗温度50度；所述511溶剂为硫酸、过氧化氢与纯水按摩尔数5：1：1的比例混合而成；

S4：将上述步骤得到的结构放入清洗机，设定清洗机的去离子水流量4L/min，温度55度，持续7分钟；

S5：将上述步骤得到的结构放入甩干机，设定甩干机转速1000r/min；

S6：将上述步骤得到的结构放入退火腔，使用氮气吹扫退火腔，设定退火腔温度740度，持续25min；

S7：在上述步骤得到的结构表面生长外延层，完成LED芯片的制备。

实施例三

本实施例提供的提高外延结晶质量的外延方法，包括如下步骤：

S1：选择蓝宝石或碳化硅作为衬底；

S2：将衬底放入反应腔，使用氩气和氮气的混合气体吹扫反应腔，设定反应腔700度的温度，采用磁控溅射、射频溅射或电子束蒸发中的一种工艺，在衬底表面形成厚度100nm的AIN层；

S3：使用511溶剂清洗AIN层，清洗时间9分钟，清洗温度70度；所述511溶剂为硫酸、过氧化氢与纯水按摩尔数5：1：1的比例混合而成；

S4：将上述步骤得到的结构放入清洗机，设定清洗机的去离子水流量6L/min，温度75度，持续9分钟；

S5：将上述步骤得到的结构放入甩干机，设定甩干机转速1400r/min；

S6：将上述步骤得到的结构放入退火腔，使用氮气吹扫退火腔，设定退火腔温度780度，持续35min；

S7：在上述步骤得到的结构表面生长外延层，完成LED芯片的制备。

对比例

表1

表1中，“002”和“102”的含义：用高分辨率X射线衍射仪(HRXRD)检测002/102方向的半宽来表征，002和102表示晶体的两个不同晶面方向，其两个半宽数值与位错密度相关，数值越大代表位错越多、晶体质量越差，通常002方向半宽数值代表螺位错，102方向半宽数值代表刃位错。

“漏电％”表示漏电良率：用反向-10V电压测试，芯片漏电流少于0.01uA的良率。

“ESD％”表示ESD良率：用反向4KV ESD测试芯片通过的良率。

试验组是使用了本发明提供的提高外延结晶质量的外延方法所生成的LED芯片，3个对照组是未使用本发明提供的提高外延结晶质量的外延方法所生成的LED芯片。

观察表1不难发现，试验组的漏电率明显降低，亮度以及抗静电效果明显提高。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。