一种不同电压应用的LDMOS寄生电容建模方法

技术领域

本发明涉及一种LDMOS寄生电容建模方法，特别是涉及一种不同电压应用的LDMOS寄生电容建模方法。

背景技术

图1a为现有技术中的一种LDMOS(Laterally Diffused Metal OxideSemiconductor，横向扩散金属氧化物半导体，主要用于射频功率放大领域)结构。其中，1为场氧区或浅沟道隔离区(STI，Shallow Trench Isolation)，2为N型漂移区(Ndrift)，漂移区(Ndrift)用单独掩膜(mask)定义，3为P阱(Pwell)，4为栅氧化层(GateOxide)，5为栅极多晶硅(Poly)，多晶硅(Poly)场极板跨在浅沟道隔离区(STI)上，多晶硅(Poly)引出电极构成LDMOS的栅极，6为漏端N型重掺杂区N+，其引出电极构成LDMOS的漏极D，7为源端N型重掺杂区N+，其引出电极构成LDMOS的源极S，8为P型重掺杂区P+，其引出电极构成LDMOS的体端B，9为P型衬底(Psub)，10为N+型埋层(NBL)，11为P型外延层(Pepi)，一般指由N型隔离环包围起来的P型区域，一般接局部最低电位。

为了模拟LDMOS器件的栅极电压对电路性能的影响，业界在通用的子电路模型基础上，分别在栅极与漏极、栅极与体端添加了可以随栅极外部偏置电压改变而变化的寄生电容：栅漏寄生电容Cgd、栅体寄生电容Cgb，构成了一个全新的子电路，如图1b所示，D、G、S、B为LDMOS的漏极、栅极、源极、体端，R1为漏极等效电阻，R2为源极等效电阻。

超级集成硅栅极工艺BCD(Bipolar-CMOS-DMOS)平台通常会开发应用在16V、20V、30V、40V、50V、60V、80V、100V、120V等不同电压的LDMOS满足客户多电压的使用需求。面对多个电压的使用，建模时(Modeling)需要增加相应的测试单元电路(testkey)，根据不同电压的器件测试，并建立多个的模型，一个电压单独建立一个模型的工作方式费时费力。

并且尽管提供如此多的可应用在不同电压的LDMOS，但面对客户多样化的需求，也很难提供全电压段的LDMOS模型，如客户需要70V电压的LDMOS，没有对应测试单元电路(testkey)便无法提供模型。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种不同电压应用的LDMOS寄生电容建模方法，以实现可应用在不同电压的LDMOS模型。

为达上述及其它目的，本发明提出一种不同电压应用的LDMOS寄生电容建模方法，包括如下步骤：

步骤S1，基于现有不同应用电压LDMOS的SPICE模型为基准，提取不同应用电压下的LDMOS的栅漏寄生电容(Cgd)；

步骤S2，基于对LDMOS器件结构和栅漏寄生电容Cgd的分析，将栅漏寄生电容(Cgd)划分为沟道电容(cgdc)和覆盖电容(cgdov)，并构建得到相应的数学拟合公式；

步骤S3，基于沟道电容(cgdc)与覆盖电容(cgdov)的数学拟合公式得到栅漏寄生电容(Cgd)的拟合公式，并对步骤S1所获取的数据重新进行拟合以更新栅漏寄生电容(Cgd)拟合公式的系数，从而建立新的SPICE模型。

可选地，所述沟道电容(cgdc)基于现有SPICE模型拟合公式构建，用于表征沟道末端与栅极之间的寄生电容。

可选地，所述覆盖电容(cgdov)采用线性拟合公式构建，用于表征N型漂移区与多晶硅场极板之间的寄生电容。

可选地，所述覆盖电容(cgdov)的构建包括：

获取不同应用电压下的覆盖电容数据；

基于获取的覆盖电容数据形成数学拟合趋势线，从而得到线性拟合公式；

计入参数的量纲，得到所述覆盖电容(cgdov)的数学拟合公式。

可选地，在步骤S3中，在基于现有SPICE模型拟合公式构建的沟道电容(cgdc)的数学拟合公式中增加所述覆盖电容(cgdov)的数学拟合公式作为栅漏寄生电容(Cgd)的拟合公式。

可选地，在步骤S2中，基于现有SPICE模型拟合公式构建的沟道电容(cgdc)的数学拟合公式为：

Cgdc＝rnwc*w*count*(lc/(lc-rnlc)*(cvar1_n+cvar2_n*(1+tanh(v(g,d1)+cvar3_n)/cvar4_n)))

其中，cvar1_n为第一n型电容系数、cvar2_n为第二n型电容系数、cvar3_n为第三n型电容系数、cvar4_n为第四n型电容系数cvar4_n，rnwc为n型宽度系数，w为器件宽度，count为重复数，lc为器件有效长度，tanh为双曲正切函数，v(g,d1)为栅漏电压。

可选地，在步骤S2中，构建的覆盖电容cgdov的数学拟合公式为：

cgdov＝(cgdov1*(pf+pa)-cgdov2)*1e-16

其中，cgdov1为第一覆盖电容系数，cgdov2为第二覆盖电容系数，pf为PF区域长度，pa为PA区域长度。

可选地，在步骤S3中，得到新的栅漏寄生电容(Cgd)的拟合公式为：

Cgd＝rnwc*w*count*(lc/(lc-rnlc)*(cvar1_n+cvar2_n*(1+tanh(v(g,d1)+cvar3_n)/cvar4_n)))+(cgdov1*(pf+pa)-cgdov2)*1E-16。

可选地，在步骤S3中，所更新的栅漏寄生电容(Cgd)拟合公式的系数包括第一n型电容系数cvar1_n、第二n型电容系数cvar2_n、第三n型电容系数cvar3_n、第四n型电容系数cvar4_n和n型宽度系数rnwc。

可选地，对新的SPICE模型中的栅体寄生电容(Cgb)，保持其原拟合公式和系数。

与现有技术相比，本发明一种不同电压应用的LDMOS寄生电容建模方法，通过对LDMOS器件的栅漏寄生电容(Cgd)划分为沟道电容(cgdc)和覆盖电容(cgdov)，并构建得到相应的数学拟合公式，然后在基于现有SPICE模型拟合公式构建的沟道电容(cgdc)的数学拟合公式中增加所述覆盖电容(cgdov)的数学拟合公式作为栅漏寄生电容(Cgd)的拟合公式，并对其重新进行拟合以更新栅漏寄生电容(Cgd)拟合公式的系数，从而实现可应用在不同电压的LDMOS模型。

附图说明

图1a为现有技术LDMOS的结构示意图；

图1b为图1a的LDMOS等效电路结构图；

图1c为LDMOS栅极电容Cgg与栅源Vgs电压曲线图；

图2为LDMOS器件的结构分析示意图；

图3为不同电压的LDMOS器件的Cgd的变化趋势图；

图4为本发明一种不同电压应用的LDMOS寄生电容建模方法的流程图；

图5为本发明实施例中cgdov与pf+pa的数学拟合趋势关系图；

图6a为本发明实施例中60V耐压器件的电容电压拟合曲线图；

图6b为本发明实施例中80V耐压器件的电容电压拟合曲线图；

图6c为本发明实施例中100V耐压器件的电容电压拟合曲线图。

具体实施方式

以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

图2所示为LDMOS器件的结构分析示意图。如图2所示，栅漏寄生电容Cgd由两部分构成,分别是沟道末端与栅极之间的沟道电容和N型漂移区(Ndrift)2与多晶硅(Poly)5场极板之间的覆盖电容组成的,其中，沟道末端与栅极之间的沟道电容用cgdc来表示,N型漂移区(Ndrift)2与多晶硅(Poly)5场极板之间的覆盖电容用cgdov来表示，Cgd＝cgdc+cgdov。

如图2所示，将N型漂移区(Ndrift)2与多晶硅(Poly)5场极板之间的覆盖区域分为PF和PA两部分，PF为栅极多晶硅(Poly)5与浅沟道隔离区(STI)1以及N型漂移区(Ndrift)2的重叠区域，PA为浅沟道隔离区(STI)1与N型漂移区(Ndrift)2的重叠区域。

从图3看到，对于不同电压的器件在LDMOS，Cgd曲线变化趋势一样，只是做了相对平移。这是因为PF+PA与漂移区之间相当于两个平行板组成的电容器,所以增大PF+PA相当于增大了电容器极板长度。故可将cgdov简化为随着PF+PA长度变化的可变电容。

基于此，本发明提供一种不同电压应用的LDMOS寄生电容建模方法，如图4所示，一种不同电压应用的LDMOS寄生电容建模方法，包括如下步骤：

步骤S1，基于现有不同应用电压LDMOS的SPICE模型为基准，提取不同应用电压下的LDMOS的栅漏寄生电容Cgd。

步骤S2，基于对LDMOS器件结构和栅漏寄生电容Cgd的分析，将栅漏寄生电容Cgd划分为两个部分：沟道电容cgdc和覆盖电容cgdov，构建得到相应的数学拟合公式。

其中，沟道电容cgdc遵从现有SPICE模型拟合公式构建，用于表征沟道末端与栅极之间的寄生电容，其数学拟合公式如下：

Cgdc＝rnwc*w*count*(lc/(lc-rnlc)*(cvar1_n+cvar2_n*(1+tanh(v(g,d1)+cvar3_n)/cvar4_n)))(公式1)

其中，cvar1_n为第一n型电容系数、cvar2_n为第二n型电容系数、cvar3_n为第三n型电容系数、cvar4_n为第四n型电容系数cvar4_n，rnwc为n型宽度系数，w为器件宽度，count为重复数，lc为器件有效长度，tanh为双曲正切函数，v(g,d1)为栅漏电压。

覆盖电容cgdov采用线性拟合公式构建，用于表征N型漂移区(Ndrift)2与多晶硅(Poly)5场极板之间的寄生电容。

具体地，为了获得覆盖电容cgdov的线性拟合公式，需要首先获得覆盖电容数据，选择60V、80V和100V耐压的LDMOS为原始数据，宽长比为20/0.5um，对应的PF长度分别为1um、1.5um、2um，对应的PA长度分别为2.5um、3。5um、4.5um，设定某栅源电压和栅漏电压下60V耐压时的覆盖电容为0，相同条件下Cgd的增量即为覆盖电容cdgov的增量，计算得到80V和100V耐压的LDMOS的覆盖电容为5和10，如表1所示；

表1 cgdov与器件参数以及PF+PA对应表

以cgdov为y轴，以PF+PA的长度pf+pa为x轴，对上述数据进行拟合，如图5所示，得到线性拟合公式为

y＝5x-12.5

计入参数的量纲，覆盖电容cgdov的拟合公式如公式2所示

cgdov＝(cgdov1*(pf+pa)-cgdov2)*1e-16(公式2)

其中，第一覆盖电容系数cgdov1＝5，第二覆盖电容系数cgdov2＝12.5。

步骤S3，基于沟道电容cgdc与覆盖电容cgdov的数学拟合公式得到栅漏寄生电容Cgd的拟合公式，对步骤一所获取的数据重新进行拟合以更新栅漏寄生电容Cgd拟合公式的系数，建立新的SPICE模型。

具体地说，在基于现有SPICE模型拟合公式构建的沟道电容cgdc的数学拟合公式中增加上述公式1的覆盖电容cgdov拟合公式作为栅漏寄生电容Cgd的拟合公式，并对步骤S1获取的数据重新进行拟合以更新cgdc拟合公式的系数：第一n型电容系数cvar1_n、第二n型电容系数cvar2_n、第三n型电容系数cvar3_n、第四n型电容系数cvar4_n和n型宽度系数rnwc，建立新的SPICE模型。

在本实施例中，新的栅漏寄生电容Cgd的拟合公式为：

Cgd＝rnwc*w*count*(lc/(lc-rnlc)*(cvar1_n+cvar2_n*(1+tanh(v(g,d1)+cvar3_n)/cvar4_n)))+(cgdov1*(pf+pa)-cgdov2)*1E-16(公式3)

其中，w为器件宽度，count为重复数，lc为器件有效长度，tanh为双曲正切函数，v(g,d1)为栅漏电压，pf为PF区域长度，pa为PA区域长度。

经过拟合，新的cgdc系数为cvar1_n＝2.833544E-3、cvar2_n＝3.69903E-2、cvar3_n＝-1.228685、cvar4_n＝1.415433、rnwc＝1.49E-8。

需说明的是，对模型中的栅体寄生电容Cgb，保持原拟合公式和系数，Cgb拟合式为:

Cgb＝rpwc*w*count*(lc/(lc-rplc)*(cvar1_p+cvar2_p*(1+tanh(v(s,g)+cvar3_p)/c var4_p)))(公式4)

其中，第一p型电容系数cvar1_p＝0.886697，第二p型电容系数cvar2_p＝0.173778，第三p型电容系数cvar3_p＝-1.986959，第四n型电容系数cvar4_p＝0.781666，p型宽度系数rpwc＝1.78E-9。

图6为利用本发明模型和现有模型在栅源电压Vgs改变时(-5.5V～5.5V)所获得的不同耐压(60V、80V、100V)的LDMOS器件的栅极电容Cgg比较曲线，单位为法拉F，snld60、snld80、snld100代表耐压60V、80V、100V的器件，对应的栅漏电压Vds-＝0V，温度T＝25度，宽/长/重复数W/L/M＝100/0.5/10。

新的模型文件如下Spice子电路描述语句所示:

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。