一种半导体组件、压接式功率半导体模块及制造方法

技术领域

本发明属于半导体制造技术领域，尤其涉及一种半导体组件、压接式功率半导体模块及制造方法。

背景技术

半导体在集成电路、消费电子、通信系统、光伏发电、照明、大功率电源转换等领域都有应用，如二极管就是采用半导体制作的器件。无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的。大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关联。常见的半导体材料有硅、锗、砷化镓等，硅是各种半导体材料应用中最具有影响力的一种，半导体是指在常温下导电性能介于导体与绝缘体之间的材料。半导体是指一种导电性可控；然而，现有半导体组件、压接式功率半导体模块不能对半导体组件寿命进行准确预测；同时，在对半导体组件的性能进行测试分析时，一般是将半导体组件的测试数据进行单独分析，以得到对应的检测结果，如此，就会导致检测结果的可靠性不佳的问题。

通过上述分析，现有技术存在的问题及缺陷为：

(1)现有半导体组件、压接式功率半导体模块不能对半导体组件寿命进行准确预测。

(2)在对半导体组件的性能进行测试分析时，一般是将半导体组件的测试数据进行单独分析，以得到对应的检测结果，如此，就会导致检测结果的可靠性不佳的问题。

发明内容

针对现有技术存在的问题，本发明提供了一种半导体组件、压接式功率半导体模块及制造方法。

本发明是这样实现的，一种半导体组件、压接式功率半导体模块包括：

导电检测模块、封装模块、主控模块、固定模块、填充模块、寿命预测模块、性能检测模块；

导电检测模块，与主控模块连接，用于对半导体组件导电性进行检测；

所述导电检测模块检测方法：

配置检测设备参数，根据触发请求在当前检测设备打开检测界面；

当检测到有半导体组件接触所述检测界面时，调用预设函数检测所述半导体组件的导电性；

获得至少两个半导体组件在相同预设时间内的连通数，根据所述连通数的大小确定所述半导体组件的导电性能；

获得至少两个半导体组件在相同预设路径内的连通数，根据所述连通数的大小确定所述半导体组件的导电性能，其中，连通数大的半导体组件的导电性能强于连通数小的半导体组件的导电性能；

所述调用预设函数检测所述半导体组件的导电性，包括：通过所述预设函数获取所述半导体组件导电性的检测值，当所述检测值为第一预设值时，确定所述半导体组件导电，当所述检测值为第二预设值时，确定所述半导体组件不导电；

封装模块，与主控模块连接，用于将半导体底板、主电路子组件、栅极子组件进行封装；

所述封装模块封装方法：

将半导体底板、主电路子组件、栅极子组件埋置在基板多层布线内或埋置、制作在基板内部；

电阻和电容一般可随多层布线用厚、薄膜法埋置于多层基板中，而IC芯片一般要紧贴基板；

还可以在基板上先开槽，将IC芯片嵌入，用环氧树脂固定后与基板平面平齐；

然后实施多层布线，最上层再安装IC芯片进行封装；

主控模块，与导电检测模块、封装模块、固定模块、填充模块、寿命预测模块、性能检测模块连接，用于控制各个模块正常工作；

所述主控模块通过MCU芯片对各个模块进行控制；

在MCU芯片上电复位后，通过BIST内部读写模块对Flash(闪存)空闲页和RAM(主存)全页进行读写，监测并获取坏死区域信息；其中，坏死区域信息包括但不限于Flash坏死页信息和RAM坏死存储单元信息；

通过存储器内建自测试算法分别对MCU芯片的闪存空闲页和主存全页进行读写；

若检测闪存空闲页的读出值和写入值不一致，则生成对应的闪存坏死页信息；

若检测主存全页的读出值和写入值不一致，则生成对应的主存坏死单元信息；

在MCU芯片上电复位后，通过调用MCU芯片内部BIST自检测电路对MCU芯片内部的闪存空闲页和主存全页进行读写，通过MBIST算法(memory build-in-self test，存储器内建自测试)自动对Flash空闲页和SRAM全页进行读写，若发现Flash空闲页或SRAM全页的读出值和写入值不一致时，则产生对应的Flash坏死页信息或RAM坏死存储单元信息；

获取历史闪存坏死页信息和历史主存坏死单元信息；

将闪存坏死页信息和历史闪存坏死页信息进行比对，得到第一比对结果；

将主存坏死单元信息和历史主存坏死单元信息进行比对，得到第二比对结果；

在生成Flash坏死页信息或RAM坏死存储单元信息之后，还会获取之前的历史Flash坏死页信息和历史RAM坏死存储单元信息，将生成的Flash坏死页信息与历史Flash坏死页信息进行比对，得到第一比对结果，该第一比对结果用于判断是否有新增的Flash坏死页；以及将生成的RAM坏死存储单元信息和历史RAM坏死存储单元信息进行比对，得到第二比对结果，该第二比对结果用于判断是否有新增的RAM坏死存储单元；

若坏死区域信息发生变更，则更新预设字节区域的配置信息；

响应总线访问请求，根据配置信息确定对应的访问地址；

基于配置信息和访问地址，控制启动MCU芯片；

固定模块，与主控模块连接，用于通过绝缘壳体对半导体底板、主电路子组件、栅极子组件进行固定；

填充模块，与主控模块连接，用于向绝缘壳体内填充流体态绝缘胶；

寿命预测模块，与主控模块连接，用于对半导体组件寿命进行预测；

所述寿命预测模块预测方法如下：

配置监测设备参数，通过监测设备确定在循环条件运行下的半导体组件的使用寿命影响因素；

构建寿命预测模型；通过构建寿命预测模型对半导体组件、压接式功率半导体模块寿命进行预测；

性能检测模块，与主控模块连接，用于对半导体组件性能进行检测。

一种半导体组件、压接式功率半导体模块制造方法包括以下步骤：

步骤一，通过导电检测模块对半导体组件导电性进行检测；通过封装模块将半导体底板、主电路子组件、栅极子组件进行封装；

步骤二，主控模块通过固定模块利用绝缘壳体对半导体底板、主电路子组件、栅极子组件进行固定；

步骤三，通过填充模块向绝缘壳体内填充流体态绝缘胶；通过寿命预测模块对半导体组件寿命进行预测；通过性能检测模块对半导体组件性能进行检测。

进一步，所述寿命预测模块预测方法如下：

(1)配置监测设备参数，通过监测设备确定在循环条件运行下的半导体组件的使用寿命影响因素；

所述影响因素包括：半导体组件老化过程中的结温波动，半导体组件老化过程中的最高结温，集电极注入电流，电路开通时间、关断时间，芯片焊料层以及芯片的三维尺寸，芯片层、芯片焊料层、DBC上铜层的质量密度、热膨胀系数、熔点、杨氏模量、泊松比、热导率以及比热容的值；

(2)由所述影响因素构建训练数据集，并对训练数据集中的数据进行规范化处理，利用规划化处理后的训练数据集训练深度卷积神经网络，得到寿命预测模型；获取测试数据集，利用所述测试数据集测试所述寿命预测模型。

进一步，所述对训练数据集中的数据进行规范化处理的具体实现过程包括：将所述训练数据集中的数据转化为由像素点构成的二维图像，并对二维图像进行规范化处理。

进一步，所述规范化处理的公式为：

进一步，所述深度卷积神经网络包括卷积神经网络模块和全连接神经网络模块，所述卷积神经网络模块输出层连接全连接神经网络模块输入层。

进一步，所述性能检测模块检测方法如下：

1)配置性能检测设备参数，通过故障诊断设备对性能检测设备进行故障诊断，保障性能检测设备工作正常；获取性能检测设备对多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据；

其中，每一组所述性能检测数据包括对应的一个所述半导体组件通过进行多次性能检测得到的多条性能检测数据，所述性能数据处理服务器通信连接有至少一个所述性能检测设备，所述性能检测设备用于在检测得到所述性能检测数据之后，将所述性能检测数据发送给所述性能数据处理服务器；

2)基于所述多组性能检测数据，确定所述性能检测设备是否存在异常；若确定所述性能检测设备不存在异常，则对所述多组性能检测数据进行解析处理，得到每一个所述半导体组件的性能是否存在异常的解析结果。

进一步，所述获取性能检测设备对多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据的步骤，包括：

响应对应用户进行的性能检测操作，生成对应的性能检测控制参数；

将所述性能检测控制参数发送给通信连接的至少一个性能检测设备，并获取所述至少一个性能检测设备基于所述性能检测控制参数发送的多组性能检测数据，其中，所述至少一个性能检测设备用于基于获取到的所述性能检测控制参数对多个待检测的半导体组件分别进行的多次性能检测处理，得到对应的多组性能检测数据。

进一步，所述响应对应用户进行的性能检测操作，生成对应的性能检测控制参数的步骤，包括：

响应对应用户进行的第一性能检测操作，生成对应的第一性能检测控制参数，其中，所述第一性能检测控制参数用于表征对每一个所述半导体组件进行性能检测处理的检测次数；

响应对应用户进行的第二性能检测操作，生成对应的第二性能检测控制参数，其中，所述第二性能检测控制参数用于表征对每一个所述半导体组件进行性能检测处理的过程中相邻两次性能检测处理的检测间隔时间。

进一步，所述基于所述多组性能检测数据，确定所述性能检测设备是否存在异常的步骤，包括：

针对每一组性能检测数据，对该组性能检测数据包括的多条性能检测数据进行特征解析处理，得到该组性能检测数据对应的性能特征信息；

基于每一组性能检测数据对应的所述性能特征信息确定所述性能检测设备是否存在异常；

所述针对每一组性能检测数据，对该组性能检测数据包括的多条性能检测数据进行特征解析处理，得到该组性能检测数据对应的性能特征信息的步骤，包括：

针对每一组性能检测数据，确定该组性能检测数据包括的每一条性能检测数据是否属于预先配置的性能检测数据标准范围内；

针对每一组性能检测数据，统计该组性能检测数据中不属于所述性能检测数据标准范围内的性能检测数据的数量占比，并将所述数量占比作为该组性能检测数据对应的性能特征信息。

结合上述的技术方案和解决的技术问题，请从以下几方面分析本发明所要保护的技术方案所具备的优点及积极效果为：

第一、针对上述现有技术存在的技术问题以及解决该问题的难度，紧密结合本发明的所要保护的技术方案以及研发过程中结果和数据等，详细、深刻地分析本发明技术方案如何解决的技术问题，解决问题之后带来的一些具备创造性的技术效果。具体描述如下：

本发明通过寿命预测模块根据卷积和池化过程，捕捉到了特征参数的互相关，从而考虑到特征参数对使用寿命的单独和相互影响，产生了更准确的预测结果；同时，通过性能检测模块获取多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据，使得可以基于多组性能检测数据确定性能检测设备是否存在异常，并在性能检测设备不存在异常时对多组性能检测数据进行解析处理，得到每一个半导体组件的性能是否存在异常的解析结果，如此，可以增加对半导体组件的性能异常进行解析的依据，从而使得得到的解析结果具有较高的可靠性，进而改善现有技术中存在的解析结果的可靠性不佳的问题。

第二，把技术方案视为整体或者从产品的角度，本发明所要保护的技术方案具备的技术效果和优点，具体描述如下：

本发明通过寿命预测模块根据卷积和池化过程，捕捉到了特征参数的互相关，从而考虑到特征参数对使用寿命的单独和相互影响，产生了更准确的预测结果；同时，通过性能检测模块获取多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据，使得可以基于多组性能检测数据确定性能检测设备是否存在异常，并在性能检测设备不存在异常时对多组性能检测数据进行解析处理，得到每一个半导体组件的性能是否存在异常的解析结果，如此，可以增加对半导体组件的性能异常进行解析的依据，从而使得得到的解析结果具有较高的可靠性，进而改善现有技术中存在的解析结果的可靠性不佳的问题。

附图说明

图1是本发明实施例提供的半导体组件、压接式功率半导体模块制造方法流程图。

图2是本发明实施例提供的半导体组件、压接式功率半导体模块结构框图。

图3是本发明实施例提供的寿命预测模块预测方法流程图。

图4是本发明实施例提供的性能检测模块检测方法流程图。

图2中：1、导电检测模块；2、封装模块；3、主控模块；4、固定模块；5、填充模块；6、寿命预测模块；7、性能检测模块。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

一、解释说明实施例。为了使本领域技术人员充分了解本发明如何具体实现，该部分是对权利要求技术方案进行展开说明的解释说明实施例。

如图1所示，本发明提供的半导体组件、压接式功率半导体模块制造方法包括以下步骤：

S101，通过导电检测模块对半导体组件导电性进行检测；通过封装模块将半导体底板、主电路子组件、栅极子组件进行封装；

S102，主控模块通过固定模块利用绝缘壳体对半导体底板、主电路子组件、栅极子组件进行固定；

S103，通过填充模块向绝缘壳体内填充流体态绝缘胶；通过寿命预测模块对半导体组件寿命进行预测；通过性能检测模块对半导体组件性能进行检测。

如图2所示，本发明实施例提供的半导体组件、压接式功率半导体模块包括：导电检测模块1、封装模块2、主控模块3、固定模块4、填充模块5、寿命预测模块6、性能检测模块7。

导电检测模块1，与主控模块3连接，用于对半导体组件导电性进行检测；

所述导电检测模块检测方法：

配置检测设备参数，根据触发请求在当前检测设备打开检测界面；

当检测到有半导体组件接触所述检测界面时，调用预设函数检测所述半导体组件的导电性；

获得至少两个半导体组件在相同预设时间内的连通数，根据所述连通数的大小确定所述半导体组件的导电性能；

获得至少两个半导体组件在相同预设路径内的连通数，根据所述连通数的大小确定所述半导体组件的导电性能，其中，连通数大的半导体组件的导电性能强于连通数小的半导体组件的导电性能；

所述调用预设函数检测所述半导体组件的导电性，包括：通过所述预设函数获取所述半导体组件导电性的检测值，当所述检测值为第一预设值时，确定所述半导体组件导电，当所述检测值为第二预设值时，确定所述半导体组件不导电；

封装模块2，与主控模块3连接，用于将半导体底板、主电路子组件、栅极子组件进行封装；

所述封装模块封装方法：

将半导体底板、主电路子组件、栅极子组件埋置在基板多层布线内或埋置、制作在基板内部；

电阻和电容一般可随多层布线用厚、薄膜法埋置于多层基板中，而IC芯片一般要紧贴基板；

还可以在基板上先开槽，将IC芯片嵌入，用环氧树脂固定后与基板平面平齐；

然后实施多层布线，最上层再安装IC芯片进行封装；

主控模块3，与导电检测模块1、封装模块2、固定模块4、填充模块5、寿命预测模块6、性能检测模块7连接，用于控制各个模块正常工作；

所述主控模块通过MCU芯片对各个模块进行控制；

在MCU芯片上电复位后，通过BIST内部读写模块对Flash(闪存)空闲页和RAM(主存)全页进行读写，监测并获取坏死区域信息；其中，坏死区域信息包括但不限于Flash坏死页信息和RAM坏死存储单元信息；

通过存储器内建自测试算法分别对MCU芯片的闪存空闲页和主存全页进行读写；

若检测闪存空闲页的读出值和写入值不一致，则生成对应的闪存坏死页信息；

若检测主存全页的读出值和写入值不一致，则生成对应的主存坏死单元信息；

在MCU芯片上电复位后，通过调用MCU芯片内部BIST自检测电路对MCU芯片内部的闪存空闲页和主存全页进行读写，通过MBIST算法(memory build-in-self test，存储器内建自测试)自动对Flash空闲页和SRAM全页进行读写，若发现Flash空闲页或SRAM全页的读出值和写入值不一致时，则产生对应的Flash坏死页信息或RAM坏死存储单元信息；

获取历史闪存坏死页信息和历史主存坏死单元信息；

将闪存坏死页信息和历史闪存坏死页信息进行比对，得到第一比对结果；

将主存坏死单元信息和历史主存坏死单元信息进行比对，得到第二比对结果；

在生成Flash坏死页信息或RAM坏死存储单元信息之后，还会获取之前的历史Flash坏死页信息和历史RAM坏死存储单元信息，将生成的Flash坏死页信息与历史Flash坏死页信息进行比对，得到第一比对结果，该第一比对结果用于判断是否有新增的Flash坏死页；以及将生成的RAM坏死存储单元信息和历史RAM坏死存储单元信息进行比对，得到第二比对结果，该第二比对结果用于判断是否有新增的RAM坏死存储单元；

若坏死区域信息发生变更，则更新预设字节区域的配置信息；

响应总线访问请求，根据配置信息确定对应的访问地址；

基于配置信息和访问地址，控制启动MCU芯片；

固定模块4，与主控模块3连接，用于通过绝缘壳体对半导体底板、主电路子组件、栅极子组件进行固定；

填充模块5，与主控模块3连接，用于向绝缘壳体内填充流体态绝缘胶；

寿命预测模块6，与主控模块3连接，用于对半导体组件寿命进行预测；

所述寿命预测模块预测方法如下：

配置监测设备参数，通过监测设备确定在循环条件运行下的半导体组件的使用寿命影响因素；

构建寿命预测模型；通过构建寿命预测模型对半导体组件、压接式功率半导体模块寿命进行预测；

性能检测模块7，与主控模块3连接，用于对半导体组件性能进行检测。

如图3所示，本发明提供的寿命预测模块预测方法如下：

S201，配置监测设备参数，通过监测设备确定在循环条件运行下的半导体组件的使用寿命影响因素；

所述影响因素包括：半导体组件老化过程中的结温波动，半导体组件老化过程中的最高结温，集电极注入电流，电路开通时间、关断时间，芯片焊料层以及芯片的三维尺寸，芯片层、芯片焊料层、DBC上铜层的质量密度、热膨胀系数、熔点、杨氏模量、泊松比、热导率以及比热容的值；

S202，由所述影响因素构建训练数据集，并对训练数据集中的数据进行规范化处理，利用规划化处理后的训练数据集训练深度卷积神经网络，得到寿命预测模型；获取测试数据集，利用所述测试数据集测试所述寿命预测模型。

本发明提供的对训练数据集中的数据进行规范化处理的具体实现过程包括：将所述训练数据集中的数据转化为由像素点构成的二维图像，并对二维图像进行规范化处理。

本发明提供的规范化处理的公式为：

本发明提供的深度卷积神经网络包括卷积神经网络模块和全连接神经网络模块，所述卷积神经网络模块输出层连接全连接神经网络模块输入层。

如图4所示，本发明提供的性能检测模块检测方法如下：

S301，配置性能检测设备参数，通过故障诊断设备对性能检测设备进行故障诊断，保障性能检测设备工作正常；获取性能检测设备对多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据；

其中，每一组所述性能检测数据包括对应的一个所述半导体组件通过进行多次性能检测得到的多条性能检测数据，所述性能数据处理服务器通信连接有至少一个所述性能检测设备，所述性能检测设备用于在检测得到所述性能检测数据之后，将所述性能检测数据发送给所述性能数据处理服务器；

S302，基于所述多组性能检测数据，确定所述性能检测设备是否存在异常；若确定所述性能检测设备不存在异常，则对所述多组性能检测数据进行解析处理，得到每一个所述半导体组件的性能是否存在异常的解析结果。

本发明提供的获取性能检测设备对多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据的步骤，包括：

响应对应用户进行的性能检测操作，生成对应的性能检测控制参数；

将所述性能检测控制参数发送给通信连接的至少一个性能检测设备，并获取所述至少一个性能检测设备基于所述性能检测控制参数发送的多组性能检测数据，其中，所述至少一个性能检测设备用于基于获取到的所述性能检测控制参数对多个待检测的半导体组件分别进行的多次性能检测处理，得到对应的多组性能检测数据。

本发明提供的响应对应用户进行的性能检测操作，生成对应的性能检测控制参数的步骤，包括：

响应对应用户进行的第一性能检测操作，生成对应的第一性能检测控制参数，其中，所述第一性能检测控制参数用于表征对每一个所述半导体组件进行性能检测处理的检测次数；

响应对应用户进行的第二性能检测操作，生成对应的第二性能检测控制参数，其中，所述第二性能检测控制参数用于表征对每一个所述半导体组件进行性能检测处理的过程中相邻两次性能检测处理的检测间隔时间。

本发明提供的基于所述多组性能检测数据，确定所述性能检测设备是否存在异常的步骤，包括：

针对每一组性能检测数据，对该组性能检测数据包括的多条性能检测数据进行特征解析处理，得到该组性能检测数据对应的性能特征信息；

基于每一组性能检测数据对应的所述性能特征信息确定所述性能检测设备是否存在异常；

所述针对每一组性能检测数据，对该组性能检测数据包括的多条性能检测数据进行特征解析处理，得到该组性能检测数据对应的性能特征信息的步骤，包括：

针对每一组性能检测数据，确定该组性能检测数据包括的每一条性能检测数据是否属于预先配置的性能检测数据标准范围内；

针对每一组性能检测数据，统计该组性能检测数据中不属于所述性能检测数据标准范围内的性能检测数据的数量占比，并将所述数量占比作为该组性能检测数据对应的性能特征信息。

二、应用实施例。为了证明本发明的技术方案的创造性和技术价值，该部分是对权利要求技术方案进行具体产品上或相关技术上的应用实施例。

本发明通过寿命预测模块根据卷积和池化过程，捕捉到了特征参数的互相关，从而考虑到特征参数对使用寿命的单独和相互影响，产生了更准确的预测结果；同时，通过性能检测模块获取多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据，使得可以基于多组性能检测数据确定性能检测设备是否存在异常，并在性能检测设备不存在异常时对多组性能检测数据进行解析处理，得到每一个半导体组件的性能是否存在异常的解析结果，如此，可以增加对半导体组件的性能异常进行解析的依据，从而使得得到的解析结果具有较高的可靠性，进而改善现有技术中存在的解析结果的可靠性不佳的问题。

应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。

三、实施例相关效果的证据。本发明实施例在研发或者使用过程中取得了一些积极效果，和现有技术相比的确具备很大的优势，下面内容结合试验过程的数据、图表等进行描述。

本发明通过寿命预测模块根据卷积和池化过程，捕捉到了特征参数的互相关，从而考虑到特征参数对使用寿命的单独和相互影响，产生了更准确的预测结果；同时，通过性能检测模块获取多个待检测的半导体组件分别进行的多次性能检测处理得到的多组性能检测数据，使得可以基于多组性能检测数据确定性能检测设备是否存在异常，并在性能检测设备不存在异常时对多组性能检测数据进行解析处理，得到每一个半导体组件的性能是否存在异常的解析结果，如此，可以增加对半导体组件的性能异常进行解析的依据，从而使得得到的解析结果具有较高的可靠性，进而改善现有技术中存在的解析结果的可靠性不佳的问题。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。