动态随机存取存储器及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种动态随机存取存储器及其形成方法。

背景技术

随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器(dynamic random access memory，DRAM)属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。

动态随机存取存储器的基本存储单元由一个存储晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。存储电容器用来存储代表存储信息的电荷，存储晶体管是控制存储电容器的电荷流入和释放的开关，存储晶体管还与存储中的内部电路连接，接收内部电路的控制信号。其中，存储晶体管中形成有源区、漏区和栅极，栅极用于控制源区和漏区之间的电流流动，并连接至字线，漏区用于构成位线接触区，以连接至位线源区用于构成存储节点接触区，以连接至存储电容器。随着集成电路制造技术的不断发展，需要进一步提高存储器芯片的器件密度，以获得更大的数据存储量。

然而，现有的动态随机存取存储器仍存在诸多问题。

发明内容

本发明解决的技术问题是提供一种动态随机存取存储器及其形成方法，能够提高器件性能的稳定性。

为解决上述问题，本发明提供一种动态随机存取存储器，包括：衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干沿第一方向排布的有源区和第一隔离结构，所述第一隔离结构位于相邻有源区之间，所述若干有源区平行于第二方向，所述第一方向与所述第二方向垂直，每个所述有源区均包括若干相互分立且沿第二方向排布的沟道区、以及位于相邻沟道区之间的字线区，位于不同有源区内的字线区沿第一方向排列；位于所述衬底内的若干第一沟槽和若干第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向贯穿所述有源区和所述第一隔离结构，且自所述第一面向所述第二面延伸，所述第一沟槽贯穿所述沟道区，所述第二沟槽贯穿所述字线区；位于所述第一沟槽内的屏蔽层，在垂直于所述衬底表面的方向上，所述第一隔离结构内的所述屏蔽层具有第一尺寸，所述有源区内的所述屏蔽层具有第二尺寸，所述第二尺寸小于所述第一尺寸；位于所述第二沟槽侧壁的字线栅结构，所述字线栅结构包括位于各所述第二沟槽侧壁的两个字线层和位于所述两个字线层之间的第二隔离结构，所述第二隔离结构使所述两个字线层之间相互隔离。

可选的，所述第一面和所述第二面均暴露出所述第一隔离结构。

可选的，所述第一面暴露出所述第一隔离结构；所述结构还包括：位于相邻有源区之间的第三凹槽，所述第三凹槽自所述第二面向所述第一面延伸，所述第三凹槽底部暴露出所述第一隔离结构和所述屏蔽层；位于所述第三凹槽内的第一介质层。

可选的，所述第一隔离结构内的所述屏蔽层表面距离所述第二面具有第一距离，所述有源区内的所述屏蔽层表面距离所述第二面具有第二距离，所述第一距离大于所述第二距离；或者所述第一隔离结构内的所述屏蔽层表面距离所述第一面具有第三距离，所述有源区内的所述屏蔽层表面距离所述第一面具有第四距离，所述第三距离大于所述第四距离；或者所述第一距离大于所述第二距离，且所述第三距离大于所述第四距离。

可选的，还包括：第一绝缘层，所述第一绝缘层位于所述屏蔽层与所述第一沟槽侧壁和底部之间；第二绝缘层，所述第二绝缘层位于所述屏蔽层表面；所述第一绝缘层的材料包括介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二绝缘层的材料包括介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。

可选的，所述字线栅结构还包括位于所述两个字线层和所述第二隔离结构底部与所述第二沟槽底部之间的第三绝缘层；所述字线层顶部表面低于所述第一面表面；所述字线栅结构还包括位于所述字线层顶部表面的第四绝缘层。

可选的，还包括：位于所述第一面上的屏蔽引出层，所述屏蔽引出层与所述屏蔽层电互连。

可选的，还包括：位于所述第二面上的屏蔽引出层，所述屏蔽引出层与所述屏蔽层电互连。

可选的，所述屏蔽层的材料包括导体材料；所述导体材料包括金属。

可选的，还包括：位于各个所述有源区第一面内的若干第一源漏掺杂区；位于所述第一面上的若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接。

可选的，还包括：位于各个所述有源区第二面内的第二源漏掺杂区；位于所述第二面上的若干平行于所述第一方向的位线，每个所述位线与一个所述有源区中的所述第二源漏掺杂区电连接；位于所述第二面上的金属互连层，所述金属互连层与若干所述位线电互连；与所述衬底自所述金属互连层表面相互键合的逻辑晶圆，所述逻辑晶圆内具有若干逻辑器件。

相应的，本发明提供另一种动态随机存取存储器的形成方法，包括：提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干沿第一方向排布的有源区和初始第一隔离结构，所述第一面暴露出所述初始第一隔离结构表面，所述初始第一隔离结构位于相邻有源区之间，所述若干有源区平行于第二方向，所述第一方向与所述第二方向垂直，每个所述有源区均包括若干相互分立且沿第二方向排布的沟道区、以及位于相邻沟道区之间的字线区，位于不同有源区内的字线区沿第一方向排列；在所述衬底内形成若干第一沟槽和若干第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向贯穿所述有源区和所述初始第一隔离结构，且自所述第一面向所述第二面延伸，所述第一沟槽贯穿所述沟道区，所述第二沟槽贯穿所述字线区；在所述第一沟槽内形成初始屏蔽层；在所述第二沟槽内形成字线栅结构，所述字线栅结构包括位于各所述第二沟槽侧壁的两个字线层和位于所述两个字线层之间的第二隔离结构，所述第二隔离结构使所述两个字线层之间相互隔离；形成所述字线栅结构和所述初始屏蔽层之后，自所述第二面向所述第一面的方向对所述衬底进行减薄处理，直至暴露出所述初始第一隔离结构；在进行减薄处理之后，自所述第二面刻蚀所述初始第一隔离结构和所述初始屏蔽层，使所述初始第一隔离结构内的所述初始屏蔽层在垂直于所述衬底表面方向的尺寸减小，以所述初始屏蔽层形成屏蔽层，以所述初始第一隔离结构形成第一隔离结构。

可选的，所述屏蔽层的形成方法还包括：对所述初始第一隔离结构进行第一刻蚀处理，直到暴露出所述初始第一隔离结构内的所述初始屏蔽层；对暴露出的所述初始屏蔽层进行第二刻蚀处理。

可选的，所述第一刻蚀处理工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者；所述第二刻蚀处理工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。

可选的，在形成所述屏蔽层之后，还包括：在各个所述有源区第二面内形成第二源漏掺杂区；在所述第二面上形成若干平行于所述第一方向的位线，每个所述位线与一个所述有源区中的所述第二源漏掺杂区电连接。

可选的，还包括：刻蚀所述初始第一隔离结构和所述初始屏蔽层，在所述衬底内形成第三沟槽；在所述第三沟槽内形成第一介质层。

可选的，所述方法还包括：在形成所述初始屏蔽层之前，在所述第一沟槽侧壁和底部形成第一绝缘层。

可选的，所述第一绝缘层和所述初始屏蔽层的形成方法包括：在所述第一沟槽内和所述第一面表面形成第一绝缘材料层和位于所述第一绝缘材料层表面的屏蔽材料层；平坦化所述第一绝缘材料层和所述屏蔽材料层，直到暴露出所述第一面表面，以所述第一绝缘材料层形成所述第一绝缘层，以所述屏蔽材料层形成所述初始屏蔽层。

可选的，所述初始屏蔽层顶部表面低于所述第一面；所述初始屏蔽层的形成方法还包括：在所述平坦化工艺之后，回刻所述屏蔽材料层；在形成所述初始屏蔽层之后，还包括：在所述第一沟槽内的所述初始屏蔽层表面形成第二绝缘层。

可选的，所述方法还包括：在形成若干所述位线之后，在所述第二面上形成金属互连层，所述金属互连层与若干所述位线电互连；提供逻辑晶圆，所述逻辑晶圆内具有若干逻辑器件层；在形成所述金属互连层之后，将所述第二面朝向所述逻辑器件层表面，使所述衬底和所述逻辑晶圆相互键合。

可选的，所述初始第一隔离结构内的所述初始屏蔽层表面距离所述第一面具有第三距离，所述有源区内的所述初始屏蔽层表面距离所述第一面具有第四距离，所述第三距离大于所述第四距离；所述初始屏蔽层的形成方法包括：在所述第一沟槽内形成屏蔽材料层，所述第一面暴露出所述屏蔽材料层表面；在所述第一面上形成掩膜层，所述掩膜层暴露出所述初始第一隔离结构内的所述屏蔽材料层表面；以所述掩膜层为掩膜，自所述第一面刻蚀所述屏蔽材料层，使所述初始第一隔离结构内的所述初始屏蔽层在垂直于所述衬底表面方向的尺寸减少，以形成所述初始屏蔽层。

可选的，所述字线栅结构还包括位于所述两个字线层和所述第二隔离结构底部与所述第二沟槽底部之间的第三绝缘层；所述字线层顶部表面低于所述第一面表面，所述字线栅结构还包括位于所述字线层顶部表面的第四绝缘层。

可选的，所述字线栅结构的形成方法包括：在所述第二沟槽内形成所述第三绝缘层；在形成所述第三绝缘层之后，在所述第二沟槽内形成初始字线层，所述初始字线层顶部表面与所述第一面齐平；自所述第一面向所述第二面的方向刻蚀部分所述初始字线层，在所述衬底内形成若干平行于所述第二方向的第四沟槽，所述第四沟槽自所述第一面向所述第二面的方向贯穿所述初始字线层，形成所述两个过渡字线层；在所述第四沟槽内形成所述第二隔离结构；回刻所述过渡字线层，形成所述字线层；在形成所述字线层之后，在所述第二沟槽内形成所述第四绝缘层。

可选的，在形成所述字线栅结构和所述初始屏蔽层后，且在所述减薄处理之前，还包括：在各个所述有源区第一面内形成若干第一源漏掺杂区；在形成所述若干第一源漏掺杂区之后，在所述第一面上形成若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接。

可选的，在形成所述屏蔽层之后，还包括：形成屏蔽引出层，所述屏蔽引出层与所述屏蔽层电互连。

可选的，在形成所述初始屏蔽层之后，且在所述减薄处理之前，还包括：在所述第一面上形成屏蔽引出层，所述屏蔽引出层与所述初始屏蔽层电互连。

可选的，先形成所述初始屏蔽层，后形成所述字线栅结构；所述第一沟槽、所述第二沟槽、所述初始屏蔽层和所述字线栅结构的形成方法包括：在所述衬底内形成若干初始沟槽，以贯穿所述沟道区的所述初始沟槽为所述第一沟槽，以贯穿所述字线区的所述初始沟槽为初始第二沟槽；在所述初始第二沟槽内形成保护层；在形成所述保护层之后，在所述第一沟槽内形成所述初始屏蔽层；在形成所述初始屏蔽层之后，去除所述保护层，使所述初始第二沟槽暴露；刻蚀所述初始第二沟槽，以增大所述初始第二沟槽的尺寸，形成所述第二沟槽；在所述第二沟槽内形成所述字线栅结构。

可选的，所述屏蔽层的材料包括导体材料；所述导体材料包括金属。

可选的，所述初始屏蔽层表面距离所述第二面具有第五距离，所述字线层距离所述第二面具有第六距离，所述第五距离小于所述第六距离。

相应的，本发明提供另一种动态随机存取存储器的形成方法，包括：提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干沿第一方向排布的有源区和第一隔离结构，所述第一面暴露出所述第一隔离结构表面，所述第一隔离结构位于相邻有源区之间，所述若干有源区平行于第二方向，所述第一方向与所述第二方向垂直，每个所述有源区均包括若干相互分立且沿第二方向排布的沟道区、以及位于相邻沟道区之间的字线区，位于不同有源区内的字线区沿第一方向排列；在所述衬底内形成若干第一沟槽和若干第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向贯穿所述有源区和所述第一隔离结构，且自所述第一面向所述第二面延伸，所述第一沟槽贯穿所述沟道区，所述第二沟槽贯穿所述字线区；在所述第一沟槽内形成屏蔽层，所述第一隔离结构内的所述屏蔽层表面距离所述第一面具有第三距离，所述有源区内的所述屏蔽层表面距离所述第一面具有第四距离，所述第三距离大于所述第四距离；在所述第二沟槽内形成字线栅结构，所述字线栅结构包括位于所述第二沟槽侧壁的两个栅极层和位于所述两个字线层之间的第二隔离结构，所述第二隔离结构使所述两个字线层之间相互隔离；形成所述字线栅结构和所述屏蔽层之后，自所述第二面向所述第一面的方向对所述衬底进行减薄处理，直至暴露出所述第一隔离结构。

可选的，所述屏蔽层的形成方法包括：在所述第一沟槽内形成初始屏蔽层，所述第一面暴露出所述初始屏蔽层；在所述第一面上形成掩膜层，所述掩膜层暴露出所述第一隔离结构内的所述初始屏蔽层表面；以所述掩膜层为掩膜，刻蚀所述初始屏蔽层，以形成所述屏蔽层。

可选的，在形成所述屏蔽层之后，且在所述减薄处理之前，还包括：在所述第一面上形成屏蔽引出层，所述屏蔽引出层与所述屏蔽层电互连。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的动态随机存取存储器中，位于所述第一沟槽内的屏蔽层，在垂直于所述衬底表面的方向上，所述第一隔离结构内的所述屏蔽层具有第一尺寸，所述有源区内的所述屏蔽层具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述屏蔽层的设计，在降低第一隔离结构内的相邻字线层之间的寄生电容的同时，还起到屏蔽作用，降低了沟道区两侧的字线层之间的耦合作用，从而降低了字线冲击效应，从整体上提高器件性能。

本发明的技术方案提供的一种动态随机存取存储器的形成方法中，在进行减薄处理之后，自所述第二面刻蚀所述初始第一隔离结构和所述初始屏蔽层，以形成屏蔽层，使所述初始第一隔离结构内的所述初始屏蔽层在垂直于所述衬底表面方向的尺寸减小，故而，使第一隔离结构内的屏蔽层的尺寸小于所述有源区内的所述屏蔽层的尺寸，所述屏蔽层的设计，在降低第一隔离结构内的相邻字线层之间的寄生电容的同时，还起到屏蔽作用，降低了沟道区两侧的字线层之间的耦合作用，从而降低了字线冲击效应，从整体上提高器件性能。

进一步，所述初始第一隔离结构内的所述初始屏蔽层距离所述第一面具有第三距离，所述有源区内的所述初始屏蔽层距离所述第一面具有第四距离，所述第三距离小于所述第四距离，使得最后形成的动态随机存取存储器中，位于第一隔离结构内的屏蔽层的尺寸进一步减小，在降低沟道区两侧的字线层之间的耦合作用的同时，进一步降低第一隔离结构内的相邻字线层之间的寄生电容，进一步从整体上提高器件性能。

本发明的技术方案提供的另一种动态随机存取存储器的形成方法中，在所述第一沟槽内形成屏蔽层，所述第一隔离结构内的所述屏蔽层表面距离所述第一面具有第三距离，所述有源区内的所述屏蔽层表面距离所述第一面具有第四距离，所述第三距离大于所述第四距离，故而，所述第一隔离结构内的所述屏蔽层的尺寸小于所述有源区内的所述屏蔽层的尺寸，所述屏蔽层的设计，在降低第一隔离结构内的相邻字线层之间的寄生电容的同时，还起到屏蔽作用，降低了沟道区两侧的字线层之间的耦合作用，从而降低了字线冲击效应，从整体上提高器件性能。

附图说明

图1是一种动态随机存取存储器的结构示意图；

图2至图30是本发明一实施例的动态随机存取存储器的形成方法各步骤的结构示意图；

图31至图41是本发明另一实施例的动态随机存取存储器的形成方法各步骤的结构示意图。

具体实施方式

需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。

正如背景技术所述，现有的动态随机存取存储器仍存在诸多问题。以下将进行具体说明。

图1是一种动态随机存取存储器的结构示意图。

请参考图1，所述动态随机存取存储器包括：衬底，所述衬底具有相对的第一面100和第二面101，所述衬底包括相互分立且平行于第一方向X的若干有源区，且所述若干有源区沿第二方向Y排列，所述第一方向X与所述第二方向Y相互垂直，每个所述有源区均包括若干字线区I和若干沟道区II，且每个所述有源区中的若干所述字线区I和若干所述沟道区II沿所述第一方向X间隔排列；位于每个所述字线区I内的字线栅沟槽(图中未示出)，所述字线栅沟槽自所述第一面100向所述第二面101延伸，且所述字线栅沟槽沿所述第二方向Y贯穿所述有源区；位于所述字线栅沟槽底部的第一绝缘层102；位于每个所述字线栅沟槽内且位于所述第一绝缘层102上两个相互分立的字线栅结构103；位于两个所述字线栅结构103之间的第一隔离槽(图中未示出)；位于所述第一隔离槽内的隔离结构104；位于所述字线栅沟槽内且位于所述字线栅结构103和所述隔离结构104上的第二绝缘层105；位于每个所述沟道区II内具有第二隔离槽(图中未示出)；位于所述第二隔离槽内的屏蔽结构106；位于每个所述沟道区II第一面100内的第一源漏掺杂区107；位于所述第一面100上的若干电容结构108，每个所述电容结构108与一个所述第一源漏掺杂区107电连接；位于所述有源区内的第二源漏掺杂区109，所述第二源漏掺杂区109自所述第二面101向所述第一面100延伸；位于所述第二面101上的若干平行于所述第一方向X的位线110，每个所述位线110与一个所述有源区中的所述第二源漏掺杂区109电连接。

上述结构为垂直沟道存储器，所述屏蔽结构106为空隙(air gap)结构，用于屏蔽所述沟道区II两侧的两个所述字线栅结构103之间的耦合，然而，所述耦合仍旧较大，由此产生的字线冲击效应(Row hammer effect)而无法满足产品的性能需求。

为了解决上述问题，本发明技术方案提供一种动态随机存取存储器及其形成方法，位于所述第一沟槽内的屏蔽层，在垂直于所述衬底表面的方向上，所述第一隔离结构内的所述屏蔽层具有第一尺寸，所述有源区内的所述屏蔽层具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述屏蔽层的设计，在利于降低第一隔离结构内的相邻字线层之间的寄生电容的同时，还起到屏蔽作用，降低了沟道区两侧的两个字线层之间的耦合作用，从而降低了字线冲击效应，从整体上提高器件性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

图2至图30是本发明一实施例的动态随机存取存储器的形成方法各步骤的结构示意图。

请参考图2至图4，图2为图3和图4自第一面的俯视结构示意图，图3是图2中沿着DD1的剖面结构示意图，图4是图2中沿着EE1方向的剖面结构示意图，提供衬底200，所述衬底200具有相对的第一面200a和第二面200b，所述衬底200包括若干沿第一方向X排布的有源区201和初始第一隔离结构202，所述第一面200a暴露出所述初始第一隔离结构202表面，所述初始第一隔离结构202位于相邻有源区201之间，所述若干有源区201平行于第二方向Y，所述第一方向X与所述第二方向Y垂直，每个所述有源区201均包括若干相互分立且沿第二方向Y排布的沟道区I、以及位于相邻沟道区I之间的字线区II，位于不同有源区201内的字线区II沿第一方向X排列。

所述初始第一隔离结构202用于形成第一隔离结构。

后续，在所述衬底200内形成若干第一沟槽和若干第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向Y贯穿所述有源区201和所述初始第一隔离结构202，且自所述第一面200a向所述第二面200b延伸，所述第一沟槽贯穿所述沟道区I，所述第二沟槽贯穿所述字线区II；在所述第一沟槽内形成初始屏蔽层；在所述第二沟槽内形成字线栅结构，所述字线栅结构包括位于各所述第二沟槽侧壁的两个字线层和位于所述两个字线层之间的第二隔离结构，所述第二隔离结构使所述两个字线层之间相互隔离。

本实施例中，先形成所述初始屏蔽层，后形成所述字线栅结构。

本实施例中，所述第一沟槽、所述第二沟槽、所述初始屏蔽层和所述字线栅结构的形成方法请参考图5至图16。

请参考图5至图8，图5为图6至图8自第一面的俯视结构示意图，图6是图5中沿着DD1方向的剖面结构示意图，图7是图5中沿着EE1的剖面结构示意图，图8是图5中沿着FF1方向的剖面结构示意图，在所述衬底200内形成若干初始沟槽，以贯穿所述沟道区I的所述初始沟槽为所述第一沟槽203，以贯穿所述字线区II的所述初始沟槽为初始第二沟槽204。

请参考图9至图12，图9为图10至图12自第一面200a的俯视结构示意图，图10是图9中沿着DD1方向的剖面结构示意图，图11是图9中沿着EE1的剖面结构示意图，图12是图9中沿着FF1方向的剖面结构示意图，在所述初始第二沟槽204内形成保护层205；在形成所述保护层205之后，在所述第一沟槽203内形成所述初始屏蔽层206。

本实施例中，所述初始屏蔽层206的材料包括金属；所述金属包括氮化钛。所述初始屏蔽层206用于形成屏蔽层。

本实施例中，在形成所述初始屏蔽层206之前，在所述第一沟槽203侧壁和底部形成第一绝缘层207。

本实施例中，所述第一绝缘层207和所述初始屏蔽层206的形成方法包括：在所述第一沟槽203内和所述第一面200a表面形成第一绝缘材料层(图中未示出)和位于所述第一绝缘材料层表面的屏蔽材料层(图中未示出)；平坦化所述第一绝缘材料层和所述屏蔽材料层，直到暴露出所述第一面200a表面。

本实施例中，所述初始屏蔽层206顶部表面低于所述第一面200a。

本实施例中，所述初始屏蔽层206的形成方法还包括：在所述平坦化工艺之后，回刻所述屏蔽材料层。

本实施例中，在形成所述初始屏蔽层206之后，还在所述第一沟槽203内的所述初始屏蔽层206表面形成第二绝缘层208。

在另一实施例中，所述初始第一隔离结构内的所述初始屏蔽层距离所述第一面具有第三距离，所述有源区内的所述初始屏蔽层距离所述第一面具有第四距离，所述第三距离小于所述第四距离。所述初始屏蔽层在所述初始第一隔离结构和所述有源区内的不同尺寸，使得最后形成的动态随机存取存储器中，位于所述第一隔离结构内的所述屏蔽层的尺寸进一步减小，在降低沟道区两侧的字线层之间的耦合作用的同时，进一步降低第一隔离结构内的相邻字线层之间的寄生电容，进一步从整体上提高器件性能。

在另一实施例中，所述初始屏蔽层的形成方法包括：在所述第一沟槽内形成屏蔽材料层，所述第一面暴露出所述屏蔽材料层表面；在所述第一面上形成掩膜层，所述掩膜层暴露出所述初始第一隔离结构内的所述屏蔽材料层表面；以所述掩膜层为掩膜，自所述第一面刻蚀所述屏蔽材料层，使所述初始第一隔离结构内的所述初始屏蔽层在垂直于所述衬底表面方向的尺寸减少，以形成所述初始屏蔽层。

请在图12的基础上继续参考图13，在形成所述初始屏蔽层206之后，去除所述保护层205，使所述初始第二沟槽204暴露；刻蚀所述初始第二沟槽204，以增大所述初始第二沟槽204的尺寸，形成所述第二沟槽209。

请参考图14至图16，图14为图15和图16自第一面的俯视结构示意图，图15是图14中沿着EE1方向的剖面结构示意图，图16是图15中沿着FF1的剖面结构示意图，在所述第二沟槽209内形成所述字线栅结构。

所述字线栅结构包括位于各所述第二沟槽209侧壁的两个字线层和位于所述两个字线层之间的第二隔离结构210，所述第二隔离结构210使所述两个字线层之间相互隔离。

本实施例中，所述初始屏蔽层206表面距离所述第二面200b具有第五距离，所述字线层距离所述第二面200b具有第六距离，所述第五距离小于所述第六距离。使所述第五距离小于所述第六距离的目的在于，避免后续自所述第二面200b刻蚀所述初始屏蔽层206时，因所述字线层暴露而对所述字线层产生刻蚀损伤。

本实施例中，所述字线层包括栅介质层(图中未示出)、位于所述栅介质层侧壁的功函数层211和位于所述功函数层211侧壁的栅极212。

本实施例中，所述字线栅结构还包括位于所述两个字线层和所述第二隔离结构底部与所述第二沟槽209底部之间的第三绝缘层213；所述字线层顶部表面低于所述第一面200a表面。

本实施例中，所述字线栅结构还包括位于所述字线层顶部表面的第四绝缘层214。

本实施例中，所述字线栅结构的形成方法包括：在所述第二沟槽209内形成所述第三绝缘层213；在形成所述第三绝缘层213之后，在所述第二沟槽209内形成初始字线层(图中未示出)，所述初始字线层顶部表面与所述第一面200a齐平；自所述第一面200a向所述第二面200b的方向刻蚀部分所述初始字线层，在所述衬底200内形成若干平行于所述第二方向Y的第四沟槽(图中未示出)，所述第四沟槽自所述第一面200a向所述第二面200b的方向贯穿所述初始字线层，形成所述两个过渡字线层(图中未示出)；在所述第四沟槽内形成所述第二隔离结构210；回刻所述过渡字线层，形成所述字线层；在形成所述字线层之后，在所述第二沟槽209内形成所述第四绝缘层214。

需要说明的是，本实施例中，所述第四沟槽通过自所述第一面200a向所述第二面200b的方向刻蚀所述初始字线层的方式形成。在另一实施例中，所述第四沟槽可以通过自所述第二面向所述第一面的方向刻蚀所述有源区和所述初始字线层的方式形成。

本实施例中，所述初始字线层和所述字线层的形成方法包括：在形成所述第三绝缘层213之后，在所述第二沟槽209内和所述第一面200a形成栅介质材料层(图中未示出)、位于所述栅介质材料层上的功函数材料层(图中未示出)，以及位于所述功函数材料层上的栅材料层(图中未示出)；平坦化所述栅材料层、所述功函数材料层以及所述栅介质材料层，形成所述初始字线层；在所述平坦化工艺之后，回刻所述初始字线层，形成所述字线层，以所述栅介质材料层形成所述栅介质层，以所述功函数材料层形成所述功函数层211，以所述栅材料层形成所述栅极212。

本实施例中，所述栅极212的材料为金属，所述金属包括铜、钨或金。

后续，形成所述字线栅结构和所述初始屏蔽层206之后，自所述第二面200b向所述第一面200a的方向对所述衬底200进行减薄处理，直至暴露出所述初始第一隔离结构202。

本实施例中，在形成所述字线栅结构和所述初始屏蔽层206后，且在所述减薄处理之前，还请参考图17至图18。

请参考图17和图18，图17是在图15基础上的结构示意图，图18是在图16基础上的结构示意图，在各个所述有源区201第一面200a内形成若干第一源漏掺杂区215；在形成所述若干第一源漏掺杂区215之后，在所述第一面200a上形成若干电容结构216，每个所述电容结构216与一个所述第一源漏掺杂区215电连接。

本实施例中，所述电容结构216与所述第一源漏掺杂区215之间还具有电容插塞217。其他实施例中，所述电容结构216与所述第一源漏掺杂区215直接连接，而不需要电容插塞。

本实施例中，所述若干电容结构216、所述电容插塞217位于第二介质层218中；所述若干电容结构216、所述电容插塞217的形成方法包括：在所述第一面200a上形成第二介质层218；在所述第二介质层218内形成若干第一开口(图中未示出)，所述第一开口暴露出所述第一源漏掺杂区215表面；在所述若干第一开口内形成所述电容结构216和所述电容插塞217。

请参考图19至图22，图19是图20至图22自所述第二面200b的俯视结构图，图20是图19沿着ee1方向的剖面结构示意图，图21是图19沿着ff1方向的剖面结构示意图，图22是图19沿着dd1方向的剖面结构示意图，在形成所述电容结构216之后，自所述第二面200b向所述第一面200a的方向对所述衬底200进行减薄处理，直至暴露出所述初始第一隔离结构202。

所述减薄处理工艺包括化学机械研磨工艺。

需要说明的是，需要对形成的屏蔽层施加固定的电压，以使所述屏蔽层起到屏蔽作用，为此，可以自所述第一面将所述屏蔽层的电路引出，也可以自第二面将所述屏蔽层的电路引出。

本实施例中，后续将自第二面200b将所述屏蔽层的电路引出；在另一实施例中，自第一面将所述屏蔽层的电路引出。即，在形成所述初始屏蔽层之后，且在所述减薄处理之前，还包括：在所述第一面上形成屏蔽引出层，所述屏蔽引出层与所述初始屏蔽层电互连。具体的，可以在形成所述电容结构之后，在所述第一面上形成屏蔽引出层。

请参考图23至图25，图23是图24至图25自所述第二面200b的俯视结构图，图24是图23中沿着dd1方向的剖面结构示意图，图25是图23中沿着ff1方向的剖面结构示意图，在进行减薄处理之后，自所述第二面200b刻蚀所述初始第一隔离结构202和所述初始屏蔽层206，使所述初始第一隔离结构202内的所述初始屏蔽层206在垂直于所述衬底200表面方向的尺寸减小，以所述初始屏蔽层206形成屏蔽层219，以所述初始第一隔离结构202形成第一隔离结构220。

使所述初始第一隔离结构202内的所述初始屏蔽层206在垂直于所述衬底200表面方向的尺寸减小，故而，使第一隔离结构220内的屏蔽层219的尺寸小于所述有源区201内的所述屏蔽层219的尺寸，所述屏蔽层219的设计，在降低第一隔离结构220内的相邻字线层之间的寄生电容的同时，还起到屏蔽作用，降低了沟道区两侧的字线层之间的耦合作用，从而降低了字线冲击效应，从整体上提高器件性能。

本实施例中，所述字线层距离所述第二面200b具有第六距离，所述第一隔离结构220内的所述屏蔽层219距离所述第二面200b具有第七距离，所述第七距离大于所述第六距离。使所述第七距离大于所述第六距离的目的在于减少器件漏电。

所述屏蔽层219的材料包括导体材料；所述导体材料包括金属。本实施例中，所述屏蔽层219的材料为氮化钛。

本实施例中，所述屏蔽层219的形成方法还包括：对所述初始第一隔离结构202进行第一刻蚀处理，直到暴露出所述初始第一隔离结构202内的所述初始屏蔽层206；对暴露出的所述初始屏蔽层206进行第二刻蚀处理。

所述第一刻蚀处理工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。本实施例中，所述第一刻蚀处理工艺为干法刻蚀工艺。

所述第二刻蚀处理工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。本实施例中，所述第二刻蚀处理工艺为干法刻蚀工艺。

本实施例中，刻蚀所述初始第一隔离结构202和所述初始屏蔽层206，在所述衬底200内形成第三沟槽221。

本实施例中，在形成所述屏蔽层219之后，还请参考图26至图29。

请参考图26至图29，图26是图28至图29自所述第二面200b的俯视结构图，图27是图26沿着dd1方向的剖面结构示意图，图28是图26沿着ee1方向的剖面结构示意图，图29是图26沿着ff1方向的剖面结构示意图，在各个所述有源区201第二面200b内形成第二源漏掺杂区222；在所述第二面200b上形成若干平行于所述第一方向的位线223，每个所述位线223与一个所述有源区201中的所述第二源漏掺杂区222电连接。

本实施例中，在形成所述屏蔽层219之后，且在形成若干所述位线223之前，还包括：在所述第三沟槽221内形成第一介质层224。

本实施例中，所述位线223位于第三介质层225中；所述位线223的形成方法包括：在所述第一介质层224上形成所述第三介质层225；在所述第三介质层225内形成若干第二开口(图中未示出)，所述若干第二开口暴露出所述第二源漏掺杂区222表面；在所述若干第二开口内形成若干所述位线223。

请在图27的基础上，继续参考图30，在形成若干所述位线223之后，在所述第二面200b上形成金属互连层300，所述金属互连层300与若干所述位线223电互连；提供逻辑晶圆400，所述逻辑晶圆400内具有若干逻辑器件层401；在形成所述金属互连层300之后，将所述第二面200b朝向所述逻辑器件层401表面，使所述衬底200和所述逻辑晶圆400相互键合。

本实施例中，在形成所述屏蔽层219之后，还包括：形成屏蔽引出层(图中未示出)，所述屏蔽引出层与所述屏蔽层219电互连。通过所述屏蔽引出层，对所述屏蔽层219施加固定的电压，以使所述屏蔽层219起到屏蔽作用。

本实施例中，所述屏蔽层219从所述第二面200a引出。在另一实施例中，所述屏蔽层从第一面引出。

相应的，本发明一实施例还提供一种采用上述方法所形成的动态随机存取存储器，请继续参考图26至图30，包括：衬底200，所述衬底200具有相对的第一面200a和第二面200b，所述衬底200包括若干沿第一方向X排布的有源区201和第一隔离结构220(如图23所示)，所述第一隔离结构220位于相邻有源区201之间，所述若干有源区201平行于第二方向Y，所述第一方向X与所述第二方向Y垂直，每个所述有源区201均包括若干相互分立且沿第二方向Y排布的沟道区I、以及位于相邻沟道区I之间的字线区II，位于不同有源区201内的字线区I沿第一方向X排列；位于所述衬底200内的若干第一沟槽203(如图8所示)和若干第二沟槽209(如图8所示)，所述第一沟槽203和所述第二沟槽209均沿第二方向Y贯穿所述有源区201和所述第一隔离结构220，且自所述第一面200a向所述第二面200b延伸，所述第一沟槽203贯穿所述沟道区I，所述第二沟槽209贯穿所述字线区II；位于所述第一沟槽203内的屏蔽层219，在垂直于所述衬底200表面的方向上，所述第一隔离结构220内的所述屏蔽层219具有第一尺寸d1，所述有源区201内的所述屏蔽层219具有第二尺寸d2，所述第二尺寸d2小于所述第一尺寸d1；位于所述第二沟槽209侧壁的字线栅结构，所述字线栅结构包括位于各所述第二沟槽209侧壁的两个字线层和位于所述两个字线层之间的第二隔离结构210，所述第二隔离结构210使所述两个字线层之间相互隔离。

位于所述第一沟槽203内的屏蔽层219，在垂直于所述衬底200表面的方向上，所述第一隔离结构220内的所述屏蔽层219具有第一尺寸，所述有源区201内的所述屏蔽层219具有第二尺寸，所述第二尺寸小于所述第一尺寸，所述屏蔽层219的设计，在利于降低第一隔离结构内的相邻字线层之间的寄生电容的同时，还起到屏蔽作用，降低了沟道区两侧的字线层之间的耦合作用，从而降低了字线冲击效应，从整体上提高器件性能。

本实施例中，所述第一面200a暴露出所述第一隔离结构220。

本实施例中，所述动态随机存取存储器还包括：位于相邻有源区201之间的第三凹槽221(如图23所示)，所述第三凹槽221自所述第二面200b向所述第一面200a延伸，所述第三凹槽221底部暴露出所述第一隔离结构220和所述屏蔽层219；位于所述第三凹槽221内的第一介质层224。即，所述的第二面200b内的所述第三凹槽221暴露出所述第一隔离结构220。在另一实施例中，所述第一面和所述第二面均暴露出所述第一隔离结构。

本实施例中，所述第一隔离结构220内的所述屏蔽层219表面距离所述第二面200b具有第一距离，所述有源区201内的所述屏蔽层219表面距离所述第二面200b具有第二距离，所述第一距离大于所述第二距离。在另一实施例中，所述第一隔离结构内的所述屏蔽层表面距离所述第一面具有第三距离，所述有源区内的所述屏蔽层表面距离所述第一面具有第四距离，所述第三距离大于所述第四距离。在又一实施例中，所述第一距离大于所述第二距离，且所述第三距离大于所述第四距离。

本实施例中，所述动态随机存取存储器还包括：第一绝缘层207，所述第一绝缘层207位于所述屏蔽层219与所述第一沟槽203侧壁和底部之间；第二绝缘层208，所述第二绝缘层208位于所述屏蔽层219表面。

所述第一绝缘层207的材料包括介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第一绝缘层207的材料为氧化硅。

所述第二绝缘层208的材料包括介质材料，所述介质材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第二绝缘层208的材料为氧化硅。

本实施例中，所述字线栅结构还包括位于所述两个字线层和所述第二隔离结构210底部与所述第一沟槽203底部之间的第三绝缘层213；所述字线层顶部表面低于所述第一面200a表面；所述字线栅结构还包括位于所述字线层顶部表面的第四绝缘层214。

本实施例中，所述字线层包括栅介质层(图中未示出)、位于所述栅介质层侧壁的功函数层211和位于所述功函数层211侧壁的栅极212。

本实施例中，所述动态随机存取存储器还包括：位于所述第二面200b上的屏蔽引出层(图中未示出)，所述屏蔽引出层与所述屏蔽层219电互连。在另一实施例中，还包括：位于所述第一面上的屏蔽引出层，所述屏蔽引出层与所述屏蔽层电互连。

所述屏蔽层219的材料包括导体材料；所述导体材料包括金属。本实施例中，所述屏蔽层219的材料为氮化钛。

本实施例中，所述动态随机存取存储器还包括：位于各个所述有源区201第一面200a内的若干第一源漏掺杂区215；位于所述第一面200a上的若干电容结构216，每个所述电容结构216与一个所述第一源漏掺杂区215电连接。

本实施例中，所述动态随机存取存储器还包括：位于各个所述有源区201第二面200b内的第二源漏掺杂区222；位于所述第二面200b上的若干平行于所述第一方向X的位线223，每个所述位线223与一个所述有源区201中的所述第二源漏掺杂区222电连接；位于所述第二面200b上的金属互连层300，所述金属互连层300与若干所述位线223电互连；与所述衬底200自所述金属互连层300表面相互键合的逻辑晶圆400，所述逻辑晶圆400内具有若干逻辑器件401。

图31至图41是本发明另一实施例的动态随机存取存储器的形成方法中各步骤的结构示意图。

本实施例与上一实施例的主要差异在于：所述屏蔽层的形成方法不同。上一实施例中，自第二面刻蚀所述初始屏蔽层，使所述第一隔离结构内的所述初始屏蔽层在垂直于所述衬底表面方向的尺寸减小。本实施例中，自第一面刻蚀所述初始屏蔽层，使所述第一隔离结构内的所述初始屏蔽层在垂直于所述衬底表面方向的尺寸减小。

请参考图31至图33，图31为图32和图33自第一面500a的俯视结构示意图，图32是图31中沿着DD1的剖面结构示意图，图33是图31中沿着EE1方向的剖面结构示意图，提供衬底500，所述衬底500具有相对的第一面500a和第二面500b，所述衬底500包括若干沿第一方向X排布的有源区501和第一隔离结构502，所述第一面500a暴露出所述第一隔离结构502表面，所述第一隔离结构502位于相邻有源区501之间，所述若干有源区501平行于第二方向Y，所述第一方向X与所述第二方向Y垂直，每个所述有源区501均包括若干相互分立且沿第二方向Y排布的沟道区A、以及位于相邻沟道区A之间的字线区B，位于不同有源区501内的字线区B沿第一方向X排列。

后续，在所述衬底内形成若干第一沟槽和若干第二沟槽，所述第一沟槽和所述第二沟槽均沿第二方向贯穿所述有源区和所述第一隔离结构，且自所述第一面向所述第二面延伸，所述第一沟槽贯穿所述沟道区，所述第二沟槽贯穿所述字线区；在所述第一沟槽内形成屏蔽层，所述第一隔离结构内的所述屏蔽层表面距离所述第一面具有第三距离，所述有源区内的所述屏蔽层表面距离所述第一面具有第四距离，所述第三距离大于所述第四距离；在所述第二沟槽内形成字线栅结构，所述字线栅结构包括位于所述第二沟槽侧壁的两个栅极层和位于所述两个字线层之间的第二隔离结构，所述第二隔离结构使所述两个字线层之间相互隔离。

本实施例中，所述第一沟槽、所述第二沟槽、所述初始屏蔽层和所述字线栅结构的形成方法请参考图34至图37。

请参考图34至图37，图34为图35至图37自第一面500a的俯视结构示意图，图35是图34中沿着DD1的剖面结构示意图，图36是图34中沿着EE1方向的剖面结构示意图，图37是图34中沿着FF1方向的剖面结构示意图，在所述衬底500内形成若干初始沟槽，以贯穿所述沟道区A的所述初始沟槽为所述第一沟槽503，以贯穿所述字线区B的所述初始沟槽为初始第二沟槽(图中未示出)；在所述初始第二沟槽内形成保护层505；

请参考图38至图41，图38为图39至图41自第一面500a的俯视结构示意图(省略了第二绝缘层)，图39是图38中沿着DD1的剖面结构示意图，图40是图38中沿着EE1方向的剖面结构示意图，图41是图38中沿着FF1方向的剖面结构示意图，在形成所述保护层505之后，在所述第一沟槽503内形成所述屏蔽层506。

本实施例中，所述屏蔽层506的形成方法包括：在所述第一沟槽503内形成初始屏蔽层(图中未示出)，所述第一面500a暴露出所述初始屏蔽层；在所述第一面500a上形成掩膜层(图中未示出)，所述掩膜层暴露出所述第一隔离结构502内的所述初始屏蔽层表面；以所述掩膜层为掩膜，刻蚀所述初始屏蔽层，以形成所述屏蔽层506。

本实施例中，在形成所述初始屏蔽层之前，还在所述第一沟槽503侧壁和底部形成第一绝缘层507。

本实施例中，所述初始屏蔽层顶部表面低于所述第一面500a。

所述初始屏蔽层和所述第一绝缘层的形成方法，请参考上一实施例的描述，在此不做赘述。

本实施例中，在形成所述屏蔽层506之后，还在所述屏蔽层506表面形成第二绝缘层508。

后续，在形成所述屏蔽层506之后，去除所述保护层505，使所述初始第二沟槽504暴露；刻蚀所述初始第二沟槽504，以增大所述初始第二沟槽504的尺寸，形成所述第二沟槽；在所述第二沟槽内形成所述字线栅结构。

所述第二沟槽、所述字线栅结构的形成方法，请参考上一实施例的描述，在此不做赘述。

本实施例中，在形成所述屏蔽层之后，且在所述减薄处理之前，还在所述第一面500a上形成屏蔽引出层(图中未示出)，所述屏蔽引出层与所述屏蔽层电互连。

本实施中，在形成所述字线栅结构和所述屏蔽层之后，自所述第二面500b向所述第一面500a的方向对所述衬底500进行减薄处理，直至暴露出所述第一隔离结构502。

相应的，本发明一实施例还提供一种采用上述方法所形成的动态随机存取存储器，请继续参考图38至图41。

本实施例与上一实施例结构的不同在于：

上一实施例中，所述第一隔离结构内的所述屏蔽层表面距离所述第二面具有第一距离，所述有源区内的所述屏蔽层表面距离所述第二面具有第二距离，所述第一距离大于所述第二距离；所述第一面暴露出所述第一隔离结构，所述第二面内的所述第三凹槽暴露出所述第一隔离结构。

而本实施例中，所述第一隔离结构内的所述屏蔽层表面距离所述第一面具有第三距离，所述有源区内的所述屏蔽层表面距离所述第一面具有第四距离，所述第三距离大于所述第四距离；所述第一面和所述第二面均暴露出所述第一隔离结构。

所述屏蔽层506的设计，在利于降低第一隔离结构502内的相邻字线层之间的寄生电容的同时，还起到屏蔽作用，降低了沟道区A两侧的字线层之间的耦合作用，从而降低了字线冲击效应，从整体上提高器件性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。