图像传感器

本申请要求于2022年5月2日在韩国知识产权局提交的第10-2022-0054294号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

本发明构思涉及图像传感器，更具体地，涉及CMOS图像传感器。

背景技术

图像传感器可以是用于将光学图像转换为电信号的装置。图像传感器可以被归类为电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器中的任何一种。“CIS”可以是CMOS图像传感器的缩写。CIS可以包括二维地布置的多个单元像素区域。单元像素区域中的每个可以包括光电二极管。光电二极管可以将入射光转换为电信号。

发明内容

发明构思的一些示例实施例可以提供一种具有改善的电特性的图像传感器。

在一些示例实施例中，一种图像传感器可以包括：基底，包括彼此相邻的第一像素区域和第二像素区域，基底包括彼此相对的第一表面和第二表面；像素隔离图案，位于基底中以限定第一像素区域和第二像素区域；传输栅极，在第一像素区域中位于基底的第一表面上；浮置扩散区域，与传输栅极的一侧相邻；第一地掺杂剂区域，在第一像素区域中与基底的第一表面相邻；以及第二地掺杂剂区域，在第二像素区域中与基底的第一表面相邻。第一地掺杂剂区域的底表面可以位于比浮置扩散区域的底表面低的水平处。

在一些示例实施例中，一种图像传感器可以包括：基底，包括多个单元像素区域，并且具有彼此相对的第一表面和第二表面，所述多个单元像素区域包括位于基底中的单独的且各自的光电转换区域；像素隔离图案，穿透基底以限定所述多个单元像素区域，其中，基底包括至少部分地限定暴露像素隔离图案的沟槽的内表面；传输栅极，位于基底的第一表面上；浮置扩散区域，与传输栅极的一侧相邻，浮置扩散区域与基底的第一表面相邻；地掺杂剂区域，与沟槽相邻；连接图案，位于沟槽中，连接图案与地掺杂剂区域接触；接触件，连接到浮置扩散区域；以及地接触件，连接到地掺杂剂区域。地接触件的底表面可以位于比接触件的底表面低的水平处。

在一些示例实施例中，一种图像传感器可以包括：基底，具有彼此相对的第一表面和第二表面，基底包括像素阵列区域、光学黑区域和垫区域，并且像素阵列区域包括第一像素区域、第二像素区域、第三像素区域和第四像素区域，其中，第一像素区域至第四像素区域具有单独的且各自的光电转换区域；像素隔离图案，位于基底中以限定第一像素区域至第四像素区域，像素隔离图案包括第一隔离图案和位于第一隔离图案与基底之间的第二隔离图案，其中，基底包括至少部分地限定暴露像素隔离图案的沟槽的内表面，沟槽与第一像素区域至第四像素区域中的每个的一部分竖直地叠置；阻挡掺杂剂区域，位于像素隔离图案的侧壁上；器件隔离图案，位于第一像素区域至第四像素区域中的每个中，并且与基底的第一表面相邻；传输栅极和栅电极，位于第一像素区域至第四像素区域中的每个上，并且位于基底的第一表面上；浮置扩散区域，与传输栅极的一侧相邻；源极/漏极区域，位于栅电极的相对侧处；第一地掺杂剂区域、第二地掺杂剂区域、第三地掺杂剂区域和第四地掺杂剂区域，与基底的第一表面相邻，第一地掺杂剂区域至第四地掺杂剂区域位于第一像素区域至第四像素区域中的单独的且各自的像素区域中；绝缘层，覆盖栅电极和传输栅极；互连线，位于绝缘层中；接触件，穿透绝缘层，并且电连接到传输栅极、栅电极或浮置扩散区域；地接触件，穿透绝缘层，并且电连接到第一地掺杂剂区域至第四地掺杂剂区域中的至少一个；滤色器，位于基底的第二表面上；以及微透镜部，位于滤色器上。第一地掺杂剂区域至第四地掺杂剂区域中的每个可以与沟槽的底表面和侧壁接触。

附图说明

图1是示出根据发明构思的一些示例实施例的图像传感器的电路图。

图2是示出根据发明构思的一些示例实施例的图像传感器的平面图。

图3是沿着图2的线A-A'截取的剖视图。

图4是图2的区域“M”的放大平面图。

图5A和图5B分别是沿着图4的线A-A'和线B-B'截取的剖视图。

图6是图5A的区域“N”的放大剖视图。

图7是示出根据对比示例的图像传感器的与图2的区域“M”对应的放大平面图。

图8是沿着图7的线A-A'截取的剖视图。

图9A、图9B、图9C、图9D、图9E、图9F和图9G是示出根据发明构思的一些示例实施例的制造图像传感器的方法的沿着图4的线A-A'截取的剖视图。

图10是示出根据发明构思的一些示例实施例的图像传感器的剖视图。

图11是示出根据发明构思的一些示例实施例的图像传感器的剖视图。

图12是图2的区域“M”的放大平面图，用于示出根据发明构思的一些示例实施例的图像传感器。

图13是沿着图12的线A-A'截取的剖视图。

图14是图13的区域“N”的放大剖视图。

具体实施方式

在下文中，为了更详细地描述发明构思，将参照附图更详细地描述根据发明构思的一些示例实施例。在本说明书中，指示顺序的术语(诸如，第一和第二)用于将具有彼此相同/相似的功能的组件区分开，并且第一和第二可以根据它们被提及的顺序而改变。

将理解的是，当元件被称为“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。还将理解的是，当元件被称为“在”另一元件“上”时，该元件可以在所述另一元件上方，或者在所述另一元件之下，或者与所述另一元件相邻(例如，水平地相邻)。

将理解的是，可被称为关于其他元件和/或其性质(例如，结构、表面、方向等)“垂直”、“平行”、“共面”等的元件和/或其性质(例如，结构、表面、方向等)可以关于所述其他元件和/或其性质“垂直”、“平行”、“共面”等，或者可以分别关于所述其他元件和/或其性质“基本垂直”、“基本平行”、“基本共面”。

关于其他元件和/或其性质(例如，结构、表面、方向等)“基本垂直”的元件和/或其性质(例如，结构、表面、方向等)将被理解为在制造公差和/或材料公差内关于所述其他元件和/或其性质“垂直”，并且/或者与关于所述其他元件和/或其性质“垂直”等在量和/或角度上具有等于或小于10％的偏差(例如，±10％的公差)。

关于其他元件和/或其性质(例如，结构、表面、方向等)“基本平行”的元件和/或其性质(例如，结构、表面、方向等)将被理解为在制造公差和/或材料公差内关于所述其他元件和/或其性质“平行”，并且/或者与关于所述其他元件和/或其性质“平行”等在量和/或角度上具有等于或小于10％的偏差(例如，±10％的公差)。

关于其他元件和/或其性质(例如，结构、表面、方向等)“基本共面”的元件和/或其性质(例如，结构、表面、方向等)将被理解为在制造公差和/或材料公差内关于所述其他元件和/或其性质“共面”，并且/或者与关于所述其他元件和/或其性质“共面”等在量和/或角度上具有等于或小于10％的偏差(例如，±10％的公差)。

将理解的是，在此可以将元件和/或其性质描述为与其他元件“相同”或“相等”，并且还将理解的是，在此被描述为与其他元件“等同”、“相同”或“相等”的元件和/或其性质可以与所述其他元件和/或其性质“等同”、“相同”或“相等”或者“基本等同”、“基本相同”或“基本相等”。与其他元件和/或其性质“基本等同”、“基本相同”或“基本相等”的元件和/或其性质将被理解为包括在制造公差或材料公差内与所述其他元件和/或其性质等同、相同或相等。与其他元件和/或其性质等同或基本等同和/或相同或基本相同的元件和/或其性质可以在结构上相同或基本相同、在功能上相同或基本相同和/或在组成上相同或基本相同。

将理解的是，在此被描述为“基本”相同和/或等同的元件和/或其性质包含在量上具有等于或小于10％的相对差异的元件和/或其性质。此外，无论元件/或其性质是否修饰为“基本”，都将理解的是，这些元件和/或其性质应被解释为包括在所陈述的元件和/或其性质附近的制造或操作公差(例如，±10％)。

当在本说明书中结合数值使用术语“大约(约)”或“基本(大致)”时，意图的是，相关数值包括在所陈述的数值附近的±10％的公差。当范围被指定时，该范围包括在其之间的诸如以0.1％为增量的所有的值。

尽管在一些示例实施例的描述中可以使用术语“相同”、“相等”或“等同”，但应理解的是，可以存在一些不精确度。因此，当一个元件被称为与另一元件相同时，应理解的是，元件或值在预期的制造或操作公差范围(例如，±10％)内与另一元件相同。

当在本说明书中结合数值使用术语“大约(约)”或“基本(大致)”时，意图的是，相关数值包括在所陈述的数值附近的制造或操作公差(例如，±10％)。此外，当结合几何形状使用词语“大约(约)”和“基本(大致)”时，意图的是，不要求几何形状的精确度，但对形状的宽容度在公开的范围内。此外，无论数值或形状是否被修饰为“大约(约)”或“基本(大致)”，都将理解的是，这些值和形状应被解释为包括在所陈述的数值或形状附近的制造或操作公差(例如，±10％)。当范围被指定时，该范围包括在其之间的诸如以0.1％为增量的所有的值。

如在此描述的，当操作被描述为“通过(经由)”执行附加操作来执行时，将理解的是，该操作可以“基于”所述附加操作执行，这可以包括单独执行该附加操作或者将该附加操作与其他进一步附加操作组合起来执行。

如在此描述的，被描述为与另一元件整体“间隔开”和/或在特定方向上与另一元件“间隔开”(例如，竖直地间隔开、侧向地(横向地)间隔开等)并且/或者被描述为与所述另一元件“分离”的元件可以被理解为避免与所述另一元件整体直接接触和/或避免在特定方向上与所述另一元件直接接触(例如，避免在竖直方向上与所述另一元件直接接触、避免在侧向(横向)方向或水平方向上与所述另一元件直接接触等)。相似地，被描述为彼此整体“间隔开”和/或在特定方向上彼此“间隔开”(例如，竖直地间隔开、侧向地(横向地)间隔开等)并且/或者被描述为彼此“分离”的元件可以被理解为避免彼此整体直接接触和/或避免在特定方向上彼此直接接触(例如，避免在竖直方向上彼此直接接触、避免在侧向(横向)方向或水平方向上彼此直接接触等)。

图1是示出根据发明构思的一些示例实施例的图像传感器的电路图。

参照图1，图像传感器的单元像素区域可以包括光电二极管PD1、PD2、PD3和PD4、传输晶体管TX、源极跟随器晶体管SX、复位晶体管RX、双转换晶体管DCX和选择晶体管AX。传输晶体管TX、源极跟随器晶体管SX、复位晶体管RX、双转换晶体管DCX和选择晶体管AX可以分别包括传输栅极TG1至TG4、源极跟随器栅极SF、复位栅极RG、双转换栅极DCG和选择栅极SEL。

光电二极管PD1、PD2、PD3和PD4中的每个可以是包括n型掺杂剂区域和p型掺杂剂区域的光电二极管。浮置扩散区域FD(在一些示例实施例中可以被称为浮置扩散节点)可以用作传输晶体管TX的漏极。浮置扩散区域FD还可以用作双转换晶体管DCX的源极。浮置扩散区域FD可以电连接到源极跟随器晶体管SX的源极跟随器栅极SF。源极跟随器晶体管SX可以连接到选择晶体管AX。

在下文中，将参照图1描述图像传感器的操作。首先，在光被阻挡的状态下，电源电压VDD可以被施加到复位晶体管RX的漏极和源极跟随器晶体管SX的漏极，并且可以使复位晶体管RX和双转换晶体管DCX导通以释放残留在浮置扩散区域FD中的电荷。此后，可以使复位晶体管RX截止，并且外部光可以入射到光电二极管PD1、PD2、PD3和PD4中以在光电二极管PD1、PD2、PD3和PD4中产生电子-空穴对。空穴可以移动到并随后累积在光电二极管PD1、PD2、PD3和PD4中的每个的p型掺杂剂区域中，并且电子可以移动到并随后累积在光电二极管PD1、PD2、PD3和PD4中的每个的n型掺杂剂区域中。当传输晶体管TX中的一个导通时，电荷(诸如，电子或空穴)可以被传输到并累积在浮置扩散区域FD中。源极跟随器晶体管SX的源极电位可以与累积的电荷的量成正比地改变。此时，当使选择晶体管AX导通时，可以通过列线读取根据电荷的信号。

互连线可以电连接到传输栅极TG1至TG4、源极跟随器栅极SF、复位栅极RG、双转换栅极DCG和选择栅极SEL中的至少一个。互连线中的至少一条可以被配置为将电源电压VDD施加到复位晶体管RX的漏极或源极跟随器晶体管SX的漏极。互连线可以包括连接到选择晶体管AX的列线。互连线可以是稍后将描述的互连线。电压输出V

在图1中，光电二极管PD1、PD2、PD3和PD4连接到单个浮置扩散区域FD，但发明构思的实施例不限于此。在一些示例实施例中，单个单元像素区域可以包括光电二极管PD1、PD2、PD3和PD4中的一个、浮置扩散区域FD以及传输晶体管TX中的一个。此外，例如，单个单元像素区域可以包括复位晶体管RX、源极跟随器晶体管SX、双转换晶体管DCX和选择晶体管AX中的至少一个。在一些示例实施例中，复位晶体管RX、源极跟随器晶体管SX、双转换晶体管DCX和选择晶体管AX中的至少一个可以由相邻的单元像素区域共享。因此，可以改善图像传感器的集成密度。

图2是示出根据发明构思的一些示例实施例的图像传感器的平面图。图3是沿着图2的线A-A'截取的剖视图。

参照图2和图3，图像传感器可以包括传感器芯片1000和逻辑芯片2000。传感器芯片1000可以包括光电转换层10、第一互连层20和透光层30。光电转换层10可以包括第一基底100、设置在第一基底100中的像素隔离图案150、器件隔离图案103和光电转换区域110。从外部入射的光可以在光电转换区域110中被转换为电信号。

当在平面图中观看时，第一基底100可以包括像素阵列区域AR、光学黑区域OB和垫区域PAD。当在平面图中观看时，像素阵列区域AR可以设置在第一基底100的中心部分中。像素阵列区域AR可以包括多个单元像素区域PX。单元像素区域PX可以从入射光输出光电信号。单元像素区域PX可以构成列和行，并且可以二维地布置。列可以平行于第一方向D1。行可以平行于第二方向D2。在本说明书中，第一方向D1可以平行于第一基底100的第一表面100a，并且/或者可以平行于第一基底100的第二表面100b。第二方向D2可以平行于第一基底100的第一表面100a，并且可以与第一方向D1交叉。第二方向D2可以平行于第一基底100的第二表面100b，并且可以与第一方向D1交叉。第三方向D3可以垂直于或基本垂直于第一基底100的第一表面100a(例如，可以垂直于或基本垂直于第一基底100的第一表面100a延伸)，并且/或者可以垂直于或基本垂直于第一基底100的第二表面100b。第四方向D4可以是不与第一方向D1和第二方向D2两者平行(例如，不与第一方向D1和第二方向D2中的任何一个平行)的方向。

垫区域PAD可以设置在第一基底100的边缘部分中，并且当在平面图中观看时可以围绕像素阵列区域AR。第二垫端子83可以设置在垫区域PAD上。第二垫端子83可以用于将从单元像素区域PX产生的电信号输出到外部。此外，外部电信号或电压可以通过第二垫端子83被传输到单元像素区域PX。由于垫区域PAD设置在第一基底100的边缘部分中，因此第二垫端子83可以容易地连接到外部装置。

光学黑区域OB可以设置在第一基底100的像素阵列区域AR与垫区域PAD之间。当在平面图中观看时，光学黑区域OB可以围绕像素阵列区域AR。光学黑区域OB可以包括多个虚设区域111。从虚设区域111产生的信号可以用作用于去除过程噪声的数据。在下文中，将参照图4、图5A、图5B和图6更详细地描述图像传感器的像素阵列区域AR。

图4是图2的区域“M”的放大平面图。图5A和图5B分别是沿着图4的线A-A'和线B-B'截取的剖视图。图6是图5A的区域“N”的放大剖视图。

参照图4、图5A和图5B，图像传感器可以包括光电转换层10、第一互连层20和透光层30。光电转换层10可以包括第一基底100、像素隔离图案150和器件隔离图案103。

第一基底100可以包括彼此相对的第一表面100a和第二表面100b。光可以入射到第一基底100的第二表面100b。第一互连层20可以设置在第一基底100的第一表面100a上，透光层30可以设置在第一基底100的第二表面100b上。第一基底100可以是半导体基底或绝缘体上硅(SOI)基底。例如，半导体基底可以包括硅基底、锗基底或硅-锗基底。第一基底100可以包括具有第一导电类型的掺杂剂。例如，具有第一导电类型的掺杂剂可以包括p型掺杂剂(诸如，铝(Al)、硼(B)、铟(In)和/或镓(Ga))。

第一基底100可以包括由像素隔离图案150限定的多个单元像素区域PX。多个单元像素区域PX可以在彼此交叉的第一方向D1和第二方向D2上以矩阵形式布置。第一基底100可以包括光电转换区域110。光电转换区域110可以分别在第一基底100中设置在单元像素区域PX中。光电转换区域110可以执行与图1的光电二极管PD1、PD2、PD3和PD4的功能相同的功能。

光电转换区域110可以是第一基底100中的掺杂有具有第二导电类型的掺杂剂的区域。第二导电类型可以与第一导电类型相反。具有第二导电类型的掺杂剂可以包括n型掺杂剂(诸如，磷、砷、铋和/或锑)。例如，光电转换区域110可以与第一基底100的第二表面100b相邻。与到第一表面100a相比，光电转换区域110可以较靠近第二表面100b。在一些示例实施例中，光电转换区域110可以更邻近于第一基底100的第一表面100a。例如，光电转换区域110中的每个可以包括与第一表面100a相邻的第一区域和与第二表面100b相邻的第二区域。光电转换区域110的第一区域的掺杂剂浓度可以与光电转换区域110的第二区域的掺杂剂浓度不同。因此，光电转换区域110可以在第一基底100的第一表面100a与第二表面100b之间具有电位梯度。在一些示例实施例中，光电转换区域110可以在第一基底100的第一表面100a与第二表面100b之间不具有电位梯度。

第一基底100和光电转换区域110可以构成光电二极管。换言之，光电二极管可以由具有第一导电类型的第一基底100与具有第二导电类型的光电转换区域110之间的p-n结形成。形成光电二极管的光电转换区域110可以与入射光的强度成正比地产生并累积光电荷。

像素隔离图案150可以设置在第一基底100中，并且可以限定单元像素区域PX。例如，像素隔离图案150可以设置在第一基底100的单元像素区域PX之间。当在平面图中观看时，像素隔离图案150可以具有格栅(lattice)结构或网格(grid)结构。当在平面图中(例如，在第一方向D1、第二方向D2和第四方向D4中的一个或更多个在其中延伸的水平面中)观看时，像素隔离图案150可以完全围绕单元像素区域PX中的每个。像素隔离图案150可以设置在第一沟槽TR1中。如所示出的，第一沟槽TR1可以从第一基底100的第一表面100a凹陷，并且可以至少部分地由第一基底100的一个或更多个内表面限定。像素隔离图案150可以从第一基底100的第一表面100a朝向第一基底100的第二表面100b延伸。像素隔离图案150可以是深沟槽隔离(DTI)图案。像素隔离图案150可以穿透第一基底100。像素隔离图案150的竖直高度可以基本等于第一基底100的竖直厚度。像素隔离图案150的宽度(例如，在水平面中延伸的第一方向D1、第二方向D2和第四方向D4中的一个或更多个方向上的宽度)可以从第一基底100的第一表面100a朝向第一基底100的第二表面100b逐渐变小。像素隔离图案150的上宽度(例如，像素隔离图案150的关于第一基底100的第二表面100b为远端的上端的宽度)可以是第二宽度W2。像素隔离图案150的下宽度(例如，像素隔离图案150的关于第一基底100的第二表面100b为近端的下端的宽度)可以是第一宽度W1。第二宽度W2可以大于第一宽度W1。

像素隔离图案150可以包括第一隔离图案151、第二隔离图案153和覆盖图案155。第一隔离图案151可以沿着第一沟槽TR1的侧壁设置。例如，第一隔离图案151可以包括硅基绝缘材料(例如，氮化硅、氧化硅和/或氮氧化硅)和/或高k介电材料(例如，氧化铪和/或氧化铝)。在一些示例实施例中，第一隔离图案151可以包括多个层，并且这些层可以包括不同的材料。第一隔离图案151可以具有比第一基底100的折射率低的折射率。因此，可减少或防止第一基底100的单元像素区域PX之间的串扰现象。

第二隔离图案153可以设置在第一隔离图案151的内部。例如，第二隔离图案153的侧壁可以被第一隔离图案151围绕。第一隔离图案151可以设置在第二隔离图案153与第一基底100之间。第二隔离图案153可以通过第一隔离图案151与第一基底100间隔开。因此，当图像传感器操作时，第二隔离图案153可以与第一基底100电隔离。第二隔离图案153可以包括晶体半导体材料(诸如，多晶硅)。例如，第二隔离图案153还可以包括掺杂剂，并且掺杂剂可以包括具有第一导电类型的掺杂剂或具有第二导电类型的掺杂剂。例如，第二隔离图案153可以包括掺杂的多晶硅。在一些示例实施例中，第二隔离图案153可以包括未掺杂的晶体半导体材料。例如，第二隔离图案153可以包括未掺杂的多晶硅。术语“未掺杂”可以意味着不执行有意图的(intentional)掺杂工艺。

覆盖图案155可以设置在第二隔离图案153的顶表面上。覆盖图案155可以与第一基底100的第一表面100a相邻设置。覆盖图案155可以包括非导电材料。例如，覆盖图案155可以包括硅基绝缘材料(例如，氮化硅、氧化硅和/或氮氧化硅)和/或高k介电材料(例如，氧化铪和/或氧化铝)。因此，像素隔离图案150可以减少或防止由入射到单元像素区域PX中的每个中的光产生的光电荷因随机漂移而输入到邻近的单元像素区域PX中。换言之，像素隔离图案150可以减少或防止单元像素区域PX之间的串扰现象。

阻挡掺杂剂区域33可以沿着像素隔离图案150的侧壁设置。阻挡掺杂剂区域33可以与第一隔离图案151的侧壁相邻地设置在第一基底100中。阻挡掺杂剂区域33可以包括具有第一导电类型(例如，p型)的掺杂剂。阻挡掺杂剂区域33的掺杂剂浓度可以高于第一基底100的掺杂剂浓度。阻挡掺杂剂区域33可以抑制通过由第一沟槽TR1的表面缺陷产生的电子-空穴对而产生的暗电流。

器件隔离图案103可以设置在第一基底100中。例如，器件隔离图案103可以设置在第二沟槽TR2中。第二沟槽TR2可以从第一基底100的第一表面100a凹陷。器件隔离图案103可以是浅沟槽隔离(STI)图案。器件隔离图案103的底表面可以设置在第一基底100中。器件隔离图案103的宽度可以从第一基底100的第一表面100a朝向第一基底100的第二表面100b逐渐变小。器件隔离图案103的底表面可以与光电转换区域110竖直地间隔开。在此被描述为竖直地间隔开的元件可以被理解为在竖直方向上间隔开，该竖直方向可以垂直于第一基底100的第一表面100a延伸和/或可以垂直于第一基底100的第二表面100b延伸；例如，该竖直方向可以是第三方向D3。像素隔离图案150可以与器件隔离图案103的一部分叠置。器件隔离图案103的至少一部分可以设置在像素隔离图案150的侧壁上，并且可以与像素隔离图案150的侧壁接触。器件隔离图案103的侧壁和底表面以及像素隔离图案150的侧壁可以构成阶梯结构(stepped structure)。像素隔离图案150可以穿透器件隔离图案103。器件隔离图案103的深度可以小于像素隔离图案150的深度。器件隔离图案103可以包括硅基绝缘材料。例如，器件隔离图案103可以包括氮化硅、氧化硅和/或氮氧化硅。在一些示例实施例中，器件隔离图案103可以包括多个层，并且这些层可以包括不同的材料。

单元像素区域PX中的每个可以包括第一有源图案ACT1和第二有源图案ACT2。第一有源图案ACT1和第二有源图案ACT2可以由器件隔离图案103限定。第一有源图案ACT1和第二有源图案ACT2可以通过器件隔离图案103彼此隔离。第一有源图案ACT1可以在平面图中具有四边形形状，第二有源图案ACT2可以在平面图中具有L形状。第一有源图案ACT1和第二有源图案ACT2的平面形状以及稍后将描述的栅电极GE、传输栅极TG和地掺杂剂区域160的平面形状不限于图4中示出的形状，而是可以被不同地改变。

以上参照图1描述的传输晶体管TX、源极跟随器晶体管SX、复位晶体管RX、双转换晶体管DCX和选择晶体管AX可以设置在第一基底100的第一表面100a上。传输晶体管TX可以设置在第一有源图案ACT1上。源极跟随器晶体管SX、复位晶体管RX、双转换晶体管DCX和选择晶体管AX中的一个可以设置在第二有源图案ACT2上。传输晶体管TX可以电连接到光电转换区域110。传输晶体管TX可以包括传输栅极TG和浮置扩散区域FD。传输栅极TG可以包括设置在第一基底100的第一表面100a上的第一部分TGa以及从第一部分TGa延伸到第一基底100中的第二部分TGb。第一部分TGa的最大宽度可以大于第二部分TGb的最大宽度。栅极介电图案GI可以设置在传输栅极TG与第一基底100之间。栅极介电图案GI可以沿着第二部分TGb的底表面和侧壁延伸。浮置扩散区域FD可以与传输栅极TG的一侧相邻布置。浮置扩散区域FD可以具有与第一基底100的第一导电类型相反的第二导电类型(例如，n型)。

栅电极GE可以设置在第一基底100的第一表面100a上。栅电极GE可以是参照图1描述的选择栅极SEL、源极跟随器栅极SF、双转换栅极DCG和复位栅极RG中的一个。源极跟随器晶体管SX、复位晶体管RX、双转换晶体管DCX和选择晶体管AX中的每个可以包括栅电极GE和源极/漏极区域SDR。栅极介电图案GI可以设置在栅电极GE与第一基底100之间。栅极间隔件GS可以设置在栅电极GE中的每个的侧壁上。栅极间隔件GS也可以设置在传输栅极TG的第一部分TGa的侧壁上。例如，栅极间隔件GS可以包括氮化硅、碳氮化硅或氮氧化硅。源极/漏极区域SDR可以设置在第一基底100中。源极/漏极区域SDR可以是第二有源图案ACT2中的掺杂的区域。例如，源极/漏极区域SDR可以具有与第一基底100的第一导电类型相反的第二导电类型(例如，n型)。

单元像素区域PX中的每个可以包括设置在第一基底100中的地掺杂剂区域160。地掺杂剂区域160可以与第一基底100的第一表面100a相邻。地掺杂剂区域160的底表面可以与光电转换区域110间隔开。地掺杂剂区域160可以是第一基底100中的掺杂的区域。例如，地掺杂剂区域160可以具有与第一基底100的导电类型相同的导电类型(即，第一导电类型(例如，p型))。

单元像素区域PX可以包括第一像素区域PX1、第二像素区域PX2、第三像素区域PX3和第四像素区域PX4。第二像素区域PX2可以在第二方向D2上与第一像素区域PX1相邻。第三像素区域PX3可以在第一方向D1上与第一像素区域PX1相邻。第四像素区域PX4可以在第一方向D1上与第二像素区域PX2相邻。第四像素区域PX4可以在第二方向D2上与第三像素区域PX3相邻。

可以设置从第一基底100的第一表面100a凹陷的第三沟槽TR3。例如，第一基底100可以包括在第三方向D3上关于第一表面100a向第二表面100b接近且至少部分地限定第三沟槽TR3的一个或更多个内表面100i。一个或更多个内表面100i可以至少部分地限定第三沟槽TR3的一个或更多个侧壁和/或底表面。第三沟槽TR3可以暴露像素隔离图案150、阻挡掺杂剂区域33和第一基底100。例如，当在平面图中观看时，第三沟槽TR3可以具有圆形形状。第三沟槽TR3可以与第一像素区域PX1至第四像素区域PX4中的每个的一部分竖直地叠置。在此被描述为与一个或更多个其他元件竖直地叠置的元件可以被理解为在竖直方向上与所述一个或更多个其他元件至少部分地叠置，该竖直方向可以垂直于第一基底100的第一表面100a延伸和/或可以垂直于第一基底100的第二表面100b延伸；例如，该竖直方向可以是第三方向D3。

地掺杂剂区域160可以包括位于第一像素区域PX1中的第一地掺杂剂区域160a、位于第二像素区域PX2中的第二地掺杂剂区域160b、位于第三像素区域PX3中的第三地掺杂剂区域160c以及位于第四像素区域PX4中的第四地掺杂剂区域160d。当在平面图中观看时，第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d中的每个可以与第三沟槽TR3相邻设置。换言之，第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d可以彼此相邻地设置且使像素隔离图案150置于它们之间。第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d中的每个的一部分可以与阻挡掺杂剂区域33叠置。

连接图案170可以设置在第三沟槽TR3中。连接图案170可以覆盖第三沟槽TR3的底表面。连接图案170可以与第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d接触。连接图案170可以将第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d彼此电连接。例如，连接图案170可以包括掺杂有p型掺杂剂(例如，硼)的多晶硅。对于一些示例，连接图案170可以包括金属材料(例如，钨、铜、铝和/或钛)和/或金属氮化物(例如，氮化钛)。

第一互连层20可以包括绝缘层221、222和223、互连线212和213、过孔215、接触件CT以及地接触件GCT。绝缘层221、222和223可以包括第一绝缘层221、第二绝缘层222和第三绝缘层223。第一绝缘层221可以覆盖第一基底100的第一表面100a。第一绝缘层221可以覆盖栅电极GE和传输栅极TG。第一绝缘层221可以延伸到第三沟槽TR3中。第二绝缘层222可以设置在第一绝缘层221上。第三绝缘层223可以设置在第二绝缘层222上。第一绝缘层221、第二绝缘层222和第三绝缘层223可以包括非导电材料。例如，第一绝缘层221、第二绝缘层222和第三绝缘层223可以包括硅基绝缘材料(诸如，氧化硅、氮化硅和/或氮氧化硅)。

互连线212和213可以设置在第一绝缘层221上。互连线212和213可以包括第一互连线212和第二互连线213。第一互连线212可以设置在第二绝缘层222中。第二互连线213可以设置在第三绝缘层223中。过孔215可以设置在第二绝缘层222中。过孔215可以将第一互连线212和第二互连线213彼此电连接。第一互连线212和第二互连线213中的一些可以通过接触件CT电连接到传输栅极TG、栅电极GE和浮置扩散区域FD。第一互连线212中的一条可以通过地接触件GCT电连接到连接图案170和地掺杂剂区域160。地接触件GCT可以与像素隔离图案150竖直地叠置。在一些示例实施例中，地接触件GCT可以从像素隔离图案150水平地偏移。

接触件CT和地接触件GCT可以穿透第一绝缘层221。互连线212和213可以与光电转换区域110的布置无关地布置，并且互连线212和213的布置不限于示出的布置，而是可以被不同地改变。第一互连线212、第二互连线213、过孔215、接触件CT和地接触件GCT可以包括金属材料。例如，第一互连线212、第二互连线213、过孔215、接触件CT和地接触件GCT可以包括铜(Cu)。

再次参照图3，图像传感器还可以包括逻辑芯片2000。逻辑芯片2000可以堆叠在传感器芯片1000上。逻辑芯片2000可以包括第二基底40和第二互连层45。第二互连层45可以设置在第一互连层20与第二基底40之间。

在光学黑区域OB中，第一连接结构50、第一垫端子81和体滤色器(bulk colorfilter)90可以设置在第一基底100上。第一连接结构50可以包括第一阻光图案51、第一绝缘图案53和第一覆盖层55。第一阻光图案51可以设置在第一基底100的第二表面100b上。第一阻光图案51可以共形地覆盖第四沟槽TR4的内表面和第五沟槽TR5的内表面。第一阻光图案51可以穿透光电转换层10、第一互连层20以及第二互连层45的至少一部分，以将光电转换层10和第一互连层20电连接。更具体地，第一阻光图案51可以与第一互连层20中的互连线中的对应的互连线和光电转换层10中的像素隔离图案150接触。因此，第一连接结构50可以电连接到第一互连层20中的互连线。第一阻光图案51可以阻挡向光学黑区域OB入射的光。

第一垫端子81可以设置在第四沟槽TR4中以填充第四沟槽TR4的剩余部分。第一垫端子81可以包括金属材料(诸如，铝)。第一垫端子81可以连接到像素隔离图案150(更具体地，第二隔离图案153)。因此，可以通过第一垫端子81将负电压施加到像素隔离图案150。

第一绝缘图案53可以设置在第一阻光图案51上以填充第五沟槽TR5的剩余部分。第一绝缘图案53可以穿透光电转换层10和第一互连层20。第一覆盖层55可以设置在第一绝缘图案53上。第一覆盖层55可以包括与覆盖图案155的材料相同的材料。

体滤色器90可以设置在第一垫端子81、第一阻光图案51和第一覆盖层55上。体滤色器90可以覆盖第一垫端子81、第一阻光图案51和第一覆盖层55。第一保护层71可以设置在体滤色器90上以覆盖体滤色器90。

光电转换区域110'和虚设区域111可以设置在第一基底100的光学黑区域OB中。例如，光电转换区域110'可以掺杂有具有与第一导电类型不同的第二导电类型(例如，n型)的掺杂剂。光电转换区域110'可以具有与图5A中描述的光电转换区域110的结构相似的结构，但可以不执行接收光以产生电信号的操作。虚设区域111可以是未掺杂有掺杂剂的区域。从光电转换区域110'和虚设区域111产生的信号可以用作用于去除过程噪声的数据。

在垫区域PAD中，第二连接结构60、第二垫端子83和第二保护层73可以设置在第一基底100上。第二连接结构60可以包括第二阻光图案61、第二绝缘图案63和第二覆盖层65。

第二阻光图案61可以设置在第一基底100的第二表面100b上。更具体地，第二阻光图案61可以共形地覆盖第六沟槽TR6的内表面和第七沟槽TR7的内表面。第二阻光图案61可以穿透光电转换层10和第一互连层20。更具体地，第二阻光图案61可以与第二互连层45中的互连线231和232中的对应的一条或更多条互连线接触。第二阻光图案61可以包括金属材料(诸如，钨)。

第二垫端子83可以设置在第六沟槽TR6中。第二垫端子83可以设置在第二阻光图案61上以填充第六沟槽TR6的剩余部分。第二垫端子83可以包括金属材料(诸如，铝)。第二垫端子83可以用作图像传感器与外部装置之间的电连接路径。第二绝缘图案63可以填充第七沟槽TR7的剩余部分。第二绝缘图案63可以穿透光电转换层10和第一互连层20。第二覆盖层65可以设置在第二绝缘图案63上。第二覆盖层65可以包括与覆盖图案155的材料相同的材料。第二保护层73可以覆盖第二阻光图案61的一部分和第二覆盖层65。

通过第二垫端子83施加的电流可以通过第二阻光图案61、第二互连层45的互连线231和232以及第一阻光图案51流动到像素隔离图案150。从光电转换区域110和110'以及虚设区域111产生的电信号可以通过第一互连层20的互连线、第二互连层45的互连线231和232、第二阻光图案61以及第二垫端子83传输到外部。

透光层30可以包括滤色器303和微透镜部306。透光层30可以对从外部入射的光进行聚集和过滤，并且可以将聚集和过滤后的光提供到光电转换层10。滤色器303可以设置在第一基底100的第二表面100b上。滤色器303可以分别设置在单元像素区域PX上。滤色器303可以包括原色滤色器。滤色器303可以包括具有不同颜色的第一滤色器至第三滤色器。例如，第一滤色器至第三滤色器可以分别包括绿色滤色器、红色滤色器和蓝色滤色器。第一滤色器至第三滤色器可以以拜耳图案类型布置。在一些示例实施例中，第一滤色器至第三滤色器可以具有其他颜色(诸如，青色、品红色和/或黄色)。

透光层30还可以包括顺序地设置在第一基底100的第二表面100b与滤色器303之间的第一固定电荷层132、第二固定电荷层134和平坦化层136。第一固定电荷层132、第二固定电荷层134和平坦化层136可以包括不同的材料。例如，第一固定电荷层132可以包括氧化铝，第二固定电荷层134可以包括氧化铪，平坦化层136可以包括氧化硅。第一固定电荷层132、第二固定电荷层134和平坦化层136可以减少或防止入射到第一基底100的第二表面100b的光的反射，以允许光平滑地到达光电转换区域110。

微透镜部306可以设置在滤色器303上。微透镜部306可以包括与滤色器303接触的平坦部305以及设置在平坦部305上且分别设置在单元像素区域PX上的微透镜307。例如，平坦部305可以包括有机材料。对于一些示例，平坦部305可以包括氧化硅或氮氧化硅。微透镜307可以具有凸形形状以对入射到单元像素区域PX的光进行聚集。微透镜307中的每个可以与光电转换区域110竖直地叠置。

透光层30还可以包括低折射率图案311、保护层316和阻光图案315。阻光图案315可以设置在平坦化层136的底表面上。阻光图案315可以与像素隔离图案150竖直地叠置。换言之，阻光图案315可以具有格栅结构或网格结构。例如，阻光图案315可以包括金属和金属氮化物(诸如，钛、钽、钨和氮化钛)中的至少一种。

低折射率图案311可以设置在彼此相邻的滤色器303之间，以将相邻的滤色器303彼此分离。低折射率图案311可以设置在阻光图案315的底表面上。低折射率图案311可以与像素隔离图案150和阻光图案315竖直地叠置。换言之，低折射率图案311可以具有格栅结构或网格结构。低折射率图案311可以由具有比滤色器303的折射率低的折射率的材料形成。低折射率图案311可以由有机材料形成。例如，低折射率图案311可以是包括二氧化硅纳米颗粒的聚合物层。由于低折射率图案311具有低折射率，因此可以增加入射到光电转换区域110的光的量，并且可以减少单元像素区域PX之间的串扰。换言之，可以增大光电转换区域110的光接收效率，并且可以改善光电转换区域110的信噪比(SNR)特性。

保护层316可以以基本均匀的厚度覆盖低折射率图案311的表面。保护层316还可以朝向滤色器303中的每个的底表面延伸。例如，保护层316可以包括包含氧化铝层和碳氧化硅层中的至少一个的单层或多层。保护层316可以保护滤色器303，并且可以执行吸湿功能。

将在下文中参照图6更详细地描述地掺杂剂区域160和连接图案170。

参照图6，第一基底100的最顶表面可以与器件隔离图案103的顶表面共面。第一基底100的最顶表面和器件隔离图案103的顶表面可以位于第一水平LV1处，并且因此可以彼此共面或基本共面。第二沟槽TR2的底表面可以位于第二水平LV2处。器件隔离图案103的底表面可以位于第二水平LV2处。接触件CT的底表面可以位于与第一水平LV1基本相同或比第一水平LV1高的水平处。

地接触件GCT的底表面可以位于第三水平LV3处。第三水平LV3可以比第一水平LV1低。第三水平LV3可以比第二水平LV2高。第三沟槽TR3的底表面可以位于第四水平LV4处。例如，第四水平LV4可以与第二水平LV2基本相同。在一些示例实施例中，第四水平LV4可以与第二水平LV2不同。第三水平LV3可以比第四水平LV4高。地接触件GCT的底表面可以位于比接触件CT的底表面低的水平处。

地接触件GCT的底表面可以与连接图案170接触。例如，第三水平LV3可以位于比连接图案170的顶表面低的水平处。在一些示例实施例中，第三水平LV3可以位于与连接图案170的顶表面基本相同的水平处。

在本说明书中，术语“水平”、“竖直水平”、“深度”、“高度”等可以意味着从参考位置(例如，第一基底100的第二表面100b)沿与参考位置处的平面或表面垂直的方向(例如，与第一基底100的第二表面100b垂直的竖直方向)测量的竖直高度(例如，竖直距离)。例如，在第一元件的水平(例如，第一水平)在此被描述为比第二元件的水平(例如，第二水平)低的情况下，将理解的是，第一元件在竖直方向上距参考位置(例如，第一基底100的第二表面100b)的距离(例如，第一水平)可以小于第二元件在竖直方向上距参考位置的距离(例如，第二水平)。在另一示例中，在第一元件的水平(例如，第一水平)在此被描述为比第二元件的水平(例如，第二水平)高的情况下，将理解的是，第一元件在竖直方向上距参考位置(例如，第一基底100的第二表面100b)的距离(例如，第一水平)可以大于第二元件在竖直方向上距参考位置的距离(例如，第二水平)。在另一示例中，在第一元件的水平(例如，第一水平)在此被描述为与第二元件的水平(例如，第二水平)相同或基本相同的情况下，将理解的是，第一元件在竖直方向上距参考位置(例如，第一基底100的第二表面100b)的距离(例如，第一水平)可以与第二元件在竖直方向上距参考位置的距离(例如，第二水平)相同或基本相同。

地掺杂剂区域160可以沿着第三沟槽TR3的侧壁和底表面形成(其中，第三沟槽TR3的侧壁和底表面可以至少部分地由第一基底100的一个或更多个内表面100i限定)。地掺杂剂区域160可以与第三沟槽TR3的侧壁和底表面接触。地掺杂剂区域160的底表面(例如，在第三方向D3上最靠近第一基底100的第二表面100b的表面)可以位于比第四水平LV4低的水平处。地掺杂剂区域160的底表面可以位于比浮置扩散区域FD(见图5A)的底表面低的水平处。地掺杂剂区域160可以与第一基底100的最顶表面间隔开。换言之，地掺杂剂区域160可以位于比第一水平LV1低的水平处。地掺杂剂区域160的最顶表面(例如，在第三方向D3上距第一基底100的第二表面100b最远的表面)可以位于比第四水平LV4高的水平处。地掺杂剂区域160的一部分可以与阻挡掺杂剂区域33叠置(例如，竖直地叠置)，并且可以与第一隔离图案151相邻。

图7是示出根据对比示例的图像传感器的与图2的区域“M”对应的放大平面图。图8是沿着图7的线A-A'截取的剖视图。在对比示例的描述中，将省略对与参照图4、图5A和图5B提及的特征相同的特征的描述，并且将主要描述对比示例与图4、图5A、图5B和图6中示出的示例实施例之间的差异。

参照图7和图8，单元像素区域PX中的每个可以包括第一有源图案ACT1和第二有源图案ACT2。第一有源图案ACT1和第二有源图案ACT2可以由器件隔离图案103限定。第一有源图案ACT1可以具有四边形平面形状，第二有源图案ACT2可以具有在第二方向D2上延伸的平面形状。

地掺杂剂区域160可以在第二方向D2上与第一有源图案ACT1相邻，并且可以在第一方向D1上与第二有源图案ACT2相邻。地掺杂剂区域160可以与第一基底100的第一表面100a相邻设置。换言之，地掺杂剂区域160可以与第一基底100的最顶表面相邻设置。地掺杂剂区域160的顶表面可以位于与浮置扩散区域FD的顶表面基本相同的水平处。当在平面图中观看时，地掺杂剂区域160的面积与单元像素区域PX的面积的比率可以大于图4中的地掺杂剂区域160的面积与单元像素区域PX的面积的比率。

第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d可以不设置为彼此相邻。地接触件GCT可以分别连接到第一地掺杂剂区域160a和第二地掺杂剂区域160b。地接触件GCT可以通过第一互连线212中的一条彼此连接。将地接触件GCT连接的第一互连线212可以与位于第一像素区域PX1和第二像素区域PX2之间的像素隔离图案150交叉。

即使图像传感器正在变小，也应确保地掺杂剂区域160的用于与地接触件GCT连接的特定面积。因此，可以增大地掺杂剂区域160的面积与单元像素区域PX的面积的比率。

在对比示例中，地掺杂剂区域160可以形成为与第一基底100的最顶表面相邻。为了确保其中形成地掺杂剂区域160的区域，可减小由器件隔离图案103限定的有源图案的宽度和尺寸。当有源图案的宽度和尺寸减小时，在制造工艺中可能发生有源图案倾斜的现象。因此，在后续工艺中可能发生故障或缺陷，从而使图像传感器的可靠性劣化。

此外，当单元像素区域PX中的由地掺杂剂区域160占据的面积增大时，形成在单元像素区域PX上的栅电极GE的尺寸可减小，因此，源极/漏极区域SDR之间的距离也可减小。因此，可能发生电气故障(例如，短沟道效应)，并且可能增加图像传感器的噪声。

此外，第一像素区域PX1中的第一地掺杂剂区域160a和第二像素区域PX2中的第二地掺杂剂区域160b可以不设置为彼此相邻。因此，可能增加地接触件GCT的个数(例如，数量)以及将地接触件GCT连接的第一互连线212的条数(例如，数量)和长度。

根据发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)，地掺杂剂区域160可以沿着暴露像素隔离图案150的第三沟槽TR3的底表面和侧壁形成。因此，在发明构思的一些示例实施例中(至少包括图4、图5A、图5B和图6中示出的示例实施例)，单元像素区域PX中的由地掺杂剂区域160占据的面积可以极大地减小。因此，在发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)中，可以增大图像传感器的设计的自由度，并且在发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)中，可以增大其上形成栅电极GE和源极/漏极区域SDR的第二有源图案ACT2的尺寸。结果，在发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)中，可以减少图像传感器的电气故障(例如，短沟道效应)和噪声。

此外，根据发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)，可以设置连接图案170以将与第三沟槽TR3相邻设置的第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d彼此连接。因此，能够减少地接触件GCT的数量以及连接到地接触件GCT的第一互连线212的数量和长度。换言之，能够减小彼此相邻的第一互连线212之间和彼此相邻的地接触件GCT之间的寄生电容。结果，在发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)中，可以改善图像传感器的电特性。

此外，可以相对地增大有源图案的宽度和尺寸，因此，可以减少或防止有源图案倾斜的现象，从而有效地减少在制造图像传感器的工艺中故障或缺陷的发生。结果，在发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)中，可以改善图像传感器的可靠性。

图9A、图9B、图9C、图9D、图9E、图9F和图9G是示出根据发明构思的一些示例实施例的制造图像传感器的方法的沿着图4的线A-A'截取的剖视图。

参照图9A，可以准备具有彼此相对的第一表面100a和第二表面100b的第一基底100。第一基底100可以包括具有第一导电类型(例如，p型)的掺杂剂。例如，第一基底100可以是其中具有第一导电类型的外延层形成在具有第一导电类型的体硅基底上的基底。在一些示例实施例中，第一基底100可以是包括具有第一导电类型的阱的体基底。

可以在第一基底100的第一表面100a中形成第二沟槽TR2。第二沟槽TR2的形成可以包括在第一基底100的第一表面100a上形成第一掩模图案MK1，并通过使用第一掩模图案MK1作为蚀刻掩模对第一基底100的第一表面100a执行蚀刻工艺。

参照图9B，可以从第一基底100的第一表面100a形成第一沟槽TR1。在形成第一沟槽TR1之前，可以在第一基底100的第一表面100a上形成初步器件隔离图案103p。可以在第一基底100的第一表面100a上通过执行沉积工艺来形成初步器件隔离图案103p。初步器件隔离图案103p可以完全填充第二沟槽TR2，并且可以覆盖第一掩模图案MK1。初步器件隔离图案103p的顶表面可以比第一基底100的第一表面100a高。可以在初步器件隔离图案103p上形成掩模(未示出)，并且可以使用该掩模(未示出)作为蚀刻掩模来各向异性地蚀刻初步器件隔离图案103p和第一基底100，以形成第一沟槽TR1。第一沟槽TR1的底表面TR1b可以位于比第一基底100的第二表面100b高的水平处。例如，初步器件隔离图案103p可以包括氧化硅、氮化硅和/或氮氧化硅。

可以在第一基底100中与第一沟槽TR1相邻地形成阻挡掺杂剂区域33。在一些示例实施例中，可以通过在第一沟槽TR1中执行等离子体掺杂工艺(PLAD)来形成阻挡掺杂剂区域33。在等离子体掺杂工艺中，可以将源材料以气态供应到工艺腔室中。可以通过等离子体将源材料离子化，然后，可以将高电压的偏压施加到其上装载有第一基底100的静电吸盘(未示出)，从而将离子化的源材料注入第一基底100中。等离子体掺杂可以在相对非常深的位置处实现基本均匀的掺杂，并且可以改善掺杂速度。在一些示例实施例中，可以在深沟槽(即，第一沟槽TR1)中形成包括具有第一导电类型的掺杂剂的牺牲层，并且可以通过热处理工艺使牺牲层中的掺杂剂扩散到第一基底100中，以形成阻挡掺杂剂区域33。阻挡掺杂剂区域33可以包括p型掺杂剂。

参照图9C，可以形成第一初步隔离图案151p以共形地覆盖第一沟槽TR1的内表面。第一初步隔离图案151p可以覆盖第一沟槽TR1的内表面和初步器件隔离图案103p的顶表面。可以通过在具有第一沟槽TR1的第一基底100上沉积绝缘材料来形成第一初步隔离图案151p。例如，第一初步隔离图案151p可以包括氧化硅、氮化硅和/或氮氧化硅。

可以在第一初步隔离图案151p上形成第二初步隔离图案153p。可以在具有第一初步隔离图案151p的第一基底100上通过执行沉积工艺来形成第二初步隔离图案153p。第二初步隔离图案153p可以覆盖第一沟槽TR1的内表面上的第一初步隔离图案151p，并且可以覆盖初步器件隔离图案103p的顶表面。例如，第二初步隔离图案153p可以包括多晶硅。

参照图9D，可以通过第一蚀刻工艺来去除第二初步隔离图案153p的上部，以形成第二隔离图案153。因此，可以使第一初步隔离图案151p的一部分暴露于外部。可以执行第一蚀刻工艺，直到第二隔离图案153的顶表面位于比初步器件隔离图案103p的底表面低的水平处。

根据一些示例实施例，在执行第一蚀刻工艺之后，可以对第二隔离图案153执行掺杂工艺。例如，掺杂工艺可以是束线离子注入工艺(beam line ion implantationprocess)或等离子体掺杂工艺(PLAD)。由于第一沟槽TR1是相对深且窄的，因此可能难以通过束线离子注入工艺沿着竖直深度均匀地掺杂第二隔离图案153。因此，当通过束线离子注入工艺来执行掺杂工艺时，第二隔离图案153的掺杂剂浓度可以根据竖直深度而变化。当将负电压施加到图像传感器的第二隔离图案153时，可以减小图像传感器的暗电流。

可以形成初步覆盖图案155p以覆盖第一基底100的整个顶表面并填充第一沟槽TR1的上部。初步覆盖图案155p的形成可以包括在第一基底100的第一表面100a上执行沉积工艺。初步覆盖图案155p可以包括氧化硅、氮化硅和/或氮氧化硅。

参照图9E，可以形成覆盖图案155、第一隔离图案151和器件隔离图案103。覆盖图案155、第一隔离图案151和器件隔离图案103的形成可以包括在第一基底100的第一表面100a上执行平坦化工艺。在一些示例实施例中，可以在平坦化工艺之后去除第一掩模图案MK1，因此可以减少或防止第一基底100的第一表面100a的损坏。

参照图9F，可以将掺杂剂注入到单元像素区域PX中的每个中，以形成光电转换区域110。光电转换区域110可以具有与第一导电类型(例如，p型)不同的第二导电类型(例如，n型)。可以执行用于去除第一基底100的一部分的减薄工艺，以减小第一基底100的竖直厚度。减薄工艺可以包括对第一基底100的第二表面100b进行研磨或抛光，并各向异性地或各向同性地蚀刻研磨或抛光后的第二表面100b。为了对第一基底100进行减薄，可以翻转第一基底100。可以通过研磨或抛光工艺来去除第一基底100的一部分，然后，可以执行各向异性或各向同性的蚀刻工艺，以去除第一基底100的残留表面缺陷。

可以对第一基底100的第二表面100b执行减薄工艺，以暴露第一隔离图案151的底表面和第二隔离图案153的底表面。第一隔离图案151的底表面和第二隔离图案153的底表面可以位于与第一基底100的第二表面100b基本相同的水平处。

可以在第一基底100的第一表面100a中形成第三沟槽TR3。第三沟槽TR3的形成可以包括在第一基底100的第一表面100a上形成第二掩模图案MK2，并通过使用第二掩模图案MK2作为蚀刻掩模对第一表面100a执行蚀刻工艺。第三沟槽TR3可以暴露设置在单元像素区域PX之间的像素隔离图案150的侧壁上所设置的阻挡掺杂剂区域33。

可以通过第三沟槽TR3执行离子注入工艺，以形成地掺杂剂区域160。可以沿着第三沟槽TR3的底表面和侧壁形成地掺杂剂区域160。地掺杂剂区域160的一部分可以与阻挡掺杂剂区域33叠置。地掺杂剂区域160可以与第一基底100的最顶表面间隔开。地掺杂剂区域160可以是与第一基底100具有相同的导电类型(即，第一导电类型(例如，p型))的掺杂的区域。

可以在第三沟槽TR3中形成连接图案170。例如，可以使用沉积工艺来形成连接图案170。连接图案170可以覆盖第三沟槽TR3的底表面。连接图案170可以与地掺杂剂区域160接触。例如，连接图案170可以包括掺杂有p型掺杂剂(例如，硼)的多晶硅。对于一些示例，连接图案170可以包括金属材料(例如，钨、铜、铝和/或钛)和/或金属氮化物(例如，氮化钛)。

参照图9G，可以在第一基底100的第一表面100a上形成传输栅极TG和栅电极GE。可以在传输栅极TG的一侧处将掺杂剂注入到第一基底100中，以形成浮置扩散区域FD。尽管在附图中未示出，但可以在栅电极GE的两侧(例如，相对侧)处将掺杂剂注入到第一基底100中，以形成参照图4描述的源极/漏极区域SDR。

可以在第一基底100的第一表面100a上形成第一绝缘层221。第一绝缘层221可以覆盖栅电极GE和传输栅极TG。第一绝缘层221可以填充第三沟槽TR3的剩余部分。可以形成接触件CT和地接触件GCT以穿透第一绝缘层221。接触件CT中的每个可以连接到浮置扩散区域FD、栅电极GE或传输栅极TG。地接触件GCT可以连接到连接图案170。可以在第一绝缘层221上形成第一互连线212。

再次参照图4、图5A、图5B和图6，可以在第一绝缘层221上形成第二绝缘层222。第二绝缘层222可以覆盖第一互连线212。可以形成过孔215以穿透第二绝缘层222。可以在第二绝缘层222上形成第二互连线213。可以在第二绝缘层222上形成第三绝缘层223。第三绝缘层223可以覆盖第二互连线213。过孔215可以将第一互连线212和第二互连线213彼此电连接。

可以在第一基底100的第二表面100b上顺序地形成第一固定电荷层132、第二固定电荷层134和平坦化层136。可以在平坦化层136上形成阻光图案315和低折射率图案311。可以形成保护层316以覆盖低折射率图案311和阻光图案315。可以在保护层316上形成滤色器303。可以在滤色器303上形成微透镜部306。

图10是示出根据发明构思的一些示例实施例的图像传感器的剖视图。在一些示例实施例(包括图10中示出的示例实施例)的描述中，为了易于和便于解释的目的，将省略对与参照图4、图5A、图5B和图6提及的特征相同的特征的描述，并且将主要描述图10中示出的示例实施例与图4、图5A、图5B和图6中示出的示例实施例之间的差异。

参照图10，像素隔离图案150可以设置在第一沟槽TR1中。第一沟槽TR1可以从第一基底100的第二表面100b凹陷。第一沟槽TR1的宽度可以从第一基底100的第二表面100b朝向第一表面100a逐渐变小。

像素隔离图案150可以包括沿着第一沟槽TR1的内表面共形地设置的固定电荷层159以及设置在固定电荷层159上的填充绝缘图案157。固定电荷层159可以具有负的固定电荷。固定电荷层159可以由包括从由铪(Hf)、锆(Zr)、铝(Al)、钽(Ta)、钛(Ti)、钇(Y)和镧系元素组成的组中选择的至少一种金属的金属氧化物或金属氟化物形成。例如，固定电荷层159可以是氧化铪层或氧化铝层。空穴可以累积在固定电荷层159附近。因此，可以有效地减少暗电流和白斑(白点)。填充绝缘图案157可以包括具有优异的台阶覆盖特性的绝缘材料。例如，填充绝缘图案157可以包括氧化硅层。固定电荷层159可以延伸到第一基底100的第二表面100b上。填充绝缘图案157也可以延伸到第一基底100的第二表面100b上。

第一钝化层322和第二钝化层324可以顺序地堆叠在填充绝缘图案157的底表面上。第一钝化层322和第二钝化层324中的每个可以包括无机氧化物。例如，第一钝化层322和第二钝化层324中的每个可以包括氧化硅。

地掺杂剂区域160可以沿着第三沟槽TR3的底表面和侧壁设置。例如，单个地掺杂剂区域160可以由第一像素区域PX1、第二像素区域PX2、第三像素区域PX3和第四像素区域PX4共享。地掺杂剂区域160可以与像素隔离图案150间隔开。

图11是示出根据发明构思的一些示例实施例的图像传感器的剖视图。在一些示例实施例(包括图11中示出的示例实施例)的描述中，为了易于和便于解释的目的，将省略对与参照图4、图5A、图5B和图6提及的特征相同的特征的描述，并且将主要描述图11中示出的示例实施例与图4、图5A、图5B和图6中示出的示例实施例之间的差异。

参照图11，第一浮置扩散区域FD1和第二浮置扩散区域FD2可以设置在第一基底100的上部中。第二浮置扩散区域FD2可以通过器件隔离图案103与第一浮置扩散区域FD1间隔开。

第一绝缘层138可以设置在第一基底100的第二表面100b上。滤色器303a和303c可以设置在第一绝缘层138上以分别对应于单元像素区域PX。阻光图案315可以在滤色器303a和303c之间设置在第一绝缘层138上。第二绝缘层139可以覆盖滤色器303a和303c的侧壁和底表面以及阻光图案315的底表面。滤色器303a和303c之间的空间可以用低折射率图案311来填充。

第三绝缘层140可以设置在第二绝缘层139和低折射率图案311上。与单元像素区域PX中的每个或一些对应的像素电极142可以设置在第三绝缘层140上。绝缘图案148可以设置在像素电极142之间。例如，绝缘图案148可以包括氧化硅或氮化硅。光电转换图案163可以设置在像素电极142上。共电极144可以设置在光电转换图案163上。钝化层149可以设置在共电极144上。微透镜307可以设置在钝化层149上。

像素电极142和共电极144可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和/或有机透明导电材料。例如，光电转换图案163可以是有机光电转换层。光电转换图案163可以包括p型有机半导体材料和n型有机半导体材料，p型有机半导体材料和n型有机半导体材料可以形成p-n结。在一些示例实施例中，光电转换图案163可以包括量子点或硫属化物。

像素电极142可以通过过孔插塞146电连接到像素隔离图案150。更具体地，像素电极142可以电连接到像素隔离图案150的第二隔离图案153。过孔插塞146可以穿透第三绝缘层140、低折射率图案311、第二绝缘层139、阻光图案315和第一绝缘层138，并且可以与像素隔离图案150接触。过孔插塞146的侧壁可以覆盖有过孔绝缘层147。像素隔离图案150可以通过第一互连线212和接触件CTa和CTb电连接到第二浮置扩散区域FD2。第一接触件CTa可以连接到传输栅极TG、栅电极GE、第一浮置扩散区域FD1和第二浮置扩散区域FD2。第二接触件CTb可以连接到第二隔离图案153。第二接触件CTb的底表面可以位于比第一接触件CTa的底表面低的水平处。

图12是图2的区域“M”的放大平面图，用于示出根据发明构思的一些示例实施例的图像传感器。图13是沿着图12的线A-A'截取的剖视图。图14是图13的区域“N”的放大剖视图。在一些示例实施例的描述(包括图12中示出的示例实施例)中，为了易于和便于解释的目的，将省略对与参照图4、图5A、图5B和图6提及的特征相同的特征的描述，并且将主要描述图12中示出的示例实施例与图4、图5A、图5B和图6中示出的示例实施例之间的差异。

参照图12至图14，地接触件GCT可以分别与第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d接触。地接触件GCT可以直接连接到地掺杂剂区域160。地接触件GCT可以与第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d中的至少一个竖直地叠置。在单元像素区域PX中的每个上可以设置至少一个地接触件GCT。第一像素区域PX1、第二像素区域PX2、第三像素区域PX3和第四像素区域PX4上的地接触件GCT可以通过第一互连线212中的对应的第一互连线彼此电连接。对应的第一互连线212可以与第一像素区域PX1、第二像素区域PX2、第三像素区域PX3和第四像素区域PX4之间的像素隔离图案150交叉。

地接触件GCT的底表面可以位于第三水平LV3处。第三沟槽TR3的底表面可以位于第四水平LV4处。例如，第三水平LV3可以比第四水平LV4低。在这种情况下，地接触件GCT的侧壁的一部分和底表面可以与地掺杂剂区域160接触。在一些示例实施例中，第三水平LV3可以与第四水平LV4基本相同。换言之，地接触件GCT的底表面可以与地掺杂剂区域160的顶表面接触。

根据一些示例实施例(包括图12中示出的示例实施例)，可以设置单条第一互连线212以将分别连接到第一地掺杂剂区域160a、第二地掺杂剂区域160b、第三地掺杂剂区域160c和第四地掺杂剂区域160d的地接触件GCT中的全部连接。因此，能够减小或最小化在彼此相邻的第一互连线212之间可能出现的寄生电容。结果，可以改善图像传感器的电特性。

根据发明构思的一些示例实施例，地掺杂剂区域可以沿着暴露像素隔离图案的第三沟槽的底表面和侧壁形成。因此，可以极大地减小单元像素区域中的由地掺杂剂区域占据的面积。因此，可以增大图像传感器的设计的自由度，并且能够增大其中形成栅电极和源极/漏极区域的第二有源图案的尺寸。结果，可以减少图像传感器的电气故障(例如，短沟道效应)和噪声。

此外，根据发明构思的一些示例实施例(至少包括图4、图5A、图5B和图6中示出的示例实施例)，可以设置连接图案以将与第三沟槽相邻设置的第一地掺杂剂区域至第四地掺杂剂区域连接。因此，能够减少地接触件的数量以及连接到地接触件的第一互连线的数量和长度。换言之，能够减小彼此相邻的第一互连线之间和彼此相邻的地接触件之间的寄生电容。结果，可以改善图像传感器的电特性。

此外，可以相对地增大有源图案的宽度和尺寸，以有效地减少在制造图像传感器的工艺中发生的故障或缺陷。结果，可以改善图像传感器的可靠性。

尽管已经具体地示出和描述了发明构思的一些示例实施例，但本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中做出形式和细节上的变化。