具有结温检测二极管的沟槽型IGBT器件及其制作方法

技术领域

本发明属于半导体器件制造技术领域，涉及一种具有结温检测二极管的沟槽型IGBT器件及其制作方法。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，简称IGBT)作为金属氧化物半导体场效应晶体管(MOSFET)与双极结型晶体管(BJT)的结合体，属于复合全控型电压驱动式半导体器件，具有饱和电压低、电流密度大、驱动功率小等优点，作为中、大功率电力电子设备的主导功率器件。

功率器件作为电力电子装置的核心，其可靠性与安全性对整个电子电力系统的正常高效运行而言至关重要，而IGBT在工作时产生的功率损耗会导致器件的结温升高及波动，易造成内部芯片温度分布不均匀现象。通常情况下，芯片结温会影响器件工作性能和使用寿命，芯片结温每上升10℃，器件的寿命损失50％，同时器件发生故障的概率增大约2倍，因此，结温是IGBT等功率器件工作状态检测的关键参数。

目前，针对IGBT结温检测的方法包括以下几种：(1)将热敏元件(如NTC)设置于IGBT模块内部，通过热敏元件参数的变化推算出IGBT芯片的温度，该方法会增大IGBT模块的体积，且热敏元件所检测的温度与其安装位置密切相关，而在实际工作过程中，IGBT模块内部温度阶梯式分布，导致该方法存在较大的测量误差，此外热敏元件的响应速度较慢(ms级)，较难实时检测模块内部的结温；(2)采用红外热成像仪法检测IGBT模块内部温度场，但是该方法需要打开模块封装体，具有一定的破坏性，不适用于运行中的IGBT模块，并且打开封装体时会造成热量散失，影响结温检测准确性，可操作性较差且成本较高；(3)基于IGBT模块的实时损耗和热阻抗模型，通过仿真模拟获取实时结温，随着器件使用时间的延长，器件的各项参数均会发生改变，对于实时检测结温具有一定的局限性。

因此，如何提供一种具有结温检测二极管的沟槽型IGBT器件及其制作方法，以实现IGBT器件的结温实时检测，成为本领域技术人员亟待解决的一个重要技术问题。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有结温检测二极管的沟槽型IGBT器件及其制作方法，用于解决现有技术中用于检测IGBT模块结温方法会增加IGBT模块的体积、无法精准实时检测及增加成本等问题。

为实现上述目的及其他相关目的，本发明提供一种具有结温检测二极管的沟槽型IGBT器件，包括：

半导体层，具有第一导电类型漂移层，所述第一导电类型漂移层包括元胞区；

至少一元胞，位于所述元胞区，所述元胞包括沟槽栅及位于所述沟槽栅一侧的第二导电类型阱区及第一导电类型掺杂区，所述第一导电类型掺杂区位于所述第二导电类型阱区的上表层；

第一导电类型阱区，位于所述第一导电类型漂移层且环绕所述元胞区设置，所述第一导电类型阱区、所述第一导电类型漂移层及所述第二导电类型阱区构成PIN二极管；

第一金属层，位于所述半导体层上，所述第一金属层包括间隔设置的第一金属及第二金属，所述第一金属垂向贯穿所述第一导电类型掺杂区以与所述第二导电类型阱区电连接，所述第二金属与所述第二导电类型阱区电连接。

可选地，所述半导体层还包括位于所述第一导电类型漂移层下方的第二导电类型注入层，所述IGBT器件还包括第二金属层，所述第二金属层位于所述半导体层的下方并与所述第二导电类型注入层电连接。

可选地，所述半导体层还包括场截止层，所述场截止层位于所述第一导电类型漂移层及所述第二导电类型注入层之间。

可选地，所述第一导电类型漂移层还包括终端区，所述终端区位于所述元胞区的外围且所述第一导电类型阱区位于所述终端区背离所述元胞区的一侧。

可选地，所述IGBT器件还包括至少一场限环，所述场限环位于所述终端区的上表层，且所述第一金属层还包括至少一第三金属，所述第三金属与所述第一金属及所述第二金属均间隔设置且所述第三金属与所述场限环电连接。

可选地，所述IGBT器件还包括截止环，所述截止环位于所述第一导电类型掺杂区的上表层且所述截止环还位于所述终端区与所述第一导电类型阱区之间，所述第一金属层还包括第四金属，所述第四金属与所述第一金属、所述第二金属及所述第三金属均间隔设置且所述第四金属与所述截止环电连接。

可选地，所述IGBT器件还包括隔离介质层及钝化层，所述隔离介质层位于所述半导体层的上方且所述第一金属层的至少一部分嵌入所述隔离介质层中，所述钝化层位于所述隔离介质层上方且覆盖所述第一金属层。

可选地，所述沟槽栅包括沟槽及填充于所述沟槽中的栅极多晶硅，所述第一金属层还包括第五金属，所述第五金属与所述第一金属及所述第二金属间隔设置且所述第五金属与所述栅极多晶硅电连接。

可选地，所述IGBT器件采用TO-247-4L封装形式进行封装。

本发明还提供一种具有结温检测二极管的沟槽型IGBT器件的制作方法，包括以下步骤：

提供一半导体层，所述半导体层形成有第一导电类型漂移层，所述第一导电类型漂移层包括元胞区；

形成第一导电类型阱区及至少一元胞于所述第一导电类型漂移层，所述元胞位于所述元胞区且所述第一导电类型阱区环绕所述元胞区设置，所述元胞包括沟槽栅及位于所述沟槽栅一侧的第二导电类型阱区及第一导电类型掺杂区，所述第一导电类型掺杂区位于所述第二导电类型阱区的上表层，其中，所述第一导电类型阱区、所述第一导电类型漂移层及所述第二导电类型阱区构成PIN二极管；

形成第一金属层于所述半导体层上，所述第一金属层包括间隔设置的第一金属及第二金属，所述第一金属垂向贯穿所述第一导电类型掺杂区以与所述第二导电类型阱区电连接，所述第二金属与所述第二导电类型阱区电连接。

可选地，形成第一导电类型阱区及至少一元胞于所述第一导电类型漂移层包括以下步骤：

形成至少一沟槽于所述第一导电类型漂移层，所述沟槽均位于所述元胞区；

于所述沟槽中填充栅极多晶硅以得到沟槽栅；

形成第二导电类型阱区于所述沟槽的一侧，所述第二导电类型阱区位于所述第一导电类型漂移层的上表层；

形成第一导电类型掺杂区于所述第二导电类型阱区的上表层并形成第一导电类型阱区于所述第一导电类型漂移层的上表层。

可选地，形成第一金属层于所述半导体层上包括以下步骤：

形成隔离介质层于所述半导体层上方；

形成第一接触孔及第二接触孔，所述第一接触孔垂向贯穿所述隔离介质层、所述第一导电类型掺杂区以显露所述第二导电类型阱区的至少一部分，所述第二接触孔垂向贯穿所述隔离介质层以显露所述第一导电类型阱区的至少一部分；

形成金属导电层于所述隔离介质层上方，所述金属导电层还填充进所述第一接触孔及所述第二接触孔中；

图形化所述金属导电层以得到第一金属层。

如上所述，本发明的具有结温检测二极管的沟槽型IGBT器件，包括至少一IGBT元胞及PIN二极管，该二极管的阳极与IGBT元胞的第二导电类型阱区一体通过发射极共同电性引出，该二极管的阴极单独电性引出。该二极管的设置不会额外增加IGBT器件的工艺步骤、制作成本及整体体积，通过对该二极管的V

附图说明

图1显示为本发明的具有结温检测二极管的沟槽型IGBT器件的局部剖面结构示意图。

图2显示为本发明的具有结温检测二极管的沟槽型IGBT器件的又一种局部剖面结构示意图。

图3显示为本发明的具有结温检测二极管的沟槽型IGBT器件封装后部分结构电性连接示意图。

图4显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法的步骤流程图。

图5显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法执行步骤S1所得结构的剖面示意图。

图6显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成沟槽后所得结构的剖面示意图。

图7显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成沟槽栅后所得结构的剖面示意图。

图8显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成第二导电类型阱区后所得结构的剖面示意图。

图9显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成第一导电类型掺杂区后所得结构的剖面示意图。

图10显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成隔离介质层后所得结构的剖面示意图。

图11显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成第一接触孔及第二接触孔后所得结构的剖面示意图。

图12显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成金属导电层后所得结构的剖面示意图。

图13显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成第一金属层后所得结构的剖面示意图。

图14显示为本发明的具有结温检测二极管的沟槽型IGBT器件的制作方法中形成第二金属层后所得结构的剖面示意图。

元件标号说明

10半导体层

11第一导电类型漂移层

111 元胞区

112 终端区

12第二导电类型注入层

13场截止层

20元胞

21沟槽栅

211 沟槽

212 栅极多晶硅

22第二导电类型阱区

23第一导电类型掺杂区

30第一导电类型阱区

40第一金属层

41第一金属

42第二金属

43第三金属

44第四金属

45第五金属

50场限环

60截止环

70隔离介质层

80钝化层

90第二金属层

A～D引脚

S1～S3步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例提供一种具有结温检测二极管的沟槽型IGBT器件，请参阅图1，显示为该IGBT器件的局部剖面结构示意图，该IGBT器件包括半导体层10、至少一元胞20、第一导电类型阱区30及第一金属层40。

具体的，所述半导体层10具有第一导电类型漂移层11，所述第一导电类型漂移层11包括元胞区111；所述元胞20位于所述元胞区111，所述元胞20包括沟槽栅21及位于所述沟槽栅21一侧的第二导电类型阱区22及第一导电类型掺杂区23，所述第一导电类型掺杂区23位于所述第二导电类型阱区22的上表层；所述第一导电类型阱区30位于所述第一导电类型漂移层11且环绕所述元胞区111设置，所述第一导电类型阱区30、所述第一导电类型漂移层11及所述第二导电类型阱区22构成PIN二极管；所述第一金属层40位于所述半导体层10上，所述第一金属层40包括间隔设置的第一金属41及第二金属42，所述第一金属41垂向贯穿所述第一导电类型掺杂区23以与所述第二导电类型阱区22电连接，所述第二金属42与所述第二导电类型阱区22电连接。需要说明的是，本文中“间隔设置”均指间隔设置的对象之间存在间距以使彼此电隔离。

具体的，本实施例的IGBT器件包括位于元胞区111的至少一元胞20、第一导电类型阱区30及第一金属层40，相当于在用于制作IGBT元胞的半导体层10上额外设置一个第一导电类型阱区30，该第一导电类型阱区30与元胞20中第二导电类型阱区22通过第一导电类型漂移层11构成PIN二极管，其中，第二导电类型阱区22除了作为IGBT的体区之外还同时作为该PIN二极管的阳极，第一金属41同时作为IGBT的发射极及该PIN二极管的阳极电极，第一导电类型阱区30作为该PIN二极管的阴极，第二金属42作为该PIN二极管的阴极电极，由此，在制作IGBT器件的同时于同一衬底上制作得到二极管结构，该二极管的额外设置不会额外增加制作步骤(不需要增加额外的版图设计和光刻层数)和占用较大面积，且由于该二极管的部分结构属于IGBT器件的组成部分，且二极管的正向导通电压(V

作为示例，所述第一导电类型为P型，所述第二导电类型为N型，或者，所述第一导电类型为N型，所述第二导电类型为P型。本实施例中，所述第一导电类型为N型，所述第二导电类型为P型，即所述半导体层10包括N型漂移层(或称N型漂移区)且所述N型漂移层为轻掺杂(N-漂移层)，所述元胞20包括P阱区及N型掺杂区且所述N型掺杂区为重掺杂(N+掺杂区)，当然，在其他实施例中，也可为所述第一导电类型为P型，所述第二导电类型为N型。

作为示例，所述第一导电类型漂移层11还包括终端区112，所述终端区112位于所述元胞区111的外围且所述第一导电类型阱区30位于所述终端区112背离所述元胞区111的一侧。

进一步地，所述IGBT器件还包括至少一场限环50，所述场限环50位于所述终端区112的上表层，且所述第一金属层40还包括至少一第三金属43，所述第三金属43与所述第一金属41及所述第二金属42均间隔设置且所述第三金属43与所述场限环50电连接，所述第三金属43的数量优选为与所述场限环50的数量保持一致。所述场限环50的设置能够为所述元胞区111起到分压作用以提高器件的整体击穿电压，所述第三金属43一方面用于实现对所述场限环50的电性引出，另一方面作为金属场板以抑制表面电荷效应进一步提升器件的击穿电压。需要注意的是，所述场限环50的数量、宽度及其与元胞区111的间距等参数基于实际需要进行合理设置，在此不做具体限定。

作为示例，所述IGBT器件还包括截止环60，所述截止环60位于所述第一导电类型掺杂区23的上表层且所述截止环60还位于所述终端区112与所述第一导电类型阱区30之间，所述第一金属层40还包括第四金属44，所述第四金属44与所述第一金属41、所述第二金属42及所述第三金属43均间隔设置且所述第四金属44与所述截止环60电连接。所述截止环60在IGBT器件内部发生反向击穿时，能够限制击穿电子的流动，保护器件的正常运行及电性能稳定。需要说明的是，本实施例中将第一导电类型掺杂区11分为元胞区111、终端区112及位于终端区112外围的边缘区域，截止环60及第一导电类型阱区30均位于边缘区域，在行业默认元胞区111之外区域均为终端区112的情况下，所述截止环60及所述第一导电类型阱区30均位于所述终端区远离所述元胞区的一侧区域。

作为示例，所述沟槽栅21包括沟槽211及填充于所述沟槽211中的栅极多晶硅212，所述第一金属层40还包括第五金属45，所述第五金属45与所述第一金属41及所述第二金属42间隔设置且所述第五金属45与所述栅极多晶硅212电连接。此外，所述沟槽211上还包括覆盖于所述沟槽211内部与栅极多晶硅212之间的栅氧层(图1中未标识)。

作为示例，所述IGBT器件还包括隔离介质层70及钝化层80，所述隔离介质层70位于所述半导体层10的上方且所述第一金属层40的至少一部分嵌入所述隔离介质层70中，所述钝化层80位于所述隔离介质层70上方且覆盖所述第一金属层40。所述隔离介质层70用于实现所述第一金属层40与所述半导体层10之间的电隔离，所述钝化层80充当所述IGBT器件的绝缘保护层。

作为示例，所述半导体层10还包括位于所述第一导电类型漂移层11下方的第二导电类型注入层12(本实施例中为P+注入层)，所述IGBT器件还包括第二金属层90(图1中未显示，请结合参阅图2)，所述第二金属层90位于所述半导体层10的下方并与所述第二导电类型注入层12电连接，所述第二金属层90作为所述IGBT器件的集电极。

作为示例，所述第一金属层40的材料包括Ti、TiN、W、Al及Cu中的至少一种，所述第二金属层90的材料包括Al、Ti、NiV、Ag及Cu中的至少一种，可以为一种或多种金属层叠层结构。本实施例中所述第一金属层40嵌入所述隔离介质层70中的包括Ti/TiN及W，位于隔离介质层70上方的部分包括Al，所述第二金属层90为自上而下依次堆叠的Al/Ti/NiV/Ag叠层结构，这样设置能够达到电性能优良的同时控制制作成本。

在一实施例中，请参阅图2，显示为又一种所述IGBT器件的剖面结构示意图，所述半导体层10还包括场截止层13，所述场截止层13位于所述第一导电类型漂移层11及所述第二导电类型注入层12之间。所述场截止层13的导电类型与所述第一导电类型漂移层11的导电类型相同且掺杂浓度稍高于所述第一导电类型漂移层11的掺杂浓度(即N+场截止层)，可以迅速降低电场强度，使IGBT器件的整体电场呈梯形分布，并且可以降低发射极的发射效率，降低器件关断时的拖尾现象。也就是，根据所述半导体层10的结构与制作方法不同，本实施例的IGBT器件包括PT(punch through)型、NPT(non-punch through)型及FS(fieldstop)型，实际应用时根据需要合理选择IGBT器件的具体类型。

作为示例，请参阅图3，显示为该IGBT器件封装后的局部结构电性连接示意图，所述IGBT器件采用TO-247-4L封装形式进行封装，也就是本实施例的IGBT器件封装体包括至少四个引脚(第一引脚A、第二引脚B、第三引脚C、第四引脚D)，该四个引脚分别对应于栅极、发射极(二极管阳极)、集电极及二极管阴极的电性引出。

本实施例的具有结温检测二极管的沟槽型IGBT器件，包括至少一IGBT元胞及PIN二极管，该二极管的阳极与IGBT元胞的第二导电类型阱区一体通过发射极共同电性引出，该二极管的阴极单独电性引出。该二极管的设置不会额外增加IGBT器件的工艺步骤、制作成本及整体体积，通过对该二极管的V

实施例二

本实施例提供一种具有结温检测二极管的沟槽型IGBT器件的制作方法，用于制作如实施例一所述的IGBT器件或其他合适的器件，请参阅图4，该制作方法包括以下步骤：

S1：提供一半导体层，所述半导体层形成有第一导电类型漂移层，所述第一导电类型漂移层包括元胞区；

S2：形成第一导电类型阱区及至少一元胞于所述第一导电类型漂移层，所述元胞位于所述元胞区且所述第一导电类型阱区环绕所述元胞区设置，所述元胞包括沟槽栅及位于所述沟槽栅一侧的第二导电类型阱区及第一导电类型掺杂区，所述第一导电类型掺杂区位于所述第二导电类型阱区的上表层，其中，所述第一导电类型阱区、所述第一导电类型漂移层及所述第二导电类型阱区构成PIN二极管；

S3：形成第一金属层于所述半导体层上，所述第一金属层包括间隔设置的第一金属及第二金属，所述第一金属垂向贯穿所述第一导电类型掺杂区以与所述第二导电类型阱区电连接，所述第二金属与所述第二导电类型阱区电连接。

首先，请参阅图5，执行步骤S1，提供一半导体层10，所述半导体层10形成有第一导电类型漂移层11，所述第一导电类型漂移层11包括元胞区111；

作为示例，所述半导体层10还包括第二导电类型注入层12及场截止层13。

再请参阅图6至图9，执行步骤S2，形成第一导电类型阱区30及至少一元胞20于所述第一导电类型漂移层11，所述元胞20位于所述元胞区111且所述第一导电类型阱区30环绕所述元胞区111设置，所述元胞20包括沟槽栅21及位于所述沟槽栅21一侧的第二导电类型阱区22及第一导电类型掺杂区23，所述第一导电类型掺杂区23位于所述第二导电类型阱区22的上表层，其中，所述第一导电类型阱区30、所述第一导电类型漂移层11及所述第二导电类型阱区22构成PIN二极管。

作为示例，所述沟槽栅21包括沟槽211及填充于所述沟槽211中的栅极多晶硅212。

作为示例，形成第一导电类型阱区30及至少一元胞20于所述第一导电类型漂移层11包括以下步骤：

如图6所示，形成至少一沟槽211于所述第一导电类型漂移层11，所述沟槽211均位于所述元胞区111；

如图7所示，于所述沟槽211中填充栅极多晶硅212以得到沟槽栅21；在填充栅极多晶硅212之前还包括于所述沟槽211内壁形成栅氧层(图7中未标识)的步骤。

如图8所示，形成第二导电类型阱区22于所述沟槽211的一侧，所述第二导电类型阱区22位于所述第一导电类型漂移层11的上表层；

如图9所示，形成第一导电类型掺杂区23于所述第二导电类型阱区22的上表层并形成第一导电类型阱区30于所述第一导电类型漂移层11的上表层。

作为示例，所述第一导电类型漂移层11还包括终端区112，所述终端区112位于所述元胞区111的外围且所述第一导电类型阱区30位于所述终端区112背离所述元胞区111的一侧。

进一步地，请结合参阅图8及图9，该制作方法还包括于所述终端区112的上表层形成至少一场限环50的步骤及于所述第一导电类型掺杂区23的上表层形成截止环60的步骤，上述步骤均可与步骤S2中形成相应结构的同时进行，以形成场限环50为例，由于场限环50的导电类型与所述第二导电类型阱区22的导电类型相同，在进行离子注入形成第二导电类型阱区22的同时对终端区112的相应区域进行离子注入以形成所述场限环50，不需额外增加制作步骤和成本。

请参阅图10至图13，执行步骤S3，形成第一金属层40于所述半导体层10上，所述第一金属层40包括间隔设置的第一金属41及第二金属42，所述第一金属41垂向贯穿所述第一导电类型掺杂区23以与所述第二导电类型阱区22电连接，所述第二金属42与所述第二导电类型阱区22电连接。

作为示例，形成第一金属层40于所述半导体层10上包括以下步骤：

如图10所示，形成隔离介质层70于所述半导体层10上方；

如图11所示，形成第一接触孔(图11中未标识)及第二接触孔(图11中未标识)，所述第一接触孔垂向贯穿所述隔离介质层70、所述第一导电类型掺杂区23以显露所述第二导电类型阱区22的至少一部分，所述第二接触孔垂向贯穿所述隔离介质层以显露所述第一导电类型阱区30的至少一部分；

如图12所示，形成金属导电层(图12中未标识)于所述隔离介质层上方，所述金属导电层还填充进所述第一接触孔及所述第二接触孔中；

如图13所示，图形化所述金属导电层以得到第一金属层40。

作为示例，所述第一金属层40还包括如实施例一所述的第三金属43、第四金属44及第五金属45，即在形成金属导电层后进行图形化时同步得到第一金属41至第五金属45。

作为示例，请参阅图14，还包括于所述半导体层10下方形成第二金属层90的步骤，所述第二金属层90与所述第二导电类型注入层12电连接。

作为示例，再请参阅图1及图2，还包括于所述半导体层10上方形成钝化层80的步骤，所述钝化层80位于所述隔离介质层70上方且覆盖所述第一金属层40。

本实施例的具有结温检测二极管的沟槽型IGBT器件的制作方法，在同一半导体层中制作得到IGBT器件的同时制作得到能够实现IGBT结温检测的二极管，不需额外的工艺步骤和制作成本，能够实现该IGBT器件的低成本规模化生产。

综上所述，本发明的具有结温检测二极管的沟槽型IGBT器件，包括至少一IGBT元胞及PIN二极管，该二极管的阳极与IGBT元胞的第二导电类型阱区一体通过发射极共同电性引出，该二极管的阴极单独电性引出。该二极管的设置不会额外增加IGBT器件的工艺步骤、制作成本及整体体积，通过对该二极管的V

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。