单片集成电路及其制造方法

技术领域

本发明涉及电子设备技术领域，尤其涉及一种单片集成电路及其制造方法。

背景技术

MEMS器件是微机电系统(Micro-Electro-Mechanical System),是一种小型的器件或结构系统，其中可能包括集成的机械器件和电子器件，感应即时的或者局部环境变化。或者有相应信号输入时，对即时的或者局部环境做出某种物理上的交互动作。

现代电子信息技术的飞速发展,极大地推动着电子产品向多功能、高性能、可靠性、小型化、便携化以及大众化普及所要求的低成本等方向发展。基于本专利的产品将MEMS谐振器与LC电路集成制作在同一芯片上，形成MEMS单片集成电路，形成多功能的集成芯片，达到提升产品集成度、高性能、小型化、低成本的要求。

发明内容

本申请的目的在于提供一种性能好、集成度高的单片集成电路及其制造方法。

本申请公开了一种单片集成电路的制造方法，其包括：

S1：提供衬底；

S2：在所述衬底上形成谐振器；

S3：在所述衬底上形成电容；和/或在所述衬底上形成电感；

S4：在所述衬底上制造金属互连线，以将所述电容和/或所述电感与所述谐振器连接。

可选地，所述步骤S2先于所述步骤S3执行，或所述步骤S2后于所述步骤S3执行，或所述步骤S2与所述步骤S3同时执行。可选地，所述衬底为晶圆。

可选地，所述步骤S3包括：

T1：通过光刻技术在所述衬底上定义所述电感的形貌；

T2：在光刻技术形成的凹槽中沉积聚合物薄膜；

T3：沿第一方向刻蚀所述聚合物薄膜；

T4：沿所述第一方向刻蚀所述衬底；

多次重复所述步骤T2、所述步骤T3与所述步骤T4以实现深硅刻蚀；

T5：在深硅刻蚀形成的凹槽中形成种子层；

T6：在深硅刻蚀形成的凹槽中填充满金属以形成所述电感。

可选地，所述步骤S2包括：

在所述衬底的一侧形成压电薄膜；

在所述压电薄膜远离所述衬底的一侧形成第二电极；

在所述衬底背离所述压电薄膜的一侧进行刻蚀形成空腔，所述空腔在第一方向上的投影落入所述压电薄膜在第一方向上的投影内，所述空腔连通所述压电薄膜与所述衬底背离所述压电薄膜的一侧；

在所述空腔内形成第一电极，所述第一电极位于所述压电薄膜远离所述第二电极的一侧且与所述压电薄膜贴合。

可选地，所述步骤S2还包括：

在所述空腔内形成金属层，所述金属层实现所述第一电极与所述衬底背离所述压电薄膜的一侧的电连接。

可选地，所述步骤S4还包括：

将所述衬底靠近所述谐振器的一面键合至载片；

对所述衬底远离所述谐振器的一面实施减薄工艺，将所述衬底的厚度减薄到50μm-150μm。

可选地，所述步骤S4还包括：

通过光刻工艺在所述衬底远离所述谐振器的一面定位若干背孔的位置与定义所述背孔的开口大小，所述背孔在第一方向上的投影与所述谐振器或所述电容或所述电感的金属电极有重叠区域；

对定位出的若干所述背孔的位置进行深硅刻蚀以形成所述背孔，所述背孔连通所述谐振器或所述电容或所述电感的金属电极与所述衬底远离所述谐振器的一面；

在所述衬底远离所述谐振器的一面以及所述背孔内形成背面金属结构，所述金属层与所述谐振器和/或所述电容和/或所述电感的金属电极连接。

可选地，所述步骤S2包括：

在所述衬底的一侧形成压电层；

在所述压电层远离所述衬底的一侧形成叉指换能器与反射栅，所述反射栅分布于所述叉指换能器相对的两侧，以将能量反射回所述叉指换能器。

可选地，所述步骤S2包括：

在所述衬底的一侧形成布拉格反射层；

在所述布拉格反射层远离所述衬底的一侧形成第一电极；

在所述第一电极远离所述布拉格反射层的一侧形成压电薄膜；

在所述压电薄膜远离所述第一电极的一侧形成第二电极。

可选地，所述步骤S2包括：

在所述衬底的一侧形成牺牲层；

在所述衬底形成所述牺牲层的一侧形成种子层，所述种子层覆盖所述牺牲层；

在所述种子层远离所述牺牲层的一侧形成第一电极；

在所述第一电极远离所述种子层的一侧形成压电薄膜；

在所述压电薄膜远离所述第一电极的一侧形成第二电极；

去除所述牺牲层以在所述种子层与所述衬底之间形成空腔。

可选地，所述电感的形貌为方形绕组形貌。

本申请还公开了一种单片集成电路，所述单片集成电路采用如上所述的单片集成电路的制造方法制造。

与相关技术相比，本申请将MEMS谐振器与LC电路集成制作在同一芯片上，形成MEMS单片集成电路，形成多功能的集成芯片，提升性能和集成度。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本说明书的实施例，并与说明书一起用于解释本说明书的原理。

图1为相关技术中的滤波器的结构示意图。

图2为本申请单片集成电路的制造方法的制造流程示意图。

图3为本申请单片集成电路一实施例中的电路结构示意图。

图4为本申请单片集成电路另一实施例中的电路结构示意图。

图5为本申请单片集成电路又一实施例中的电路结构示意图。

图6为本申请单片集成电路中表面声波谐振器的俯视示意图。

图7为本申请单片集成电路中表面声波谐振器的结构示意图。

图8为本申请单片集成电路一实施例中的体声波谐振器的结构示意图。

图9为本申请单片集成电路另一实施例中的体声波谐振器的结构示意图。

图10为本申请单片集成电路又一实施例中的体声波谐振器的结构示意图。

图11为本申请单片集成电路一实施例中的电感的结构示意图。

图12为本申请单片集成电路一实施例中的电感的俯视示意图。

图13至图16为本申请单片集成电路另一实施例中电感制造过程中各阶段的结构示意图。

图17至图20为本申请单片集成电路中电容制造过程中各阶段的结构示意图。

图21为本申请单片集成电路一实施例中的结构示意图。

附图标记说明：衬底、10；输入端、101；接地端、102；第一节点、103；第二节点、104；输出端、105；背孔、11；背面金属结构、12；谐振器、20；表面声波谐振器、21；压电层、211；叉指换能器、212；反射栅、213；第一体声波谐振器、22；第一下电极、221；第一压电薄膜、222；第一上电极、223；布拉格反射层、224；第一阻抗层、2241；第二阻抗层、2242；第二体声波谐振器、23；第二下电极、231；第二压电薄膜、232；第二上电极、233；牺牲层、234；种子层、235；第三体声波谐振器、24；第三下电极、241；第三压电薄膜、242；第三上电极、243；空腔、244；金属层、245；电感、30；第一电感、31；凹槽、311；第一电感介质层、312；第二电感、32；第二电感介质层、321；第二电感金属层、322；光刻胶、323；电容、40；第一电容金属层、41；电介质层、42；电容金属间介质层、43；第二电容金属层、44；第一通孔、45；第二通孔、46；第一金属连线、47；第二金属连线、48；绝缘介质层、49；金属互连线、50。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。除非另作定义，本说明书使用的技术术语或者科学术语应当为本申请所属领域内设有一般技能的人士所理解的通常意义。本说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在个。“多个”或者“若干”表示两个及两个以上。除非另行指出，“前部”、“后部”、“下部”和/或“上部”等类似词语只是为了便于说明，而并非限于一个位置或者一种空间定向。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。

在本说明书使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

如图1所示，相关技术中，一般将多个频率不同的谐振器20进行串并联形成滤波器电路，这种滤波器电路的构造对薄膜的厚度和均匀性要求极其严格，导致制作工艺复杂，产品良率低，制造成本高。

如图2所示，为解决上述问题，本申请提供了一种单片集成电路的制造方法，其包括：

S1：提供衬底10；

S2：在所述衬底10上形成谐振器20；

S3：在所述衬底10上形成电容40；和/或在所述衬底10上形成电感30；

S4：在所述衬底10上制造金属互连线50，以将所述电容40和/或所述电感30与所述谐振器20连接

为解决上述技术问题，本申请又提供一种单片集成电路，其采用如前的单片集成电路的制造方法制造。

本申请将谐振器与LC电路集成制作在同一芯片上，形成MEMS单片集成电路，形成多功能的集成芯片，提升性能和集成度。

以下将对符合上述创作构思的本申请各个实施例进行详细说明。

如图3所示，在一可选实施例中，本申请的单片集成电路包括输入端101、接地端102、第一节点103、第二节点104以及输出端105。一电感30与一电容40并联设置于第一节点103与接地端102之间。一谐振器20与一电感30并联设置于第一节点103与第二节点104之间。一电感30与一电容40并联设置于第二节点104与接地端102之间。

如图4所示，在一可选实施例中，本申请的单片集成电路包括输入端101、接地端102、第一节点103、第二节点104以及输出端105。一电感30与一电容40并联设置于第一节点103与接地端102之间。一谐振器20与一电感30并联设置于第一节点103与第二节点104之间。一电感30与一电容40并联设置于第二节点104与接地端102之间。一电容40设置于输入端101与第一节点103之间。一电容40设置于第二节点104与输出端105之间。

如图5所示，在一可选实施例中，本申请的单片集成电路包括输入端101、接地端102、第一节点103、第二节点104以及输出端105。一电感30与一电容40并联设置于第一节点103与接地端102之间。一谐振器20与一电感30并联设置于第一节点103与第二节点104之间。一电感30与一电容40并联设置于第二节点104与接地端102之间。一电感30设置于输入端101与第一节点103之间。一电感30设置于第二节点104与输出端105之间。

上述三个实施例的单片集成电路具备带通滤波器功能，用于提供所需的滤波器带宽，以满足5G和未来通信对大带宽、高传输速度的要求。上述三个实施例中的谐振器20可以是体声波谐振器、表面声波谐振器或者拉姆波谐振器等。图中所示的电路只是三个例子，而不是对电路设计的任何限制。不论电路设计如何变化，制作工艺是相同的，都是在本申请的保护范围之内。上述实施例中的谐振器、电容以及电感的数量及位置也不对本申请构成限制，电路中谐振器、电容以及电感的数量及位置可以根据合理的方式自由设置。

步骤S1提供的衬底10可以是硅衬底、碳化硅衬底、蓝宝石衬底或者为玻璃衬底等。衬底10的尺寸为2-6英寸。对于硅衬底，包括绝缘硅(SOI)衬底，衬底10可以是4-12寸。在一可选实施例中，本申请的衬底10为大尺寸的硅晶圆，采用硅晶圆作为衬底，可以方便兼容CMOS(Complementary Metal Oxide Semiconductor互补金属氧化物半导体)工艺与制造技术。

步骤S2可以形成MEMS谐振器20，形成的谐振器可以为体声波谐振器、表面声波谐振器或者拉姆波谐振器等。

如图6及图7所示，在一可选实施例中，步骤S2包括形成表面声波谐振器21。其包括先在衬底10的表面形成压电层211，压电层211可以为多晶或者单晶，可以为掺杂或者非掺杂。在压电层211远离衬底10的一侧形成叉指换能器212，叉指换能器212可以实现机械能与电能之间的转换。在沿叉指换能器212中声波的传播的方向设置有反射栅213，一对反射栅213分布于叉指换能器212相对的两侧。反射栅213可以将能量反射回叉指换能器212，可以有效地减少能量损耗。

如图8所示，在一可选实施例中，步骤S2包括形成第一体声波谐振器22。其包括先在衬底10的表面形成布拉格反射层224。布拉格反射层224包括若干间隔排布的第一阻抗层2241与第二阻抗层2242。第一阻抗层2241与第二阻抗层2242的厚度均为声波波长的1/4，这样大部分反射回来的波会与原来的波叠加，提升反射层的反射效果。第一阻抗层2241与第二阻抗层2242对声波的阻抗不同，可选地，第一阻抗层2241的声波阻抗较大，第二阻抗层2242的声波阻抗较小，或者，第一阻抗层2241的声波阻抗较小，第二阻抗层2242的声波阻抗较大。再在布拉格反射层224远离衬底10的一侧形成第一下电极221。接着在第一下电极221远离布拉格反射层224的一侧形成第一压电薄膜222。最后在第一压电薄膜222远离第一下电极221的一侧形成第一上电极223。布拉格反射层224可以将声波反射入第一压电薄膜222中，声波在第一压电薄膜222中形成驻波，可以有效的减少损耗与提高效果。

如图9所示，在一可选实施例中，步骤S2包括形成第二体声波谐振器23。其包括先在衬底10的表面形成牺牲层234，再在牺牲层234远离衬底10的一侧形成种子层235。接着在种子层235远离牺牲层234的一侧形成第二下电极231。之后在第二下电极231远离种子层235的一侧形成第二压电薄膜232。然后在第二压电薄膜232远离第二下电极231的一侧形成第二上电极233。最后去除牺牲层234，在种子层235与衬底之间形成空腔。第二体声波谐振器23的两电极的外侧为空腔结构，空腔结构内空气的声波阻抗远远低于第二压电薄膜232的声波阻抗，大部分声波会反弹回第二压电薄膜232，有效的降低了能量损耗。

如图10所示，在一可选实施例中，步骤S2包括形成第三体声波谐振器24。其包括先在衬底10的表面形成第三压电薄膜242。再在第三压电薄膜242远离衬底10的一侧形成第三上电极243。之后对衬底10背离第三压电薄膜242的一侧进行刻蚀，直至刻蚀到第三压电薄膜242，形成空腔244。空腔244在第一方向上的投影落入第三压电薄膜242在第一方向上的投影内，本实施例中的第一方向指垂直于衬底10平面的方向。空腔244连通第三压电薄膜242靠近衬底10的一侧与衬底10背离第三压电薄膜242的一侧。在空腔244内形成第三下电极241，第三下电极241位于第三压电薄膜242远离第三上电极243的一侧且与第三压电薄膜242贴合。第三体声波谐振器24的两电极的外侧为空腔结构，空腔结构内空气的声波阻抗远远低于第三压电薄膜242的声波阻抗，大部分声波会反弹回第三压电薄膜242，有效的降低了能量损耗。

可选地，在空腔244内形成金属层245，金属层245实现第三下电极241与衬底10背离第三压电薄膜242的一侧的电连接。

如图11及图12所示，在一可选实施例中，步骤S3包括形成第一电感31。其包括：

T1：通过光刻技术在衬底10上定义第一电感31的形貌。

第一电感31的设计形貌可以为方形绕组形貌，也可以为圆形绕组形貌或者其他根据需求设计出的绕组形貌。第一电感31的材料可以为金、铝、铜、铁、镍或者其他合金材料。第一电感31的厚度、宽度、圈数及圈之间的间距设计和应用而确定。

T2：在光刻技术形成的凹槽311中沉积聚合物薄膜314。

聚合物薄膜314在硅蚀刻步骤中用作钝化膜，防止蚀刻凹槽311的侧壁。可选地，使用C

T3：沿所述第一方向刻蚀所述聚合物薄膜314。

选择性地刻蚀凹槽311底部的聚合物薄膜314。可选地，刻蚀用的气体为SF

T4：沿所述第一方向刻蚀所述衬底10。

由于凹槽311的侧壁有聚合物薄膜314保护，故衬底10刻蚀工序中只刻蚀凹槽311底部的硅衬底，及沿第一方向刻蚀衬底10。

在刻蚀过程中，需要多次重复所述步骤T2、所述步骤T3与所述步骤T4进行以实现定向的深硅刻蚀。

T5：在深硅刻蚀形成的凹槽311中形成种子层。

准备钛铜靶材，将合适比例的钛和铜按照要求混合，并制备成靶材形式。溅射沉积，将钛铜靶材放置在溅射设备中，加入适当的工艺气体，并在高真空条件下进行溅射。利用电弧放电、磁控溅射等方法，将靶材表面的钛铜物质释放出来并沉积到凹槽311中，形成钛铜种子层。其中钛的厚度为50A-200A，铜的厚度为300A-5000A。

T6：在深硅刻蚀形成的凹槽311中填充满金属以形成所述电感。

通过电镀工艺将金属填充至凹槽311中，可选地，电镀的金属为铜。之后通过CMP(Chemical Mechanical Polishing化学机械抛光)工艺对衬底10的表面进行平整，去除多余的金属。在衬底10上形成第一电感介质层312，第一电感介质层312覆盖电感30，并且露出电感30的两个电极。

如图12至图16所示，在一可选实施例中，步骤S3包括形成第二电感32。

第二电感32的设计形貌可以为方形绕组形貌，也可以为圆形绕组形貌或者其他根据需求设计出的绕组形貌。第二电感32的材料可以为金、铝、铜、铁、镍或者其他合金材料。第二电感32的厚度、宽度、圈数及圈之间的间距设计和应用而确定。

形成第二电感32包括先在衬底10的一侧形成第二电感介质层321。再在第二电感介质层321远离衬底10的一侧形成第二电感金属层322。第二电感金属层322可以由真空蒸镀或溅射沉积制成。之后再第二电感金属层322远离第二电感介质层321的一侧涂覆光刻胶323。之后对光刻胶323进行曝光显影以形成预设的第二电感32的形貌。接着对第二电感金属层322进行刻蚀，以将第二电感金属层322制成特定形貌的电感。最后去除光刻胶323并进行清洗，以得到第二电感32。

如图17至图20所示，在一可选实施例中，步骤S3包括形成电容40。

其包括先在衬底10的一侧形成绝缘介质层49，在绝缘介质层49远离衬底10的一侧形成第一电容金属层41。再在绝缘介质层49靠近第一电容金属层41的一侧与第一电容金属层41远离绝缘介质层49的一侧形成电介质层42。电介质层42开设有第一通孔45。第一通孔45在第一方向上的投影落入第一电容金属层41内，且第一通孔45连通第一电容金属层41与电介质层42远离第一电容金属层41的一侧。

在电介质层42远离第一电容金属层41的一侧形成电容金属间介质层43。电容金属间介质层43延续电介质层42的第一通孔45结构。电容金属间介质层43开设有第二通孔46。第二通孔46在第一方向上的投影落入第一电容金属层41内，且第二通孔46在第一方向上的投影与第一通孔45在第一方向上的投影无重叠区域。第二通孔46连通电介质层42与电容金属间介质层43远离电介质层42的一侧。

在第二通孔46内形成第二电容金属层44，第二电容金属层44布满第二通孔46。制作第一金属连线47与第二金属连线48。第一金属连线47通过第一通孔45及第二通孔46与第一电容金属层41电连接，第二金属连线48通过第二通孔46与第二电容金属层44连接。

电容40可以为正方形电容，也可以为长方形或其他形状的电容，电容40的大小可根据实际需求设计。金属层的材料可以为金、铝、铜等金属材料，也可以是其他合金材料。金属层可以通过刻蚀或者金属剥离等的方法制作完成。电介质层42的材料可以为氮化硅、氧化硅，也可以是其它电介质材料，如高电介常数的硅酸铪、硅酸锆、二氧化铪或二氧化锆等。采用高电介常数的材料可以进一步提升电容密度、减小电容的面积。电容金属间介质层43的材料可以为聚酰亚胺树脂或苯并环丁烯材料，也可以为氮化硅或氧化硅等材料。介质层和金属层的厚度，由具体的应用和设计决定。

步骤S2可以先于步骤S3执行，步骤S2也可以后于步骤S3执行，步骤S2也可以与步骤S3同时执行。例如，谐振器20、电感30、电容40制造过程中的介质层或金属层等可以同时制造，也可以先后制造。

如图21所示，在一可选实施例中，步骤S4还包括对衬底10实施减薄工艺与背面工艺。

其包括键合工艺：将完成谐振器20、电感30和电容40等正面工艺器件的衬底10键合至一载片上，可选地载片可以为蓝宝石载片，也可以为其他材质的载片。将键合胶涂布在器件晶圆表面或者蓝宝石载片表面。经过键合胶涂膜后，将晶圆或载片置于烘烤炉中进行烘烤。在键合胶固化后，实施衬底10和载片的键合。键合可以通过不同的方式实现，可选地，可通过热压键合或超声波键合等。

减薄工艺：对衬底10的远离谐振器的一面实施减薄工艺，将衬底10的厚度减薄到50μm-150μm。

光刻工艺：通过光刻工艺在衬底10远离谐振器20的一面定位若干背孔11的位置与定义背孔11的开口大小，背孔11在第一方向上的投影与谐振器20或电容40或电感30的金属电极有重叠区域。

背孔刻蚀工艺：对定位出的若干背孔11的位置进行深硅刻蚀以形成背孔11，背孔11连通谐振器20或电容40或电感30的金属电极与衬底10远离谐振器20的一面。

背面金属化：在衬底10远离谐振器20的一面以及背孔11内形成背面金属结构12，背面金属结构12与谐振器20和/或电容40和/或电感30的金属电极连接。

划片槽刻蚀：将划片槽位置的金属通过光刻、刻蚀、去胶及清洗等步骤进行去除，以方便之后对晶圆进行切割等步骤。

解键合：将衬底10与载片分离，并对衬底10进行清洗，以去除键合胶等残留物。

本申请将MEMS谐振器和由电感和电容组成LC电路集成制作的同一芯片上，提升器件集成度、通信带宽、系统效率。同时减少芯片面积、降低成本。在MEMS器件单片集成电路的制作过程中，采用深硅刻蚀和金属化工艺，提升了电感的Q值，同时采用背孔刻蚀和背面金属化工艺，提升了集成电路的性能。本申请的产品可以使用大尺寸的硅晶圆，利于大规模生产，降低成本。

本领域技术人员在考虑说明书及实践这里申请的发明后，将容易想到本说明书的其它实施方案。本说明书旨在涵盖本说明书的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本说明书的一般性原理并包括本说明书未申请的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本说明书的真正范围和精神由下面的权利要求指出。

应当理解的是，本说明书并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本说明书的范围仅由所附的权利要求来限制。

以上所述仅为本说明书的较佳实施例而已，并不用以限制本说明书，凡在本说明书的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书保护的范围之内。