用于音频和其他应用的开关的音频非线性消除

相关申请的交叉引用

本专利申请要求2021年5月18日提交的未决美国非临时申请第17/323,685号的优先权，并且该申请已转让给本申请的受让人并且特此通过引用明确并入本文，如同在下文中完全阐述并且用于所有适用的目的。

技术领域

本公开的各方面总体涉及信号非线性消除(cancellation)，并且特别地，涉及用于音频和其他应用的开关的音频非线性消除。

背景技术

集成电路(IC)可以向连接到信号端口(诸如通用串行总线(USB)端口)的一个或多个设备提供不同类型的数据。例如，连接到USB端口的设备可能会有很大不同。一些设备接收高速USB数据(例如，高达每秒10GB)，而诸如音频设备的其他设备以低得多的速度(例如，每秒40千字节)接收音频数据。由于大的速度差异和数据传播所通过的通用USB端口，因此存在容纳不同类型的数据的许多挑战。

发明内容

下面呈现了一个或多个实现方式的简化概述以便提供对此类实现方式的基本理解。此发明内容不是所有考虑的实现方式的广泛综述，并且既不旨在识别所有实现方式的关键或重要元素，也不描绘任何或所有实现方式的范围。其唯一目的是以简化的形式呈现一个或多个实现方式的一些概念，作为稍后呈现的更详细描述的序言。

本公开的一个方面涉及一种装置。该装置包括：第一放大器；第一场效应晶体管(FET)，包括耦合到第一放大器的输出的第一源极、以及用于耦合到第一负载的第一漏极；以及第一栅极驱动电路，包括耦合到第一放大器的输出的输入和耦合到第一FET的第一栅极的输出。

本公开的另一个方面涉及一种方法。该方法包括：使用第一音频放大器放大第一音频信号以生成第一电压；基于该第一电压生成第一栅极电压；以及将第一栅极电压施加到耦合在第一音频放大器和第一音频换能器之间的第一场效应晶体管(FET)的第一栅极。

本公开的另一个方面涉及一种装置。该装置包括：用于使用第一音频放大器放大第一音频信号以生成第一电压的部件；用于基于第一电压生成第一栅极电压的部件；以及用于将第一栅极电压施加到耦合在第一音频放大器与第一音频换能器之间的第一场效应晶体管(FET)的第一栅极的部件。

本公开的另一个方面涉及一种无线通信设备。该无线通信设备包括：至少一个天线；收发器，耦合到至少一个天线；至少一个数字信号处理核，耦合到收发器；端口，被配置为连接到至少一个音频换能器和数字数据设备中的一者；至少一个音频放大器；至少一个场效应晶体管(FET)，包括源极和漏极，该源极分别耦合到该至少一个音频放大器的输出，该漏极耦合到该端口；以及至少一个栅极驱动电路，包括耦合到至少一个音频放大器的输出的输入、以及耦合到至少一个FET的栅极的输出。

为了实现前述和相关目的，一个或多个实现方式包括在下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实现方式的某些说明性方面。然而，这些方面仅指示可以采用各种实现方式的原理的各种方式中的一些并且描述的实现方式旨在包括所有此类方面及其等效物。

附图说明

图1图示了根据本公开的一个方面的用于经由一个或多个公共节点传输不同类型的数据的示例装置的框图/示意图。

图2图示了根据本公开的另一方面的用于经由一个或多个公共节点传输不同类型的数据的另一示例装置的框图/示意图。

图3图示了根据本公开的另一方面的用于将模拟音频信号传输到音频换能器的示例装置的示意图。

图4图示了根据本公开的另一方面的用于将模拟音频信号传输到音频换能器的另一示例装置的示意图。

图5图示了根据本公开的另一方面的示例电压缩放电路的示意图。

图6图示了根据本公开的另一方面的示例电压求和器和缩放电路的示意图。

图7图示了根据本公开的另一方面的将音频信号传输到音频换能器的示例方法的流程图。

图8图示了根据本公开的另一方面的示例无线通信设备的框图。

图9A至图9C图示了根据本公开的其他方面的示例性栅极驱动电路的示意图。

具体实施方式

下面结合附图阐述的具体实施方式旨在作为各种配置的描述，而不旨在表示可以实践本文所描述的概念的唯一配置。具体实施方式包括为了提供对各种概念的透彻理解的目的具体细节。然而，对于本领域的技术人员来说，显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些情况下，众所周知的结构和部件以框图形式示出以便避免模糊这些概念。

图1图示了根据本公开的一个方面的用于经由一个或多个公共节点传输不同类型的数据的示例装置100的框图/示意图。在该示例中，不同类型的数据包括通用串行总线(USB)数字数据信号和模拟音频信号。然而，应理解的是，本文所描述的概念可以针对其他类型的信号。

装置100包括集成电路(IC)110，该集成电路可以被配置为片上系统(SOC)或其他类型的IC。IC 110包括应用处理器(AP)120，该应用处理器被配置为生成包括负差分分量USB(DN)和正差分分量USB(DP)的USB差分数据信号，其中“D”代表数据并且“N”和“P”分别代表负和正。IC 110还包括音频编解码器130，该音频编解码器被配置为生成模拟音频信号AUD(R)和AUD(L)，其中“R”表示右声道信号分量并且“L”表示左声道信号分量。

装置100还包括USB端口150，诸如USB-C端口或可以是另一版本或类型的端口。根据USB设备的类型，USB设备(例如，USB闪存驱动器)可以连接到USB端口150以接收USB差分数据信号USB(DN)和USB(DP)以用于存储和/或其他目的。音频设备(诸如音频换能器(耳机或扬声器))也可以连接到USB端口150以接收模拟音频信号AUD(R)和AUD(L)。尽管未示出，但是装置100可以包括设备检测器，该设备检测器被配置为确定连接到USB端口150的设备是接收USB差分数据信号USB(DN)和USB(DP)的类型还是接收模拟音频信号AUD(R)和AUD(L)的音频装置。

AP 120和音频编解码器130的输出可以连接到公共节点或焊盘142、144和146(例如，印刷电路板(PCB)上的片外焊盘)。例如，与AP 120和音频编解码器130相关联的输出USB(DN)和AUD(R)可以分别连接到公共节点或焊盘142。与AP 120和音频编解码器130相关联的输出USB(DP)和AUD(L)可以分别连接到公共节点或焊盘144。IC 110可以包括耦合到节点或焊盘146的地或回路(return)。装置100还可以包括分别连接在节点或焊盘142、144和146与USB端口150的DN、DP和边带使用(SBU)1/2端子之间的开关设备SW1、SW2和SW3。

装置100的挑战中的一个是不同类型的数据共享分别包括开关设备SW1-SW3的公共节点或焊盘142、144和146。例如，USB差分数据信号USB(DN)和USB(DP)可以具有远高于模拟音频信号AUD(R)和AUD(L)(例如，48千比特每秒(Kbps))的数据速率或频率带宽(例如，高达10千兆比特每秒(Gbps))。模拟音频信号AUD(R)和AUD(L)可以包括高达110或120dB的总谐波失真(THD)。

USB差分数据信号与模拟音频信号的差异提供了这些信号通过其传播的开关设备SW1至SW3的竞争特性。例如，USB差分数据信号的相对较高的数据速率表明将开关设备SW1-SW3制造得相对较小以保持这些设备的电容较小，因此它们不会影响USB差分数据信号。然而，模拟音频信号需要相对较高的THD，这表明开关设备SW1-SW3应做得相对较大以处理模拟音频信号的相对较高的功率。例如，开关设备SW1-SW3的端子可能需要处理高达20伏的电压。

图2图示了根据本公开的另一方面的用于经由一个或多个公共节点传输不同类型的数据的另一示例装置200的框图/示意图。装置200可以是先前讨论的装置100的示例更详细的实现方式。

例如，IC 110可以包括音频放大器210和220，以及一组开关设备SWA-SWE。音频放大器210被配置为接收右声道音频信号AUD(R)，并且音频放大器220被配置为接收左声道音频信号(L)。开关设备SWA-SWB分别耦合在应用处理器(AP)的USB(DN)和USB(DP)输出与节点或焊盘242和244之间。开关设备SWC和SWD分别耦合在音频放大器210和220的输出与节点或焊盘242和244之间。开关设备SWE耦合在地与节点或焊盘246之间。应用处理器(AP)可以控制该组开关设备SWA-SWE的状态(断开/闭合)。装置200的其余电路系统可以与装置100的电路基本上相同。也就是说，装置200还包括一组开关设备SW1-SW3，该组开关设备分别耦合在USB端口250的节点或焊盘242、244和246与DN、DP和SBU1/2端子之间。

如果装置200检测到连接到USB端口250的设备将接收USB差分数据信号，则应用处理器(AP)闭合开关设备SWA、SWB、SWE和SW1-SW3，并且断开SWC和SWD。在此配置中，USB差分数据信号USB(DN)和USB(DP)经由开关设备SWA/SW1和SWB/SW2发送到设备，并且回路USB差分数据信号经由SW3/SWE接地。如果装置200检测到连接到USB端口250的要接收模拟音频信号的设备，则应用处理器(AP)闭合开关设备SWC、SWD、SWE和SW1-SW3，并且断开SWA和SWB。在该配置中，模拟音频信号AUD(R)和AUD(L)经由开关设备SWC/SW1和SWD/SW2发送到设备，并且回路USB差分数据信号经由SW3/SWE接地。

上面关于装置100的相同开关设备SW1-SW3讨论的相同问题仍然适用。也就是说，对于USB差分数据信号的相对较高的数据速率，开关设备SW1-SW3应做得相对较小以保持与这些设备相关联的低电容，从而它们不会不利地影响USB差分数据信号。为了处理模拟音频信号的THD要求，开关设备SW1-SW3应做得相对较大以处理模拟音频信号的相对较高的功率/电压。

图3图示了根据本公开的另一方面的用于将模拟音频信号传输到音频换能器的示例装置300的示意图。总之，该组开关设备SW1-SW3被配置为场效应晶体管(FET)，诸如n沟道金属氧化物半导体场效应晶体管(NMOS FET)。此外，装置300包括栅极驱动电路，该栅极驱动电路被配置为向开关FET SW1-SW3提供栅极电压，使得它们以更线性的方式操作以降低模拟音频信号的THD。这允许使用相对较小的开关FET SW1-SW3以便不会显著影响USB差分数据信号，同时使开关FET SW1-SW3的操作线性化，从而它们可以处理模拟音频信号。

更具体地，装置300包括第一音频放大器310、第一栅极驱动电路350和第一开关FET SW1。装置300还包括第二音频放大器320、第二栅极驱动电路360和第二开关FET SW2。另外，装置300包括第三栅极驱动电路370和第三开关FET SW3。第一音频负载R

第一音频放大器310包括被配置为接收右声道模拟音频信号AUD(R)并且放大模拟音频信号AUD(R)以生成输出电压VinR的输入。第一栅极驱动电路350包括第一电压缩放设备352和第一电压求和器354。第一电压缩放设备352包括耦合到第一音频放大器310的输出的输入，并且被配置为通过缩放因子β来缩放输出电压VinR。第一电压求和器354包括耦合到第一电压缩放设备352的输出的第一输入、被配置为接收直流(DC)电压VDCR的第二输入、以及被配置为产生用于第一开关FET SW1的栅极的第一栅极电压VGR的输出。因此，第一栅极电压VGR可以由以下等式表示：

VGR＝VinR*β+VDCR 等式1

第一音频放大器310和/或第一栅极驱动电路350可以是集成电路(IC)或专用电路系统的一部分。第一开关FET SW1包括经由节点或焊盘342耦合到第一音频放大器310的输出的源极(和主体)、耦合到第一栅极驱动电路350的输出的栅极、并且耦合到右声道音频负载R

第二音频放大器320包括被配置为接收左声道模拟音频信号AUD(L)、并且放大模拟音频信号AUD(L)以生成输出电压VinL的输入。第二栅极驱动电路350包括第二电压缩放设备362和第二电压求和器364。第二电压缩放设备362包括耦合到第二音频放大器320的输出的输入，并且被配置为通过缩放因子α来缩放输出电压VinL。第二电压求和器364包括耦合到第二电压缩放设备362的输出的第一输入、被配置为接收DC电压VDCL的第二输入、以及被配置为产生用于第二开关FET SW2的栅极的第二栅极电压VGL的输出。因此，第二栅极电压VGL可以由以下等式表示：

VGL＝VinL*α+VDCL 等式2

第二音频放大器320和/或第二栅极驱动电路360可以是集成电路(IC)或专用电路系统的一部分。第二开关FET SW2包括经由节点或焊盘344耦合到第二音频放大器320的输出的源极(和主体)、耦合到第二栅极驱动电路360的输出的栅极、以及耦合到左声道音频负载R

第三栅极驱动电路370包括第三电压求和器372、第三电压缩放设备374和第四电压求和器376。第三电压求和器372包括分别耦合到第一音频放大器310和第二音频放大器320的输出的第一输入和第二输入。因此，第三电压求和器372被配置为分别对第一音频放大器310和第二音频放大器320的输出电压VinR和VinL求和。第三电压缩放设备374包括耦合到第三电压求和器372的输出的输入，并且被配置为通过缩放因子γ来缩放输出电压之和VinR+VinL。第四电压求和器376包括耦合到第三电压缩放设备374的输出的第一输入、被配置为接收DC电压VDC0的第二输入、以及被配置为产生用于第三开关FET SW3的栅极的第三栅极电压VG0的输出。因此，第三栅极电压VG0可以由以下等式表示：

VG0＝(VinR+VinL)*γ+VDC0 等式3

第三栅极驱动电路370可以是集成电路(IC)或专用电路系统的一部分。第三开关FET SW1包括经由节点或焊盘346耦合到地的源极(和主体)、耦合到第三栅极驱动电路370的输出的栅极、以及耦合到右声道和左声道音频负载R

开关FET SW1-SW3的线性化操作如下：如果开关FET SW1-SW3由恒定的栅极电压操作，则FET的电阻将随着音频电压VinR、VinL和VinR+VinL而变化，因为它们相应的栅极-源极电压分别随着这些电压VinR、VinL和VinR+VinL而变化。电压的变化与FET电阻的变化相结合产生非线性响应，从而增加模拟音频信号的THD。然而，栅极驱动电路350、360和370分别根据等式1-3生成与输入电压VinR、VinL和VinR+VinL成比例变化的栅极电压VGR、VGL和VG0。由于栅极电压和源极电压以类似的方式变化，因此FET SW1-SW3的栅极至源极电压保持基本上恒定；并且因此，FET电阻保持基本上恒定。这导致开关FET SW1-SW3的更线性化的响应；由此，允许将FET被制造得更小以用于USB差分数据目的，并且降低用于模拟音频信号目的THD。

如等式1至3所示，施加到开关FET SW1-SW3的栅极的DC电压VDCR、VDCL和VDC0用于保持开关FET SW1-SW3最低程度地导通或导通到一定程度，而比例分量β*VinR、α*VinL和γ*(VinR+VinL)与电压VinR、VinL和(VinR+VinL)成比例地更强地驱动开关FET SW1-SW3以分别从开关FET SW1-SW3产生更线性化的响应。

图4图示了根据本公开的另一方面的用于将模拟音频信号传输到音频换能器的另一示例装置400的示意图。装置400类似于装置300，并且包括许多相同的元件，诸如第一音频放大器410和第二音频放大器420、一组开关FET SW1-SW3、一组包括电压缩放设备452、462和474的栅极驱动电路450、460和470、求和器454、464和476以及栅极驱动电路470情况下的附加求和器474。已经参考装置300中的相同元件描述了这些元件的配置和操作，除了装置400中的最高有效位是“4”而不是装置300中的“3”之外，这些元件用相同的附图标记来标识。

装置400还包括一组主体偏置电路456、466和480，该组主体偏置电路被配置为分别为该组开关FET SW1-SW3生成主体电压VBR、VBL和VB0。因此，该组主体偏置电路456、466和480包括分别耦合到该组开关FET SW1-SW3的主体的一组输出(在该组输出处生成主体电压VBR、VBL和VB0)。应注意的是，装置400中的开关FET SW1-SW3的主体没有分别耦合到FETSW1-SW3的对应源极。

主体偏置电路456被配置作为电压缩放设备，该电压缩放设备被配置为将第一音频放大器410的输出处的电压VinR缩放因子ν以生成用于开关FET SW1的主体电压VBR。主体偏置电路466被配置作为电压缩放设备，该电压缩放设备被配置为以因子μ来缩放第二音频放大器420的输出处的电压VinL，以生成用于开关FET SW2的主体电压VBL。主体偏置电路480包括电压求和器482，该电压求和器482包括分别耦合到第一音频放大器410和第二音频放大器420的输出的输入。因此，电压求和器482被配置为分别对第一音频放大器410和第二音频放大器420的输出处的电压VinR和VinL求和。主体偏置电路480还包括电压缩放设备484，该电压缩放设备被配置为以因子χ来缩放电压VinR和VinL之和，以生成用于开关FETSW3的主体电压VB0。

当输出电压VinR、VinL和VinR+VinL在正电压和负电压之间摆动时，主体偏置电路456、466和480特别有用。缩放因子ν、μ和χ可以被配置为分别将主体电压VBR、VBL和VB0基本上设置在电压VinR、VinL和VinR+VinL的电压摆动的中间附近。在此类情况下，漏极到主体电压和源极到主体电压在类似的电压范围之间摆动。因此，开关FET SW1-SW3的操作更加对称。

图5图示了根据本公开的另一方面的示例电压缩放电路500的示意图。电压缩放电路500可以是先前讨论的电压缩放电路352、362、452、456、462和466中的任一者的示例。电压缩放电路500还被示出为具有对应的音频放大器510，该对应的音频放大器可以对应于先前讨论的音频放大器310、320、410和420中的任一者。

电压缩放电路500包括差分放大器520、第一电阻器R

R

其中是控制信号Vctrl1的数字值。假设差分放大器520具有单位增益，则差分放大器520包括被配置为根据以下等式产生缩放电压VS的输出：

其中R

图6图示了根据本公开的另一方面的示例电压求和器和缩放电路600的示意图。电压求和器和缩放电路600可以是串联连接的电压求和器和电压缩放电路的示例，例如先前讨论的求和器-电压缩放电路372-374、472-474和482-484。

电压求和器和缩放电路600包括求和放大器610，其包括被配置为分别从第一音频放大器310/410和第二音频放大器320/420的输出接收输出电压VinR和VinL的输入。假设求和放大器610具有单位增益，求和放大器610被配置为生成电压VinR+VinL之和。电压求和器和缩放电路600还包括差分放大器620、第一电阻器R

R

其中是控制信号Vctrl2的数字值。假设差分放大器620具有单位增益，则差分放大器620包括被配置为根据以下等式产生缩放电压VS的输出：

其中R

图7图示了根据本公开的另一方面的用于将音频信号传输到音频换能器的示例方法700的流程图。方法700包括使用第一音频放大器放大第一音频信号以生成第一电压(框710)。用于使用第一音频放大器放大第一音频信号以生成先前讨论的音频放大器310、320、410和420中的任一者的第一电压的部件的示例。

方法700还包括基于第一电压生成第一栅极电压(框720)。用于基于第一电压生成第一栅极电压的部件的示例包括先前讨论的栅极驱动电路350、360、450、460和500中的任一者。

方法700另外包括将第一栅极电压施加到耦合在第一音频放大器与第一音频换能器之间的第一场效应晶体管(FET)的第一栅极(框730)。用于将第一栅极电压施加到耦合在第一音频放大器与第一音频换能器之间的第一场效应晶体管(FET)的第一栅极的部件的示例包括将栅极驱动电路350、360、450、460和500耦合到对应的FET SW1和SW2的栅极。

方法700还包括将第一电压施加到第一FET的第一源极。用于将第一电压施加到第一FET的第一源极的部件的示例包括将放大器310、320、410和420的输出耦合到FET SW1和SW2的源极。

如在框720中详细说明的第一栅极电压的生成可以包括通过第一缩放因子缩放第一电压以生成第一缩放电压，并且将第一缩放电压与第一直流(DC)电压求和以生成第一栅极电压。用于通过第一缩放因子缩放第一电压以生成第一缩放电压的部件的示例包括电压缩放电路352、362、374、452、464和474中的任一者。用于对第一缩放电压与第一直流(DC)电压求和以生成第一栅极电压的部件的示例包括电压求和器354、364、376、454、464和476中的任一者。

方法700还可以包括：使用第二音频放大器放大第二音频信号以生成第二电压；基于该第二电压生成第二栅极电压；将第二栅极电压施加到耦合在第二音频放大器与第二音频换能器之间的第二场效应晶体管(FET)的第二栅极；以及将第二电压施加到第二FET的第二源极。先前已经参考框710、720、730和740讨论了用于执行这些操作的部件。

方法700还可以包括基于第一电压和第二电压之和生成第三栅极电压，并且将第三栅极电压施加到耦合在第一音频换能器和第二音频换能器与电压轨之间的第三场效应晶体管(FET)的第三栅极。用于基于第一电压和第二电压之和生成第三栅极电压的部件的示例包括第一电压求和器372和472、电压缩放设备374和474以及第二电压求和器376和476中的任一者。用于将第三栅极电压施加到耦合在第一音频换能器和第二音频换能器与电压轨之间的第三场效应晶体管(FET)的第三栅极的部件的示例包括将栅极驱动电路370和470的输出耦合到开关FET SW3的栅极。

另外，方法700可以包括：基于第一电压生成第一主体电压；将第一主体电压施加到第一FET的第一主体；基于第二电压生成第二主体电压；将第二主体电压施加到第二FET的第二主体；基于第一电压和第二电压之和生成第三主体电压；以及将第三主体电压施加到第三FET的第三主体。

用于基于第一电压生成第一主体电压的部件的示例包括主体偏置电路456。用于将第一主体电压施加到第一FET的第一主体的部件的示例包括将主体偏置电路456的输出耦合到开关FET SW1的主体。用于基于第二电压生成第二主体电压的部件的示例包括主体偏置电路466。用于将第二主体电压施加到第二FET的第二主体的部件的示例包括将主体偏置电路466的输出耦合到开关FET SW2的主体。用于基于第一电压和第二电压之和生成第三主体电压的部件的示例包括主体偏置电路480。用于将第三主体电压施加到第三FET的第三主体的部件的示例包括将主体偏置电路480耦合到开关FET SW3的主体。

图8图示了根据本公开的另一方面的示例无线通信设备800的框图。无线通信设备800包括至少一个天线860(例如，至少一个天线阵列)、收发器850、以及可以被配置为片上系统(SOC)的集成电路(IC)805。SOC 805包括一个或多个数字信号处理核810、应用处理器815、音频编解码器820、开关设备SWA-SWF以及栅极驱动电路GDC-R 825、GDC-L 830和GDC-0835。

一个或多个数字信号处理核810可以被配置为处理数据以生成基带(BB)信号，收发器850可以被配置为处理从一个或多个数字信号处理核810接收到的基带(BB)信号以生成射频(RF)信号。该至少一个天线860可以被配置为辐射RF信号以无线传输到一个或多个远程设备。类似地，至少一个天线860被配置为从远程设备接收RF信号，收发机850可以被配置为处理从至少一个天线860接收到的RF信号以生成基带(BB)信号。一个或多个数字信号处理核810可以被配置为处理基带(BB)信号以从中提取数据。

在USB模式下，应用处理器815可以从一个或多个数字信号处理核810接收数据，并且生成USB差分数据信号USB(DN)和USB(DP)。应用处理器815可以经由由应用处理器815生成的模式选择信号控制的闭合的开关设备SWA-SWB，分别向开关FET SW1-SW2的源极提供USB差分数据信号USB(DN)和USB(DP)。此外，在USB模式中，应用处理器815可以分别经由导通的开关FET SW1-SW2和闭合的开关设备SWA-SWB接收USB差分数据信号USB(DN)和USB(DP)，并且基于接收到的USB差分数据信号向一个或多个数字信号处理核810提供数据。

在音频模式下，音频编解码器820可以从一个或多个数字信号处理核810接收数据，并且生成模拟音频信号AUD(R)和AUD(L)。音频编解码器可以经由由模式选择信号控制的闭合的SWC-SWD分别向开关FET SW1-SW2的源极提供模拟音频信号AUD(R)和AUD(L)。栅极驱动电路(GDC-R)825和GDC-L 830被配置为在音频模式下生成与输出AUD(R)和AUD(L)处的电压VinR和VinL分别成比例的用于开关FET SW1-SW2的栅极电压。

开关FET SW3为连接到USB端口840的音频换能器870-R和870-L提供接地或回路。装置800包括栅极驱动电路(GDC-0)835，该栅极驱动电路被配置为在音频模式下生成与输出AUD(R)和AUD(L)处的电压VinR+VinL的总和成比例的用于开关FET SW3的栅极电压。地电势可以经由闭合的开关设备SWF和/或SWE施加到开关设备SW3的源极和音频编解码器820的耳机参考(HPF REF)输入。开关设备FET SW1-SW3的漏极耦合到USB端口840的DN、DP和SBU1/2端子；并且当音频换能器870-R和870-L连接到USB端口时，音频换能器870-R和870-L的正极端子和公共回路分别耦合到USB端口840的DN、DP和SBU1/2端子。替代地，USB数字数据设备(例如，USB存储设备、键盘、鼠标等)可以连接到USB端口840而不是音频换能器。在USB模式下，开关设备SWF可以闭合。

图9A图示了根据本公开的另一方面的示例性栅极驱动电路900的示意图。栅极驱动电路900可以是先前讨论的栅极驱动电路GDC-R825的更详细实现方式的示例。栅极驱动电路900包括音频模式栅极驱动分支电路910，该音频模式栅极驱动分支电路包括：电压缩放(β)设备912，其包括耦合到音频编解码器820的AUD(R)输出的输出的输入，并且被配置为接收输入电压VinR；以及求和器914，其包括耦合到电压缩放设备912的输出的第一输入、被配置为接收DC电压VDCR的第二输入、以及被配置为生成用于第一开关FET SW1的音频模式栅极电压AUD VGR的输出。

栅极驱动电路900还可以包括USB模式栅极电压VGR生成器916，该USB模式栅极电压VGR生成器被配置为生成USB模式栅极电压USB VGR以在USB模式下保持第一开关FET SW1导通。栅极驱动电路900还包括多路复用器920，该多路复用器包括耦合到音频模式栅极驱动子电路910的输出的第一输入、耦合到USB栅极电压生成器916的输出的第二输入、被配置为从应用处理器815接收模式选择信号的选择输入、以及被配置为生成用于第一开关FETSW1的栅极电压VGR的输出。因此，如果模式选择信号指示音频模式，则多路复用器920输出音频模式栅极电压AUD VGR作为用于第一开关FET SW1的栅极电压VGR。如果模式选择信号指示USB模式，则多路复用器920输出USB模式栅极电压USB VGR作为用于第一开关FET SW1的栅极电压VGR。

图9B图示了根据本公开的另一方面的另一示例性栅极驱动电路930的示意图。栅极驱动电路930可以是先前讨论的栅极驱动电路GDC-L 830的更详细实现方式的示例。栅极驱动电路930包括音频模式栅极驱动分支电路940，该音频模式栅极驱动分支电路包括：电压缩放(α)设备912，其包括耦合到音频编解码器820的AUD(L)输出的输出的输入，并且被配置为接收输入电压VinL；以及求和器944，其包括耦合到电压缩放设备942的输出的第一输入、被配置为接收DC电压VDCL的第二输入、以及被配置为生成用于第二开关FET SW2的音频模式栅极电压AUD VGL的输出。

栅极驱动电路930还可以包括USB模式栅极电压VGL生成器946，该USB模式栅极电压VGL生成器被配置为生成USB模式栅极电压USB VGL以在USB模式下保持第二开关FET SW2导通。栅极驱动电路930还包括多路复用器950，多路复用器950包括耦合到音频模式栅极驱动子电路940的输出的第一输入、耦合到USB栅极电压生成器946的输出的第二输入、被配置为从应用处理器815接收模式选择信号的选择输入、以及被配置为生成用于第二开关FETSW2的栅极电压VGL的输出。因此，如果模式选择信号指示音频模式，则多路复用器950输出音频模式栅极电压AUD VGL作为用于第二开关FET SW2的栅极电压VGL。如果模式选择信号指示USB模式，则多路复用器950输出USB模式栅极电压USB VGL作为用于第二开关FET SW2的栅极电压VGL。

图9C图示了根据本公开的另一方面的另一示例性栅极驱动电路960的示意图。栅极驱动电路960可以是先前讨论的栅极驱动电路GDC-0 835的更详细实现方式的示例。栅极驱动电路960包括音频模式栅极驱动子电路970，该音频模式栅极驱动子电路包括：第一求和器972，包括耦合到音频编解码器820的AUD(R)和AUD(L)输出的输入；电压缩放(γ)设备974，包括耦合到第一求和器972的输出的输入；以及第二求和器976，包括耦合到电压缩放设备974的输出的第一输入、被配置为接收DC电压VDC0的第二输入、以及被配置为生成用于第三开关FET SW3的音频模式栅极电压AUD VG0的输出。

栅极驱动电路960还可以包括USB模式栅极电压VG0生成器978，该USB模式栅极电压VG0生成器被配置为生成USB模式栅极电压USB VG0以在USB模式下保持第三开关FET SW3导通。栅极驱动电路960还包括多路复用器980，该多路复用器包括耦合到音频模式栅极驱动子电路970的输出的第一输入、耦合到USB栅极电压生成器978的输出的第二输入、被配置为从应用处理器815接收模式选择信号的选择输入、以及被配置为生成用于第三开关FETSW3的栅极电压VG0的输出。因此，如果模式选择信号指示音频模式，则多路复用器980输出音频模式栅极电压AUD VG0作为用于第三开关FET SW3的栅极电压VG0。如果模式选择信号指示USB模式，则多路复用器980输出USB模式栅极电压USB VG0作为用于第三开关FET SW3的栅极电压VG0。

提供本公开的前述描述是为了使本领域的任何技术人员能够制造或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文定义的一般原理可以应用于其他变型。因此，本公开不旨在限于本文所描述的示例，而是符合与本文公开的原理和新颖特征一致的最宽范围。