LDO电路

技术领域

本发明涉及集成电路领域，更具体地涉及一种LDO电路。

背景技术

通常LDO(低压差线性稳压器)电路结构基本都是由4大部件构成，如图1所示，现有的LDO电路分别包括基准产生电路、分压取样电路、运算放大器EA(ErrorAmplifier)和功率管Mp。基准产生电路产生基准电压VREF和其它电路用到的偏置电压或偏置电流，基准电压VREF输入运算放大器EA的反相输入端；分压取样电路通过电阻R1和R2对输出电压Vout进行采集，将采集获得的电压送至运算放大器EA的同相输入端；运算放大器EA将采集的电压与反相输入端的基准电压VREF进行比较，并将比较结果进行放大，而后将这个放大后的信号输出到功率管Mp的控制极(PMOS管MP的栅极)；从而这个放大后的信号就可以控制功率管Mp的导通电压，从而形成一个负反馈调节回路；输出电压Vout就是输入电压Vin减去功率管Mp的导通电压，因此控制功率管Mp的导通电压就相当于控制LDO电路的输出电压。因为，负反馈调节回路的作用，使得运算放大器的正相输入端与反相输入端的电压相同，即电压FB与基准电压VREF相同，因此可得输出电压Vout由两个电阻R1和R2的阻值比决定，其大小为：Vout＝[(R1+R2)/R2]*VREF。

在上述现有LDO电路中，在电源电压上电的过程中，在初始状态下，LDO电路没有启动，输出电压Vout和基准电压VREF均是0；当LDO电路启动后，基准电压VREF开始上升，LDO电路的负反馈环路开始建立，运算放大器EA为了使得基准VREF和电压FB一致，会使得功率管Mp的栅极电压VGate迅速下降，导致功率管Mp开启，进而使得大电流流入输出端，从而使输出端电压Vout出现过冲，而输出电压Vout所连的接器件一般为低压器件，低压器件在这种情况下被击穿的风险很大，容易使低压器件产生损坏，从而导致整个LDO电路的可靠性大大降低。

因此，有必要提供一种改进的LDO电路来克服上述缺陷。

发明内容

本发明的目的是提供一种LDO电路，本发明的LDO电路平稳地解决了电路在上电过程中输出电压出现过冲问题，防止了电路器件在工作过程中因电压过冲而损坏，提高了整个电路的可靠性。

为实现上述目的，本发明提供了一种LDO电路，包括运算放大器、分压取样电路及功率管，所述功率管在导通的情况下通过输出端产生输出电压，所述分压取样电路对输出电压进行分压并将分压后的电压输入所述运算放大器，所述运算放大器将外部输入的基准电压与分压电压进行对比放大，将放大后的信号输入所述功率管以控制所述功率管的导通；其中，所述LDO电路还包括一过冲调节电路，所述过冲调节电路与所述运算放大器连接，其包括电容、第一MOS管、第二MOS管及第一镜像单元，所述电容一端与电源连接，另一端与第一MOS管的栅极、第一镜像单元共同连接，所述第一MOS管的源极、漏极均与所述运算放大器连接，所述第二MOS管的源极与电源连接，一外部电压输入到所述第二MOS管的栅极，以在电路上电过程中在所述第二MOS管上产生一偏置电流，所述第二MOS管的漏极与第一镜像单元连接，所述第一镜像单元将所述第二MOS管线路上的电流镜像至所述电容所在线路上。

较佳地，所述第一镜像单元包括第三MOS管与第四MOS管，所述第三MOS管的栅极与源栅共同连接并与所述第二MOS管的漏极连接，所述第四MOS管的漏极与第一MOS管的栅极连接，其栅极与第三MOS管的栅极连接，所述第三MOS管与第四MOS管的源极均接地。

较佳地，所述运算放大器包括第二镜像单元、第五MOS管、第六MOS管及第七MOS管，所述第五MOS管的栅极与分压取样电路连接，其源极与第一MOS管的源极、第二镜像单元共同连接，外部基准电压VREF输入所述第六MOS管的栅极，所述第六MOS管的源极与功率管的栅极连接，所述第五MOS管、第六MOS管的漏极与第七MOS管的漏极共同连接，另一外部电压输入到所述第七MOS管的栅极，以在所述第七MOS管产生另一偏置电流，所述第七MOS管的源极接地。

较佳地，所述第二镜像单元包括第八MOS管与第九MOS管，所述第八MOS管的栅极与漏栅共同连接并与所述第五MOS管的漏极连接，所述第九MOS管的漏极与第六MOS管的漏极连接，其栅极与第八MOS管的栅极连接，所述第八MOS管与第九MOS管的源极均与电源连接。

较佳地，调节所述第三MOS管与第四MOS管的宽长比及电容的电容值，控制外部基准电压小于所述第一MOS管的栅极电压。

较佳地，所述第一MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管及第七MOS管均为N型MOS管。

较佳地，所述第二MOS管、第八MOS管及第九MOS管均为P型MOS管。

与现有技术相比，本发明的LDO电路，由于另外设置有过冲调节电路，在上电过程中负反馈环路建立前，所述功率管一直处于关断状态；而在上电过程中，因为电容、第四MOS管(镜像电流)的作用，使得所述第一MOS管的栅极电压从电源电压缓慢下降，直至下降至基准电压值前，反馈环路始终处于开环状态，运算放大器工作在比较器状态，从而使得功率管的栅极电压稳定在电源电压；在整个过程中，功率管的栅极电压稳定在电源电压，使得功率管截止，导致没有大的电流流向LDO电路的输出端，因此解决了LDO电路在上电过程中输出电压Vout出现过冲问题，防止了电路器件在工作过程中因电压过冲而损坏，提高了整个电路的可靠性。

通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。

附图说明

图1为现有技术的LDO电路的结构示意图。

图2为本发明的LDO电路的结构示意图。

图3为图2所示结构的部分电压变化示意图。

具体实施方式

现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。如上所述，本发明提供了一种LDO电路，本发明的LDO电路平稳地解决了电路在上电过程中输出电压出现过冲问题，防止了电路器件在工作过程中因电压过冲而损坏，提高了整个电路的可靠性。

请参考图2，图2为本发明的LDO电路的结构示意图。如图所示，本发明的LDO电路，包括运算放大器、分压取样电路及功率管Mp，所述功率管Mp在导通的情况下通过输出端产生输出电压Vout，所述分压取样电路对输出电压Vout进行分压并将分压后的电压VFB输入所述运算放大器；其中，所述分压取样电路由电阻R1与电阻R2构成，电阻R1与电阻R2对电压Vout进行分压，以产生电压VFB，从而使得所述电压VFB与输出电压Vout之间的大小关系可通过选择合适的电阻值的电阻R1与电阻R2来调节，以达到设定要求；所述运算放大器将外部输入的基准电压VREF与分压电压VFB进行对比放大，将放大后的信号输入所述功率管Mp的栅极，从而所述运算放大器的输出信号控制所述功率管Mp的导通。在本发明中，所述LDO电路还包括一过冲调节电路，所述过冲调节电路与所述运算放大器连接，用以调节所述功率管Mp的栅极电压，防止输出电压Vout过冲；具体地，所述过冲调节电路包括电容C1、第一MOS管M1、第二MOS管M2及第一镜像单元，所述电容C1一端与电源Vin连接，另一端与第一MOS管M1的栅极、第一镜像单元共同连接，以将电源电压Vin耦合至所述第一MOS管M1的栅极及第一镜像单元；所述第一MOS管M1的源极、漏极均与所述运算放大器连接，所述第二MOS管M2的源极与电源Vin连接，一外部电压VP输入所述第二MOS管M2的栅极，所述第二MOS管M2的漏极与第一镜像单元连接，在上电过程中，所述第二MOS管M2通过外部电压VP产生偏置电流IB1，并将电流IB1输入所述第一镜像单元；所述第一镜像单元将所述第二MOS管M2线路上的电流(IB1)镜像至所述电容C1线路上。具体地，所述第一镜像单元包括第三MOS管与第四MOS管，所述第三MOS管的栅极与漏栅共同连接并与所述第二MOS管的漏极连接，所述第四MOS管的漏极与第一MOS管的栅极连接，其栅极与第三MOS管的栅极连接，所述第三MOS管与第四MOS管的源极均接地；从而通过所述第三MOS管与第四MOS管将电流IB1镜像至电容C1与第四MOS管M4所在的线路上。

另外，作为本发明的优选实施方式，所述运算放大器包括第二镜像单元、第五MOS管、第六MOS管及第七MOS管，所述第五MOS管的基极与分压取样电路连接，其漏极与第一MOS管的漏极、第二镜像单元共同连接，外部基准电压VREF输入所述第六MOS管的栅极，所述第六MOS管的漏极与功率管Mp的栅极连接，所述第五MOS管、第六MOS管的源极与第七MOS管的漏极共同连接，另一外部电压VN输入所述第七MOS管的栅极，所述第七MOS管的源极接地，从而在所述第七MOS管M7上产生偏置电流IB2；其中，所述第二镜像单元包括第八MOS管与第九MOS管，所述第八MOS管的栅极与漏栅共同连接并与所述第五MOS管的漏极连接，所述第九MOS管的漏极与第六MOS管的漏极连接，其栅极与第八MOS管的栅极连接，所述第八MOS管与第九MOS管的源极均与电源Vin连接；且所述第二镜像单元与所述第一镜像单元作用相同，在此不再赘述。

作为本发明的优选实施方式，为了更好地配合所述过冲调节电路实现对的述功率管MP的栅极电压的控制，设置所述第一MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管及第七MOS管均为N型MOS管；设置所述第二MOS管、第八MOS管及第九MOS管均为P型MOS管。

更进一步地，结合参考图3，描述本发明的LDO电路的工作原理。在电源上电过程中，即图3所示的在电路运行的T1阶段，因为电容C1隔直通交的功能作用，电源电压Vin被耦合至节点NA，进而使得节点NA的电压VNA(也是第一MOS管M1的栅极电压)在T1(电源上电阶段)阶段跟随电源电压Vin上升，同理因为功率管Mp的寄生电容存在，使得功率管Mp栅极电压VGate跟随输入的电源电压Vin上升；同时在T1阶，外部基准电压VREF开始慢慢建立并上升，在基准电压VREF上升至使第六MOS管M6导通前，负反馈环路尚未建立，故此时输出电压Vout因为分压取样电路的存在而基本为0。而随着基准电压VREF的上升，若没有本发明的过冲调节电路的存在，负反馈环路开始建立，运算放大器为了使得基准电压VREF和反馈点FB电压VFB一致，会使得功率管Mp栅极电压VGate迅速下降，导致功率管迅速Mp开启，进而使得大电流流入输出端，从而使输出电压Vout出现过冲。但在本发明中通过加入过冲调节电路，在如3所示的电路运行的T2(处理过冲阶段)阶段，在基准电压VREF上升的过程中，同样由通过其电压VREF产生的偏置电流IB1(第由第二MOS管M2产生的偏置电流)和偏置电流IB2(第由第七MOS管M7产生的偏置电流)也已经开始建立，由于第一镜像单元的作用，此时流过N型MOS管的第四MOS管M4的电流IM4＝1/N*IB1(其中N为第三MOS管M3和第四MOS管M4的宽长比系数)，但因为电容C1存在，使得节点NA的电压VNA不能立刻下降到0，电压VNA下降速度由第四MOS管M4的电流IM4和电容C1的电容值决定，下降斜率等于IM4/C1。在节点NA电压VNA下降过程中，因为电压VNA基本从电源电压Vin开始缓慢下降，因此这个下降的电压也完全能够使得N型MOS管的第一MOS管M1导通，且此时偏置电流IB2也已经建立；且在T2阶段节点NA的电压VNA需要一直高于基准电压VREF，因为只有节点NA的电压VNA高于基准电压VREF，才能保证负反馈环路处于开环状态，从而让运算放大器处于比较器状态；具体地，在整个T2阶段可通过设置节点NA电压VNA的下降速度IM4/C1(即调整偏置电流IM4和电容C1的值，因为斜率IM4/C1越大，NA节点电压VNA越小，反之越大)，使得电压VNA大于基准电压VREF，这样可保证线路上的电流从采用二极管接法的第八MOS管M8流经第一MOS管M1，再通过偏置MOS管(第七MOS管M7)到地，从而保证负反馈环路处于开环状态，同时第五MOS管M5和第六MOS管M6也均截止；此时过冲调节电路与运算放大器的组合仅仅可以看作是由第八MOS管M8、第九MOS管M9、第一MOS管M1和第六MOS管M6组成的比较器，故而使得功率管Mp的栅极电压VGate维持在电源电压Vin，这就导致功率管Mp在T2阶段也一直处于关断状态，且在T2阶段输出电压Vout因为分压取样电路依然保持为0。而随着节点NA的电压VNA不断下降，当下降至基准电压VREF以下时，此时电流不再流过第一MOS管M1，也即第一MOS管M1截止，同时第五MOS管M5和第六MOS管M6均导通且工作在饱和区，负反馈环路开始工作，流过第五MOS管M5和第六MOS管M6的电流相等，功率管Mp栅极电压VGate开始下降并稳定在某个值(此值根据输出电流大小决定，输出电流越大，值越小，输出电流越小，值越大)。至此，整个LDO电路的上电过程结束，且在上电过程中，输出电压Vout实现上电无过冲，保证了电路可靠性。

综上所述，本发明的LDO电路，由于另外设置有过冲调节电路，在上电过程中负反馈环路建立前，所述功率管Mp一直处于关断状态。在上电过程中，因为电容C1，第四MOS管(镜像电流)的作用，使得所述第一MOS管M1栅极电压从电源电压缓慢下降，直至下降至基准电压VREF值前，负反馈环路始终处于开环状态，运算放大器工作在比较器状态，从而使得功率管Mp的栅极电压VGate稳定在电源电压，在这个过程中，功率管Mp的栅极电压稳定在电源电压，使得功率管Mp截止，导致没有大的电流流向LDO电路的输出端，因此解决了LDO电路在上电过程中输出电压Vout出现过冲问题，防止了电路器件在工作过程中因电压过冲而损坏，提高了整个电路的可靠性。

以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。