一种适用于卫星通信的随机接入检测方法

技术领域

本发明涉及卫星通信技术领域，特别涉及一种适用于卫星通信的随机接入检测方法。

背景技术

随机接入是卫星移动通信系统中用户终端与基站无线网络建立连接的初始步骤，也是切换与上行同步的关键步骤。卫星移动通信系统中，随机接入前导信号采用具有优良恒模零自相关特性的ZC序列，基站通过对前导序列的检测完成对发起随机接入请求用户的识别和定时提前量的估计。

对前导序列检测FPGA处理时间耗费较多的步骤为与本地序列相关的部分，需要先与本地根序列进行共轭相乘，其次进行IFFT变换，对变换后的时域信号计算功率时延谱，然后将多个重复序列的功率时延谱求和后才能进行峰值检测，完成随机接入用户的识别和定时提前量的估计。其中在FPGA实现时，进行IFFT的处理时间较长，又由于一个前导序列包含一个或多个重复序列，则处理时间也会成倍增加。若为降低处理时延一味减少重复序列合并次数，则检测性能将明显下降甚至无法满足检测指标要求。若为降低处理时延不断增加相关检测的并行处理数，则消耗的FPGA硬件资源将显著增加，这将加剧星上处理载荷资源紧张的问题。

发明内容

本发明要解决的技术问题是：针对卫星通信系统中随机接入信号接收检测FPGA处理时间长、星上载荷FPGA硬件资源紧张等问题，提出一种适用于卫星通信的随机接入检测方法，在不降低随机接入信号检测性能的前提下，达到FPGA资源、检测处理能力等多个指标之间的平衡。

为解决上述问题，本发明采用的技术方案为：

一种适用于卫星通信的随机接入检测方法，包括以下步骤：

(1)将接收到的PRACH时域信号经过频谱搬移、滤波降采样、FFT变换和数据提取得到频域PRACH序列，将提取出的一个PRACH时隙内的频域PRACH序列存入RAM中；

(2)当一个PRACH接入时机的频域PRACH序列存储完成时，开始进行本时隙的相关检测处理，包括频域PRACH序列与本地根序列共轭相乘、IFFT变换、计算功率时延谱PDP、重复序列合并和峰值检测；

(3)根据相关检测结果确定随机接入的用户ID、定时提前量TA和频偏估计值。

进一步的，步骤(1)所述的一个PRACH时隙包括一个或多个步骤(2)所述的PRACH接入时机。

进一步的，步骤(2)中的相关检测处理分为组相关检测处理和组内相关检测处理两部分，具体包括以下过程：

将需要检测的本地根序列分为r组，每组根序列的频域序列求和生成根序列组的频域序列，用根序列组分别与频域PRACH序列进行组相关检测处理，比较各组中检测到超过阈值的峰值个数，找出峰值个数最多的m组，将选出的m组的所有n个根序列分别与频域PRACH序列进行组内相关检测；其中，r＝需要检测的本地根序列数/每组包含的根序列数，m＝n/每组包含的根序列数，且m≤r。

进一步的，相关检测处理的配置参数满足以下关系式：

其中，

进一步的，步骤(2)中一个PRACH时隙的频域PRACH序列存储和相关检测处理需在

本发明的有益效果是：

本发明基站侧进行随机接入检测时可根据所需的检测性能、检测能力、FPGA资源占用情况等因素，对检测处理中根序列组检测数、根序列检测数、重复序列合并次数、FPGA相关检测并行处理数进行参数化配置，具有良好灵活性。同时能够解决了随机接入检测串行处理时间长、复杂度高的问题，通过灵活配置相关的处理参数使检测性能、检测能力和占用的FPGA资源达到平衡。

附图说明

图1是本发明基站侧随机接入检测处理流程；

图2是ZC序列长度为139、571和1151的5G NR标准的前导格式；

图3是ZC序列长度为139、571和1151的5G NR标准的零自相关配置；

图4是5G NR标准的FR2 TDD随机接入部分时域配置；

图5是本发明随机接入信号相关检测(无根序列分组、FPGA 2路并行处理)FPGA处理示意图；

图6是本发明随机接入信号相关检测(根序列分组、FPGA串行处理)FPGA处理示意图。

具体实施方式

下面结合附图通过具体实施例对本发明的技术方案进行描述。

以图2中5G NR标准的前导格式B4为例，本发明一种适用于卫星通信的随机接入检测方法，如图1所示具体步骤如下：

(1)首先将接收到的PRACH时域信号经过频谱搬移、滤波降采样、FFT变换和数据提取得到频域PRACH序列，将提取出的一个PRACH时隙内的频域PRACH序列存入RAM中以进行后续相关检测处理；

(2)当一个PRACH接入时机的频域PRACH序列存储完成时，可开始进行本时隙的后续相关检测处理，相关检测处理包括频域PRACH序列与本地根序列共轭相乘、IFFT变换、计算功率时延谱PDP、重复序列合并、峰值检测等步骤；

假设PRACH格式B4时，ZC序列长度L

1)若此时系统中的接入用户数较多，可不对根序列分组，直接对64个根序列进行相关检测，即r＝0，n＝64；若使检测性能最好，可对所有重复序列的功率时延谱进行合并，即N

2)若此时系统中的接入用户数较少，而FPGA可用资源也较少，则FPGA相关检测处理并行数N

(3)最后，根据相关检测结果确定随机接入的用户ID、定时提前量TA和频偏估计值。