一种半导体器件以及制备方法

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件以及制备方法。

背景技术

氮化物基半导体器件利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构容纳二维电子气体区，从而满足高功率/频率器件的需求。

目前，氮化物基半导体器件中的半导体外延层为平面型氮化镓外延层。图1是现有技术中提供的一种氮化物基半导体器件的剖面结构示意图，参考图1，衬底1、第一氮化物半导体层2和第二氮化物半导体层3依次层叠设置，栅极4位于第二氮化物半导体层3上；图中的虚线用于表示第一氮化物半导体层2和第二氮化物半导体层3之间形成的2DEG(two-dimensional electron gas二维电子气体)。由于第一氮化物半导体层2和第二氮化物半导体层3为平面型氮化镓外延层，使得不同带隙的两种材料之间形成平面型的异质结；而平面型的异质结限制了氮化物基半导体器件单位面积内的2DEG含量，使得半导体器件存在有效导通电流低、导通电阻较大的问题，并且存在半导体器件的空间利用率低的问题。

发明内容

本发明实施例提供了一种半导体器件以及制备方法，以提高半导体器件的空间利用率，增大半导体器件的有效导通电流，降低半导体器件的导通电阻。

根据本发明的一方面，提供了一种半导体器件，包括：

衬底；

第三氮化物半导体层，位于所述衬底的一侧，所述第三氮化物半导体层具有第一表面；所述第一表面包括至少一个第一凹槽；所述第一表面为所述第三氮化物半导体层远离所述衬底一侧的表面；

第一氮化物半导体层，位于所述第三氮化物半导体层具有第一凹槽的第一表面；所述第一氮化物半导体层远离所述衬底一侧的表面在所述第一凹槽处具有第二凹槽；

第二氮化物半导体层，位于所述第一氮化物半导体层远离所述衬底的一侧，并覆盖所述第一氮化物半导体层的表面；所述第二氮化物半导体层具有与所述第一氮化物半导体层不同的带隙；

栅极结构，位于所述第二氮化物半导体层远离所述衬底的一侧；所述栅极结构在所述衬底上的垂直投影与所述第二凹槽在所述衬底上的垂直投影部分重叠。

可选的，所述第一表面包括多个沿第一方向延伸的第一凹槽；多个所述第一凹槽沿第二方向依次排列；

所述栅极结构沿所述第二方向延伸；所述第一方向与所述第二方向互相交叉；所述第一凹槽与所述第二凹槽一一对应设置。

可选的，所述第三氮化物半导体层具有与所述第一氮化物半导体层相同的带隙。

可选的，所述第三氮化物半导体层的材料与所述第一氮化物半导体层的材料相同，且所述第三氮化物半导体层中掺杂有碳元素。

可选的，所述第一凹槽的深度小于或等于100nm。

可选的，在垂直于所述第一凹槽延伸的方向上，所述第一凹槽的宽度大于或等于0.2μm。

可选的，所述半导体器件还包括：

第一电极和第二电极；所述第一电极和所述第二电极位于所述第二氮化物半导体层远离所述衬底一侧的表面；且所述源极和所述漏极位于所述栅极结构的相对两侧；

所述第二凹槽在所述衬底上的垂直投影与所述第一电极和所述第二电极在所述衬底上的垂直投影无交叠。

可选的，所述半导体器件还包括：

第一电极和第二电极；所述第一电极和所述第二电极位于所述第二氮化物半导体层远离所述衬底一侧的表面；且所述第一电极和所述第二电极位于所述栅极结构的相对两侧；

所述第二凹槽在所述衬底上的垂直投影与所述第一电极和所述第二电极在所述衬底上的垂直投影部分重叠。

根据本发明的另一方面，提供了一种半导体器件的制备方法，包括：

提供衬底；

在所述衬底的一侧形成第三氮化物半导体层；

刻蚀所述第三氮化物半导体层的第一表面，以在所述第一表面中形成至少一个第一凹槽；所述第一表面为所述第三氮化物半导体层远离所述衬底一侧的表面；

在所述第三氮化物半导体层的第一表面以及所述第一凹槽的表面形成第一氮化物半导体层；其中，所述第一氮化物半导体层远离所述衬底一侧的表面在所述第一凹槽处具有第二凹槽；

形成第二氮化物半导体层；所述第二氮化物半导体层位于所述第一氮化物半导体层远离所述衬底的一侧，并覆盖所述第一氮化物半导体层的表面；所述第二氮化物半导体层具有与所述第一氮化物半导体层不同的带隙；

于所述第二氮化物半导体层远离所述衬底的一侧形成栅极结构；所述栅极结构在所述衬底上的垂直投影与所述第二凹槽在所述衬底上的垂直投影部分重叠。

可选的，在所述衬底的一侧形成第三氮化物半导体层，包括：

在所述衬底的一侧沉积与所述第一氮化物半导体层相同的半导体材料，并半导体在材料中掺杂碳元素，形成所述第三氮化物半导体层。

本发明实施例提供的技术方案，通过在第三氮化物半导体层表面处理出横向凹槽，在实际器件面积不变的情况下，可以增大第一氮化物半导体层与第二氮化物半导体层的接触面积，从而增大源极和漏极之间的导通面积，以获得更大的输出电流密度与更小的输出阻抗，栅极的控制能力也会增强；将半导体器件的2DEG二维栅极结构，拓展到了三维空间，在垂直于衬底的方向上进行拓展，使得半导体器件的空间利用率被提高，且不影响器件的性能。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中提供的一种氮化物基半导体器件的剖面结构示意图；

图2是本发明实施例提供的一种半导体器件的俯视图；

图3是图2所示结构沿剖线AA1的剖面结构示意图；

图4是本发明实施例提供的一种第三氮化物半导体层的剖面结构示意图；

图5是本发明实施例提供的一种第三氮化物半导体层与第一氮化物半导体层的层叠结构的剖面结构示意图；

图6是图2所示结构沿剖线B-B1或沿剖线C-C1的一种剖面结构示意图；

图7是图2所示结构沿剖线B-B1或沿剖线C-C1的另一种剖面结构示意图；

图8是本发明实施例提供的一种半导体器件的制备方法的流程图；

图9至图15是本发明实施例提供一种半导体器件的制备方法中步骤S110至步骤S160的剖面结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明实施例提供了一种半导体器件，图2是本发明实施例提供的一种半导体器件的俯视图，图3是图2所示结构沿剖线AA1的剖面结构示意图，图4是本发明实施例提供的一种第三氮化物半导体层的剖面结构示意图，图5是本发明实施例提供的一种第三氮化物半导体层与第一氮化物半导体层的层叠结构的剖面结构示意图，参考图2～图5，半导体器件包括：

衬底10；

第三氮化物半导体层12，位于所述衬底10的一侧，所述第三氮化物半导体层12具有第一表面；所述第一表面包括至少一个第一凹槽01；所述第一表面为所述第三氮化物半导体层12远离衬底10一侧的表面；

第一氮化物半导体层20，位于第三氮化物半导体层12具有第一凹槽01的第一表面；第一氮化物半导体层20远离衬底10一侧的表面在第一凹槽01处具有第二凹槽02；

第二氮化物半导体层30，位于第一氮化物半导体层20远离衬底10的一侧，并覆盖第一氮化物半导体层20的表面；第二氮化物半导体层30具有与第一氮化物半导体层20不同的带隙；

栅极结构40，位于第二氮化物半导体层30远离衬底10的一侧；栅极结构40在衬底10上的垂直投影与第二凹槽02在衬底10上的垂直投影部分重叠。

具体的，衬底10可以是半导体衬底10。衬底10的材料可包含但不限于Si、SiGe、SiC、砷化镓、p掺杂Si、n掺杂Si、蓝宝石、绝缘体上半导体(如绝缘体上硅(SOI)或其它合适的衬底材料。在一些实施例中，衬底10可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如，III-V化合物)。在其它实施例中，衬底10的材料可包含具有<111>定向的硅衬底。在一些实施例中，衬底10可以包含缓冲层，缓冲层可与第一氮化物半导体层20接触，缓冲层用于减小衬底10与第一氮化物半导体层20之间的晶格和热失配，由此解决归因于失配/差异的缺陷。缓冲层可包含III-V化合物。III-V化合物可包含但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料可进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。在一些实施例中，衬底10可进一步包含成核层。成核层可形成于缓冲层下方。成核层用于提供过渡以适应衬底10与缓冲层的III-氮化物层之间的失配/差异。成核层的示例性材料可包含但不限于AlN或其合金中的任一种。

第一氮化物半导体层20位于第三氮化物半导体层12远离衬底10的一侧，第二氮化物半导体层30位于第一氮化物半导体层20远离衬底10的一侧。第一氮化物半导体层20的材料可包含但不限于氮化物或III-V族化合物，如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。第二氮化物半导体层30的材料可包含但不限于III-V族氮化物半导体材料，如GaN、AlGaN、InN、AlInN、InGaN、AlInGaN或其组合。选择第一氮化物半导体层20的材料的带隙(即，禁带宽度)和第二氮化物半导体层30的材料的带隙不同，使得二者电子亲和力彼此不同且在其间形成异质结。

设置第一氮化物半导体层20的材料的带隙小于第二氮化物半导体层30的材料的带隙，举例来说，第一氮化物半导体层20可选择为具有大约3.4eV的带隙的GaN层，第二氮化物半导体层30可选择为具有大约4.0eV的带隙的AlGaN层，由此，第一氮化物半导体层20和第二氮化物半导体层30可分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子积聚在三角阱中，由此产生邻近于异质结的二维电子气(2DEG)区。因此，氮化物基半导体器件能够包含至少一个基于GaN的高电阻迁移率晶体管(HEMT)。应注意，2DEG区的形成同沟道与势垒层之间的极化效应的程度正相关。然而，本发明也覆盖这样的情况，其中顶层相比于底层具有低的带隙。此布置导致在异质结结构内形成二维空穴气(2DHG)。

栅极结构40位于第二氮化物半导体层30远离衬底10的一侧。栅极结构40可以包括栅极电极和设置在栅极电极与第二氮化物半导体层30之间的第四氮化物半导体层。栅极电极的材料可以是金属或金属化合物，包括但不限于钨(W)、金(Au)、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、其他金属化合物、氮化物、氧化物、硅化物、掺杂半导体、金属合金或其组合。第四氮化物半导体层的材料可包含但不限于p掺杂III-V族氮化物半导体材料，如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN或其组合。可通过使用如Be、Zn、Cd和Mg的p型杂质来得到p掺杂材料。

其中，第三氮化物半导体层12靠近第一氮化物半导体层20一侧的表面包括至少一个第一凹槽01。具于第一凹槽01，在第三氮化物半导体层12的表面生长第一氮化物半导体层20后，第一氮化物半导体层20远离第三氮化物半导体层12一侧的表面在第一凹槽01处可以形成第二凹槽02。在第一氮化物半导体层20的表面形成第二氮化物半导体层30后，第一氮化物半导体层20与第二氮化物半导体层30之间形成的异质结界面包括位于第二凹槽02之间的平面区以及位于第二凹槽02中的凹陷区。通过在器件的第三维度中创建由二维电子气构成的竖直和横向沟道，使得半导体器件的空间利用率被提高，该3D几何形状允许电流密度显著增加，降低器件的输出阻抗，其中沟道连接到源和漏区域。

本发明实施例提供了一种半导体器件，通过在第三氮化物半导体层表面处理出第一凹槽，在实际器件面积不变的情况下，可以增大第一氮化物半导体层与第二氮化物半导体层的接触面积，从而增大源极和漏极之间的导通面积，可以获得较大的输出电流密度与较小的输出阻抗，栅极控制能力也会有对应增强；将半导体器件的2DEG二维栅极结构，拓展到了三维空间，在垂直于衬底的方向上进行拓展，使得半导体器件的空间利用率被提高，且不影响器件的性能。此外，本方案在第三氮化物半导体层表面处理出的第一凹槽，利用第三氮化物半导体层表面的第一凹槽，在第一氮化物半导体层远离衬底一侧的表面形成第二凹槽，相对于直接刻蚀第一氮化物半导体层的表面，可以降低对第一氮化物半导体层损坏的概率，从而提高半导体器件的生产合格率和半导体器件的质量。

可选的，参考图2，半导体器件多采用多栅指结构，栅极G(即栅极结构40)、源极S和漏极D呈条状，栅极G、源极S和漏极D之间的间距在进行版图设计时可以自行调节。但是条状的栅极G、源极S和漏极D在有源区外具有裸露的端面，进而引起边缘效应导致栅极关态下的漏电。本发明实施例的解决方式是增加IMP(Implant，离子注入)制程形成如图2中的离子注入层100，将边缘的2DEG打断以阻止漏电，降低边缘效应。

在上述实施例的基础上，在本发明的一个实施例中，请继续参考图2～图5，第一表面包括多个沿第一方向X延伸的第一凹槽01；多个第一凹槽01沿第二方向Y依次排列；栅极结构40沿第二方向Y延伸；第一方向X与第二方向Y互相交叉；第一凹槽01与第二凹槽02一一对应设置。其中，图2中示例性的画出一方向X与第二方向Y互相垂直。

具体的，在区域Q1中的结构可构成一个晶体管。在区域Q1中，第三氮化物半导体层12的第一表面设置多个沿第一方向X延伸并沿第二方向Y间隔排列的第一凹槽01。在第三氮化物半导体层12表面形成的第一氮化物半导体层20后，基于第三氮化物半导体层12表面的第一凹槽01，可以使得第一氮化物半导体层20远离衬底10一侧的表面形成多个沿第一方向X延伸并沿第二方向Y间隔排列的第二凹槽02。也就是说，在第一表面设置多个沿第一方向X延伸并沿第二方向Y间隔排列的第一凹槽01，可以进一步的增大第一氮化物半导体层20与第二氮化物半导体层30之间的接触面积，从而可以获得更大的输出电流密度与更小的输出阻抗，栅极控制能力也对应会有所增强；将半导体器件的2DEG二维栅极结构40，拓展到了三维空间，在垂直于衬底10的方向上进行多次拓展，使得半导体器件的空间利用率被进一步的提高。

在上述任意实施例的基础上，在本发明的一个实施例中，第三氮化物半导体层12具有与第一氮化物半导体层20相同的带隙，防止第一氮化物半导体层20与第三氮化物半导体层12之间产生异质结。

在上述任意实施例的基础上，在本发明的一个实施例中，第三氮化物半导体层12的材料与第一氮化物半导体层20的材料相同，且第三氮化物半导体层12中掺杂有碳元素。

可以理解为，在第三氮化物半导体层12中掺杂碳元素，可以增大半导体器件的击穿电压，从而提高半导体器件的耐压性。另外，第三氮化物半导体层12的材料与第一氮化物半导体层20的材料相同，可以简化半导体器件的制备流程，并减小第三氮化物半导体层12与第一氮化物半导体层20之间的晶格和热失配。示例性的，第一氮化物半导体层20的材料为无掺杂的GaN；第三氮化物半导体层12的材料为GaN，且掺杂有碳元素。

在上述任意实施例的基础上，在本发明的一个实施例中，参考图4，第一凹槽01的深度d1小于或等于100nm。可以理解为，设置第一凹槽01的深度d1小于或等于100nm，可以防止由于第一凹槽01的深度d1过大，而导致第一氮化物半导体层20在第一凹槽01的底部出现断层的情况，进而保证半导体器件的生产合格率。

在上述任意实施例的基础上，在本发明的一个实施例中，参考图4和图5，在垂直于第一凹槽01延伸的方向上(即在第二方向Y上)，第一凹槽01的宽度L1大于或等于0.2μm。

可以理解为，设置第一凹槽01的宽度L1大于或等于0.2μm，可以防止第一凹槽01的宽度L1过小，而导致在形成第一氮化物半导体层20时，第一凹槽01侧壁上的第一氮化物半导体层20接触或接近接触，使得第一氮化物半导体层20的材料填充或接近填充满第一凹槽01，进而导致无法在第一氮化物半导体层20的表面形成第二凹槽02。

在上述任意实施例的基础上，在本发明的一个实施例中，图6是图2所示结构沿剖线B-B1或沿剖线C-C1的一种剖面结构示意图，参考图6和图2，半导体器件还包括：

第一电极51和第二电极52；所述第一电极51和所述第二电极52位于所述第二氮化物半导体层30远离所述衬底10一侧的表面；且所述第一电极51和所述第二电极52位于所述栅极结构40的相对两侧；

第二凹槽02在衬底10上的垂直投影与第一电极51和第二电极52在衬底10上的垂直投影无交叠。

具体的，第一电极51位于第二氮化物半导体层30远离衬底10的一侧，并与第二氮化物半导体层30接触。第二电极52位于第二氮化物半导体层301远离衬底10的一侧，并与第二氮化物半导体层301接触。其中，第一电极51可以为源极S，第二电极52为漏极D；或者，第一电极51可以为漏极D，第二电极52为源极S。第一电极51和第二电极52的作用取决于装置设计。第二凹槽02在衬底10上的垂直投影与第一电极51和第二电极52在衬底10上的垂直投影无交叠，且第二凹槽02在衬底10上的垂直投影位于第一电极51和第二电极52在衬底10上的垂直投影之间。其中，第一电极51和第二电极52沿第二方向Y延伸。

第一电极51和第二电极52可包含但不限于金属、合金、掺杂半导体材料(例如掺杂结晶硅)、例如硅化物和氮化物的化合物、其它导体材料或其组合。第一电极51和第二电极52可以是单个层，或者是具有相同或不同组成的多个层。在一些实施例中，第一电极51和第二电极52与第二氮化物半导体层30形成欧姆接触。欧姆接触可通过将Ti、Al或其它合适的材料应用于第一电极51和第二电极52来实现。

在上述任意实施例的基础上，在本发明的另一个实施例中，图7是图2所示结构沿剖线B-B1或沿剖线C-C1的另一种剖面结构示意图，参考图7和图2，半导体器件还包括：

第一电极51和第二电极52；所述第一电极51和所述第二电极52位于所述第二氮化物半导体层30远离所述衬底10一侧的表面；且所述第一电极51和所述第二电极52位于所述栅极结构40的相对两侧；

第二凹槽02在衬底10上的垂直投影与第一电极51和第二电极52在衬底10上的垂直投影部分重叠。

具体的，第二凹槽02在衬底10上的垂直投影与第一电极51和第二电极52在衬底10上的垂直投影部分重叠，可以增大第一电极51与第二氮化物半导体层30的接触面积，以及增大第二电极52与第二氮化物半导体层30的接触面积，从而降低第一电极51与第二氮化物半导体层30的接触电阻，以及第二电极52与第二氮化物半导体层30的接触电阻，进而可以增大第一电极51和第二电极52的电流通量。

本发明实施例还提供了一种半导体器件的制备方法，用于制备上述任已实施例所述的半导体器件，图8是本发明实施例提供的另一种半导体器件的制备方法的流程图，图9至图15是本发明实施例提供一种半导体器件的制备方法中步骤S110至步骤S160的剖面结构示意图，参考图8至图15，半导体器件的制备方法包括：

S110、提供衬底。

S120、在衬底的一侧形成第三氮化物半导体层。

具体的，具体的，参考图9，第三氮化物半导体层12位于衬底10的一侧，第三氮化物半导体层12具有与第一氮化物半导体层相同的带隙。

S130、刻蚀第三氮化物半导体层的第一表面，以在第一表面中形成至少一个第一凹槽；第一表面为第三氮化物半导体层远离衬底一侧的表面。

具体的，参考图10～图13，刻蚀第三氮化物半导体层12远离衬底10一侧的表面，形成至少一个第一凹槽01具体包括：

在第三氮化物半导体层12远离衬底10一侧的表面旋涂光阻胶101；

基于掩膜板102对光阻胶101进行曝光处理，并对曝光处理后的光阻胶通过显影液进行显影，以对光阻胶101图案化；

基于图案化后的光阻胶101，通过等离子刻蚀法对第三氮化物半导体层12的表面进行刻蚀处理，形成至少一个凹槽01；并去除光阻胶101。

可选的，刻蚀完成第三氮化物半导体层12后，可以通过例如HCL溶液(稀盐酸)或者DHF溶液(稀氟氢酸)对第三氮化物半导体层12的表面进行清洗处理，以提高后续工艺制备的半导体外延层的质量。

S140、在第三氮化物半导体层的表面以及第一凹槽的表面形成第一氮化物半导体层；其中，第一氮化物半导体层远离衬底一侧的表面在第一凹槽处具有第二凹槽。具体的，参考图14，具于第一凹槽01，在第三氮化物半导体层12的表面生长第一氮化物半导体层20后，第一氮化物半导体层20远离衬底10一侧的表面在第一凹槽01处可以形成第二凹槽02。

S150、形成第二氮化物半导体层；第二氮化物半导体层位于第一氮化物半导体层远离衬底的一侧，并覆盖第一氮化物半导体层的表面；第二氮化物半导体层具有与第一氮化物半导体层不同的带隙。具体的，参考图15，在第一氮化物半导体层20的表面形成第二氮化物半导体层30后，使第一氮化物半导体层20与第二氮化物半导体层30之间形成的异质结界面包括位于第二凹槽02之间的平面区以及位于第二凹槽02中的凹陷区。

S160、于第二氮化物半导体层远离衬底的一侧形成栅极结构；栅极结构在衬底上的垂直投影与第二凹槽在衬底上的垂直投影部分重叠。具体的，参考图3，将半导体器件的2DEG二维栅极结构40，拓展到了三维空间，在垂直于衬底的方向上进行拓展，使得半导体器件的空间利用率被提高，且不影响器件的性能。

本发明实施例提供的半导体器件的制备方法，通过在第三氮化物半导体层表面处理出第一凹槽，具于第一凹槽，在第三氮化物半导体层的表面生长第一氮化物半导体层后，第一氮化物半导体层远离衬底一侧的表面在第一凹槽处可以形成第二凹槽。在第一氮化物半导体层的表面形成第二氮化物半导体层后，使第一氮化物半导体层与第二氮化物半导体层之间形成的异质结界面包括位于第二凹槽之间的平面区以及位于第二凹槽中的凹陷区。在实际器件面积不变的情况下，可以增大第一氮化物半导体层与第二氮化物半导体层的接触面积，从而增大源极和漏极之间的导通面积，可以获得较大的输出电流密度与较小的输出阻抗，栅极控制能力也会有对应增强；将半导体器件的2DEG二维栅极结构，拓展到了三维空间，在垂直于衬底的方向上进行拓展，使得半导体器件的空间利用率被提高，且不影响器件的性能。

此外，本方案在第三氮化物半导体层表面处理出的第一凹槽，利用第三氮化物半导体层表面的第一凹槽，在第一氮化物半导体层远离衬底一侧的表面形成第二凹槽，相对于直接刻蚀第一氮化物半导体层的表面，可以降低对第一氮化物半导体层损坏的概率，从而提高半导体器件的生产合格率和半导体器件的质量。

可选的，在衬底的一侧形成第三氮化物半导体层，包括：

在衬底的一侧沉积与第一氮化物半导体层相同的材料，并在材料中掺杂碳元素，形成第三氮化物半导体层。

可选的，半导体器件的制备方法还包括：于所述第二氮化物半导体层远离所述衬底一侧的表面形成第一电极和第二电极；第一电极和第二电极位于栅极结构的相对两侧。

具体的，参考图6和图7，并结合图2，第一电极51可以为源极S，第二电极52为漏极D；或者，第一电极51可以为漏极D，第二电极52为源极S。图中示例性的画出第一电极51为漏极D，第二电极52为源极S。第一表面包括多个沿第一方向X延伸的第一凹槽01；多个第一凹槽01沿第二方向Y依次排列；第一方向X与第二方向Y互相交叉。第一凹槽01与第二凹槽02一一对应设置。多个第二凹槽02沿第一方向X，并沿第二方向Y依次排列。其中，源极S、漏极D和栅极G(即栅极结构40)可以均沿第二方向Y延伸，源极S、漏极D和栅极G呈条状。

在本法的一个实施例中，参考图6，第二凹槽02在衬底10上的垂直投影与第一电极51和第二电极52在衬底10上的垂直投影无交叠，且第二凹槽02在衬底10上的垂直投影位于第一电极51和第二电极52在衬底10上的垂直投影之间。

在本法的另一个实施例中，参考图7，第二凹槽02在衬底10上的垂直投影与第一电极51和第二电极52在衬底10上的垂直投影部分重叠，也就是说第二凹槽02在第一方向X延伸至第一电极51和第二电极52处，使得第一电极51与第二氮化物半导体层30的接触面积增大，以及第二电极52与第二氮化物半导体层30的接触面积增大。从而降低第一电极51与第二氮化物半导体层30的接触电阻，以及第二电极52与第二氮化物半导体层30的接触电阻，进而可以增大第一电极51和第二电极52的电流通量。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。