固态硬盘及其运行方法

技术领域

本申请涉及数据存储技术领域，尤其涉及一种固态硬盘及其运行方法。

背景技术

NAND闪存技术的发展推动了固态硬盘产业，固态硬盘与主机之间使用高速串行接口如SATA，PICe等技术，内部由用于存储数据的一组NAND存储芯片，以及一个固态硬盘主控芯片(SSD Controller)组成。

在存储芯片的生产制程工艺中，常常产生一些不良的，或者适配差的问题存储芯片，或者在购买的一些芯片颗粒当中的存在不良芯片或无法适配所需要制备的固态硬盘的问题芯片，造成存储芯片的浪费，如何利用这些问题芯片，避免成本浪费成为亟待解决的问题。

发明内容

本申请目的是提供一种固态硬盘及其运行方法，利用存在问题的存储芯片制备固态硬盘，以减少成本浪费。

本申请公开了一种固态硬盘，所述固态硬盘包括主电路板、固态硬盘主控芯片、存储芯片和数据信号控制模块，所述固态硬盘主控芯片设置在所述主电路板上；所述存储芯片设置在所述主电路板上，与所述固态硬盘主控芯片连接；所述数据信号控制模块，与所述存储芯片连接；其中，所述存储芯片包括主控单元和晶圆，所述主控单元集成在所述晶圆上，所述数据信号控制模块与所述主控单元的外围信号引脚连接，并控制所述主控单元的数据信号的输出。

可选的，所述存储芯片包括UFS芯片，所述数据信号控制模块包括控制电源电路，所述主控单元包括状态指示引脚，所述转态指示引脚通过走线与所述控制电源电路连接；所述控制电源电路控制状态指示引脚的电平，以控制所述存储芯片的输出信号的输出。

可选的，所述固态硬盘包括计时模块，所述计时模块与所述存储芯片以及控制电源电路连接，所述计时模块记录所述存储芯片断开数据信号输出的时间；所述控制电源电路与所述存储芯片的主控单元连接，所述固态硬盘主控芯片控制所述控制电源电路与所述存储芯片的主控单元的导通和关断；当所述计时模块记录所述存储芯片断开数据信号输出的时间超过预设时间时，控制所述电源电路断开对所述主控单元的供电。

可选的，所述主控单元包括第一控制器和第一纠错电路，所述第一控制器与所述第一纠错电路连接；所述第一控制器用于监控闪存的擦除次数，根据擦除次数控制所述第一纠错电路确定是否进行纠错，若纠错停止，则控制断开所述存储芯片存储的数据信号的的输出。

可选的，所述固态硬盘主控芯片包括第二控制器和第二纠错电路，所述第二控制器和第二纠错电路连接；当所述储存芯片断开数据信号的输出时，所述第二控制器启动所述第二纠错电路对存储的数据进行纠错。

本申请还公开了一种固态硬盘的运行方法，所述运行方法用于如上任一所述的固态硬盘，所述运行方法包括步骤：

启动固态硬盘的第一运行机制，控制所述储存芯片的数据信号输出；以及

启动固态硬盘的第二运行机制，控制断开所述储存芯片的数据信号输出。

可选的，所述启动固态硬盘的第一运行机制，控制所述储存芯片的数据信号输出的步骤前包括：

监测所述存储芯片的擦除次数，若擦除次数小于预设的擦除次数，则启动固态硬盘的第一运行机制，若擦除次数大于预设的擦除次数，则启动固态硬盘的第二运行机制。

可选的，所述启动固态硬盘的第一运行机制，控制所述储存芯片的数据信号输出的步骤包括：

启动存储芯片的纠错机制，停止固态硬盘主控芯片的纠错机制。

可选的，所述启动固态硬盘的第二运行机制，控制断开所述储存芯片的数据信号输出的步骤前包括：

控制拉高所述存储芯片的状态指示引脚电平，断开对所述存储芯片的供电。

可选的，所述监测所述存储芯片的擦除次数，若擦除次数小于预设的擦除次数，则启动固态硬盘的第一运行机制，若擦除次数大于预设的擦除次数，则启动固态硬盘的第二运行机制的步骤包括：

若擦除次数小于预设的擦除次数，则启动固态硬盘的第一运行机制，启动存储芯片的纠错机制，停止固态硬盘主控芯片的纠错机制；当擦除次数大于预设的擦除次数，则断开对存储芯片的数据信号的输出，启动固态硬盘主控芯片的纠错机制；固态硬盘主控芯片启动垃圾回收机制，存储芯片接收闪存的垃圾回收机制。

相对于现有的利用主控损坏的存储芯片制备固态硬盘的方案来说，本申请可以使用主控损坏，而晶圆没有问题的存储芯片制备固态硬盘，同时也可以使用适配性低，但是主控和晶圆都没有损坏的存储芯片制备固态硬盘，通过增加数据信号控制模块，可以主动控制存储芯片的主控断开，从而控制主控单元的数据信号的输出，避免数据信号的传输干扰，同时在需要开启主控单元的时候，也可以通过数据信号控制模块来开启，进而可以利用存储芯片本申请的纠错机制对数据信号进行纠错，减少固态硬盘主控芯片内的纠错机制的工作次数，提高固态硬盘的使用寿命。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请的第一实施例的一种固态硬盘的结构示意图；

图2是本申请的第二实施例的固态硬盘的结构示意图；

图3是本申请的第三实施例的固态硬盘的结构示意图；

图4是本申请的第三实施例的运行方法的流程示意图。

其中，100、固态硬盘；200、主电路板；300、固态硬盘主控芯片；310、第二控制器；320、第二纠错电路；400、存储芯片；410、主控单元；411、状态指示引脚；412、第一控制器；413、第一纠错电路；420、晶圆；500、数据信号控制模块；510、控制电源电路；600、计时模块。

具体实施方式

需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。

在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。

另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下面参考附图和可选的实施例对本申请作详细说明。

如图1所示，作为本申请的第一实施例，公开了一种固态硬盘100，所述固态硬盘100包括主电路板200、固态硬盘主控芯片300、存储芯片400和数据信号控制模块500，所述固态硬盘主控芯片300设置在所述主电路板200上；所述存储芯片400设置在所述主电路板200上，与所述固态硬盘主控芯片300通过主电路板200上对应的布线连接；所述数据信号控制模块500，与所述存储芯片400通过主电路板200上对应的布线连接；其中，所述存储芯片400包括主控单元410和晶圆413，所述主控单元410集成在所述晶圆413上，所述数据信号控制模块500与所述主控单元410的外围信号引脚连接，并控制所述主控单元410的数据信号的输出。

本申请在固态硬盘100中重新设计了数据信号控制模块500，数据信号控制模块500主要用于控制存储芯片400的信号输出，避免存储芯片400的主控单元410输出的信号对其他信号造成干扰；本申请的固态硬盘100制备所述的存储芯片400主要采用的是在芯片制备过程中或购买的芯片中存在问题的UFS芯片，当然也可以是EMMC芯片；用UFS芯片外围接出的Nand Flash信号引脚结合数据信号控制模块500设计固态硬盘100，不仅可以使用主控损坏，而晶圆413没有问题的存储芯片400制备固态硬盘100，同时也可以使用适配性低，但是主控和晶圆413都没有损坏的存储芯片400制备固态硬盘100，通过增加数据信号控制模块500，可以主动控制存储芯片400的主控断开，从而控制主控单元410的数据信号的输出，避免数据信号的传输干扰，同时在需要开启主控单元410的时候，也可以通过数据信号控制模块500来开启，进而可以利用存储芯片400本申请的纠错机制对数据信号进行纠错，减少固态硬盘主控芯片300内的纠错机制的工作次数，提高固态硬盘主控芯片300的使用寿命，进而提高固态硬盘100的使用寿命。

进一步的，如图2所示，所述数据信号控制模块500包括控制电源电路510，所述主控单元410包括状态指示引脚411，所述转态指示引脚通过走线与所述控制电源电路510连接；所述控制电源电路510控制状态指示引脚411(RB)的电平，以控制所述存储芯片400的输出信号的输出，利用外围的控制电源电路510拉高RB引脚的电平，告知存储芯片400的主控单元410，此时不进行数据传输，主控单元410进入休眠状态，需要进行数据传输时，则通过控制电源电路510拉低RB引脚的电平，告知存储芯片400的主控单元410，进行数据传输，主控单元410进入数据传输状态。

另外，所述固态硬盘100包括计时模块600，所述计时模块600与所述存储芯片400以及控制电源电路510连接，所述计时模块600记录所述存储芯片400断开数据信号输出的时间；所述控制电源电路510与所述存储芯片400的主控单元410连接，所述固态硬盘主控芯片300控制所述控制电源电路510与所述存储芯片400的主控单元410的导通和关断；当所述计时模块600记录所述存储芯片400断开数据信号输出的时间超过预设时间时，控制所述电源电路断开对所述主控单元410的供电，不需要存储芯片400的主控单元410工作时，可以直接切断对主控单元410的供电。

在长时间不进行数据传输时，固态硬盘100控制器通过外围电路直接断开UFS或者EMMC芯片的主控单元410的电源，进一步减少芯片功耗。在进行数据传输时，固态硬盘100控制器打开UFS芯片的主控单元410的电源并通知主控单元410进入相应的工作状态。

如图3所示，作为本申请的第三实施例，是对上述实施例的进一步的细化，参考图1至图3所示，所述主控单元410包括第一控制器412(也成为控制器Core)和第一纠错电路413(LDPC引擎)，所述第一控制器412与所述第一纠错电路413连接；所述第一控制器412用于监控闪存的擦除次数，根据擦除次数控制所述第一纠错电路413确定是否进行纠错，若纠错停止，则控制断开所述存储芯片400存储的数据信号的的输出。所述固态硬盘主控芯片300包括第二控制器310和第二纠错电路320，所述第二控制器310和第二纠错电路320连接；当所述储存芯片断开数据信号的输出时，所述第二控制器310启动所述第二纠错电路320对存储的数据进行纠错；需要说明的是，无论是固态硬盘主控芯片300还是存储芯片400，均有主控单元410和晶圆413，主控集成在晶圆413上，主控单元410上设置nand接口，还有对应的控制器Core和LDPC引擎。

使用UFS或者EMMC芯片外围接出的Nand Flash信号引脚设计固态硬盘100，利用固态硬盘100控制芯片中的第二控制器310和UFS或者EMMC内部的第一控制器412一起提高SSD闪存数据纠错，提升数据传输可靠性、使用寿命和用户使用体验。

考虑闪存中，数据的存储是通过对闪存中的最小存储单元Cell注入、释放电子的数目来表示的。闪存的使用有寿命的，随着闪存擦除次数的增加，Cell中电子逃逸的概率增加，导致存储的数据异变。利用UFS或者EMMC内部的第一控制器412监控闪存的擦除次数，在前期擦除次数较低时，使用UFS芯片的第一控制器412进行数据纠错校验，释放第二控制器310的纠错引擎，专门负责数据传输。在擦除次数增加时，UFS芯片的第一控制器412释放数据纠错校验，交给纠错能力更强的固态硬盘100芯片的第二控制器310；同时第二控制器310释放自身的垃圾回收机制，芯片控制器接手闪存的垃圾回收机制，交替使用存储芯片400和主控芯片的纠错机制，这样不仅能保证数据传输的可靠，又能保证传输性能不降低。

如图4所示，作为本申请的第四实施例，公开了一种固态硬盘100的运行方法，所述运行方法用于如上任一实施例所述的固态硬盘100，所述运行方法包括步骤：

S1：启动固态硬盘的第一运行机制，控制所述储存芯片的数据信号输出；以及

S2：启动固态硬盘的第二运行机制，控制断开所述储存芯片的数据信号输出。

通过将一些不良的，或者适配差的问题存储芯片400，或者在购买的一些芯片颗粒当中的存在不良芯片或无法适配所需要制备的固态硬盘100的问题芯片中的外围接出的Nand Flash信号引脚设计固态硬盘100，结合数据信号控制模块，可以使得固态硬盘100可以使用两种运行机制，若直接采用不良芯片，即主控单元410损坏的芯片，则可以直接采用第一运行机制，断开主控单元410的数据信号输出，避免输出信号干扰其他信号；而选择适配性低的存储芯片400，可以兼容两种运行机制，在第二运行机制下，还可以为固态硬盘100的主控芯片分担数据纠错校验，可以避免主控芯片的纠错长时间运行下导致出错。

另外，步骤S1包括：

启动存储芯片的纠错机制，停止固态硬盘主控芯片300的纠错机制。

在存储芯片的主控单元410启动纠错机制的时候，固态硬盘100的主控芯片不需要启动纠错机制，如此可以降低固态硬盘100的主控芯片的工作负荷；当然，为了验证数据的准确性，存储芯片400完成纠错后，主控芯片也可以再次进行纠错；一般的，存储芯片400的主控单元410中第一控制器412和SSD中的第二控制器310根据闪存擦除次数，决定哪个控制器负责解码。

在步骤S2前包括：

控制拉高所述存储芯片的状态指示引脚电平，断开对所述存储芯片的供电。

在启动第二运行机制时，为了使得存储芯片400内的主控单元410失效，利用外围的控制电源电路510拉高RB引脚的电平，告知存储芯片400的主控单元410，此时不进行数据传输，主控单元410进入休眠状态，需要进行数据传输时，则通过控制电源电路510拉低RB引脚的电平，告知存储芯片400的主控单元410，进行数据传输，主控单元410进入数据传输状态。

进一步的，所述计时模块600与所述存储芯片400以及控制电源电路510连接，所述计时模块600记录所述存储芯片400断开数据信号输出的时间；当记录的时间超过预设的时间时，所述固态硬盘主控芯片300控制所述控制电源电路510与所述存储芯片400的主控单元410关断，断开对所述主控单元410的供电，存储芯片400的主控单元410不在输出数据信号。

一般的，在步骤S1之前还包括如下步骤：

S0：监测所述存储芯片的擦除次数，若擦除次数小于预设的擦除次数，则启动固态硬盘的第一运行机制，若擦除次数大于预设的擦除次数，则启动固态硬盘的第二运行机制。

进一步的，所述监测所述存储芯片的擦除次数，若擦除次数小于预设的擦除次数，则启动固态硬盘的第一运行机制，若擦除次数大于预设的擦除次数，则启动固态硬盘的第二运行机制的步骤包括：

若擦除次数小于预设的擦除次数，则启动固态硬盘的第一运行机制，启动存储芯片的纠错机制，停止固态硬盘主控芯片的纠错机制；当擦除次数大于预设的擦除次数，则断开对存储芯片的数据信号的输出，启动固态硬盘主控芯片的纠错机制；固态硬盘主控芯片启动垃圾回收机制，存储芯片接收闪存的垃圾回收机制。

本申请通过利用UFS或者EMMC内部的第一控制器412监控闪存的擦除次数，在前期擦除次数较低时，使用UFS芯片的第一控制器412进行数据纠错校验，释放SSD控制器纠错引擎，专门负责数据传输；在擦除次数增加时，UFS芯片的第一控制器412释放数据纠错校验，交给纠错能力更强的固态硬盘100芯片的第二控制器310。同时第二控制器310释放自身的垃圾回收机制，芯片控制器接手闪存的垃圾回收机制。这样不仅能保证数据传输的可靠，又能保证传输性能不降低，提升数据传输可靠性、使用寿命和用户使用体验。

需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。

需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。

以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。