一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法

技术领域

本发明属于半导体技术领域，具体涉及一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法。

背景技术

硅(Si)基光电子可良好的与COMS工艺兼容，可凭借自动化的微电子工艺平台实现大规模批量制造，具备成本低、可靠性高、集成度高的优势，是微电子与光电子集成，轻松步入光互连和信息传输快车道的不二选择方案。但从能带结构上来看，在k空间中，Si的导带底位与价带顶位置不在同一处，是一种间接带隙半导体，Si上Ⅲ-Ⅴ族材料的异质外延存在晶格失配、热膨胀失配和极性非极性界面失配等挑战，导致了外延材料中的失配位错、穿透位错、反向畴错等缺陷的产生。这些缺陷的存在极大降低了材料的光学和电学性能，直接影响器件的功能和使用，不利于硅光电子技术的发展，阻碍了硅大规模集成电路技术的进步。

一直以来，对于分子束外延(MBE)系统生长Si基Ⅲ/Ⅴ族量子结构器件而言，其重点和难点在于如何解决或降低反向畴错(APBs)问题。除此以外，传统的MBE脱氧工艺因为针对Ⅲ-Ⅴ族半导体材料，在600-700℃就可以直接完成脱氧，但是，MBE对于Si衬底原位脱氧却是一个挑战，因为MBE对于衬底的碳化层和氧化层处理很是困难，不像MOCVD技术可以通过化学反应轻松处理掉。

发明内容

为解决现有技术中存在的技术问题，本发明的目的在于提供一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法。

为实现上述目的，达到上述技术效果，本发明采用的技术方案为：

一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法，包括以下步骤：

1)Si衬底先经过分子束外延设备中的手套箱运送至Intro腔进行一次除气；

2)将完成一次除气的Si衬底传送到Buffer腔进行二次除气；

3)将完成步骤2)的Si衬底导入Growth腔进行高温梯度脱氧，完成整个脱氧过程。

进一步的，步骤1)中，一次除气温度为180℃-200℃，除气时间为3h-4h。

进一步的，步骤2)中，二次除气温度为380℃-400℃，除气时间为2h-4h。

进一步的，步骤3)中，将完成步骤2)的Si衬底导入Growth腔进行高温梯度脱氧的步骤包括：

将完成步骤2)的Si衬底导入Growth腔进行脱氧，设定加热丝截至温度为400℃-420℃，升温速率为30℃/min-50℃/min，随后依次完成步骤4)至步骤8)，完成多次脱氧操作。

进一步的，步骤4)中，当载托盘温度达到400℃-420℃后开启As保护，As压为2E-7Torr～5E-7Torr，设定截至温度为650℃，升温速率为30℃/min-50℃/min，当表头温度达到600℃-650℃后停留15min-20min并开启托盘自转，自转速率为3-5r/min。

进一步的，步骤5)中，将完成步骤4的Si衬底温度设定为900℃-950℃，升温速率为30℃/min-50℃/min，As压为1E-6Torr～2E-6Torr，并保持自转，当表头温度达到900℃-950℃后停留30min-40min。

进一步的，步骤6)中，将完成步骤5的Si衬底温度设定为1100℃-1500℃，升温速率为30℃/min-50℃/min，As压为3E-6Torr～5E-6Torr，并保持自转，当表头温度达到1100℃-1200℃后停留30min-40min。

进一步的，步骤7)中，将完成步骤6的Si衬底温度设定为1200℃-1250℃，升温速率为30℃/min-50℃/min，As压为3E-6Torr～5E-6Torr，并保持自转，当表头温度达到1200℃-1250℃后停留5min-10min。

进一步的，步骤8)中，将完成步骤7的加热盘温度设为600℃-630℃，降温速率为30℃/min-50℃/min，As压为1E-6Torr～2E-6Torr，当表头温度降至600℃-630℃后，完成整个脱氧过程。

本发明还公开了一种Si基InAs/GaAs量子点激光器结构，包括由下至上依次设置的Si衬底、GaAs薄膜、SLS层、GaAs层、SLS层、GaAs层和QD量子点层，所述Si衬底采用如上所述的一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法制备得到。

与现有技术相比，本发明的有益效果为：

本发明公开了一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法，可以有效地去除Si衬底表面的氧化物和碳化物，避免氧化层和碳化层对薄膜生长质量的不利影响；确保Si衬底表面干净，消除可能影响晶质结构的杂质或氧化物，有助于薄膜生长过程中实现更好的晶质结构，提高薄膜的结晶质量和单晶度；减小了薄膜与Si衬底界面的不利影响，促进薄膜与Si衬底的更好结合，有利于形成更稳定的异质结构；可有效减少Si基异质外延的位错和缺陷密度；可用于制备高质量的Si基InAs/GaAs量子点激光器结构。

附图说明

图1为本发明实施例1的Si基InAs/GaAs量子点激光器结构的TEM图。

具体实施方式

下面对本发明进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法，包括以下步骤：

1)Si衬底先经过分子束外延(MBE)设备中的手套箱运送至Intro腔进行一次除气，除气温度为180℃-200℃，除气时间为3h-4h；

2)将完成一次除气的Si衬底传送到Buffer腔进行二次除气，除气温度为380℃-400℃，除气时间为2h-4h；

3)将完成步骤2的Si衬底导入Growth腔进行脱氧，设定加热丝截至温度为400℃-420℃，升温速率为30℃/min-50℃/min；

4)当载托盘温度达到400℃-420℃后开启As保护，As压为2E-7Torr～5E-7Torr，设定截至温度为650℃，升温速率为30℃/min-50℃/min，当表头温度达到600℃-650℃后停留15min-20min并开启托盘自转，自转速率为3-5r/min；

5)将完成步骤4的Si衬底温度设定为900℃-950℃，升温速率为30℃/min-50℃/min，As压为1E-6Torr～2E-6Torr，并保持自转，当表头温度达到900℃-950℃后停留30min-40min；

6)将完成步骤5的Si衬底温度设定为1100℃-1500℃，升温速率为30℃/min-50℃/min，As压为3E-6Torr～5E-6Torr，并保持自转，当表头温度达到1100℃-1200℃后停留30min-40min；

7)将完成步骤6的Si衬底温度设定为1200℃-1250℃，升温速率为30℃/min-50℃/min，As压为3E-6Torr～5E-6Torr，并保持自转，当表头温度达到1200℃-1250℃后停留5min-10min；

8)将完成步骤7的加热盘温度设为600℃-630℃，降温速率为30℃/min-50℃/min，As压为1E-6Torr～2E-6Torr，当表头温度降至600℃-630℃后，完成整个脱氧过程。

本发明公开的方法中，采用高温梯度脱氧，能够更加精确的控制温度和时间，也能够更好的进行原位除气，保证腔室和样品表面的洁净，脱氧更彻底。

本发明公开的方法只适用于未做表面清洗处理的Si衬底的MBE脱氧工艺。

使用本发明公开的方法之前，需先保证MBE设备真空系统良好，本发明采用VEECOGEN 930系统：在生长室内建立高真空或超高真空(UHV)环境，通常在大于1E-10Torr的范围内；将Si衬底夹载到MBE设备的样品台上，确保表面朝向分子束源；在整个脱氧过程中，以反射式高能电子衍射仪(RHEED)进行实时原位监测腔内压力和Si衬底表面图样变化。

本发明提及的加热丝、载托盘、表头、加热盘等都是MBE设备中的部件，MBE设备可直接购买得到。

实施例1

一种硅基Ⅲ-Ⅴ半导体材料分子束外延原位脱氧方法，包括以下步骤：

1)Si衬底先经过分子束外延(MBE)设备中的手套箱运送至Intro腔进行一次除气，除气温度为200℃，除气时间为4h；

2)将完成一次除气的Si衬底传送到Buffer腔进行二次除气，除气温度为400℃，除气时间为2h；

3)将完成步骤2的Si衬底导入Growth腔进行脱氧，设定加热丝截至温度为420℃，升温速率为50℃/min；

4)当载托盘温度达到420℃后开启As保护，As压为2E-7Torr，设定截至温度为650℃，升温速率为40℃/min，当表头温度达到650℃后停留15min并开启托盘自转，自转速率为3r/min；

5)将完成步骤4的Si衬底温度设定为900℃，升温速率为30℃/min，As压为1E-6Torr，并保持自转，当表头温度达到900℃后停留30min；

6)将完成步骤5的Si衬底温度设定为1100℃，升温速率为30℃/min，As压为3E-6Torr，并保持自转，当表头温度达到1100℃后停留30min；

7)将完成步骤6的Si衬底温度设定为1200℃，升温速率为30℃/min，As压为3E-6Torr，并保持自转，当表头温度达到1200℃后停留5min；

8)将完成步骤7的加热盘温度设为600℃，降温速率为50℃/min，As压为1E-6Torr，当表头温度降至600℃后，完成整个脱氧过程；

9)保持As保护，进行后续Ⅲ-Ⅴ半导体材料的外延生长，得到Si基InAs/GaAs量子点激光器结构，其TEM图如图1所示。

对比例1

本对比例与实施例1的区别在于，本对比例缺少步骤5)至步骤8)，本对比例在步骤4)结束后，保持As保护，进行后续Ⅲ-Ⅴ半导体材料的外延生长。

对比例2

本对比例与实施例1的区别在于，本对比例缺少步骤6)至步骤8)，本对比例在步骤5)结束后，保持As保护，进行后续Ⅲ-Ⅴ半导体材料的外延生长。

对比例3

本对比例与实施例1的区别在于，本对比例缺少步骤7)至步骤8)，本对比例在步骤6)结束后，保持As保护，进行后续Ⅲ-Ⅴ半导体材料的外延生长。

对比例4

本对比例与实施例1的区别在于，本对比例缺少步骤8)，本对比例在步骤7)结束后，保持As保护，进行后续Ⅲ-Ⅴ半导体材料的外延生长。

由图1可知，Si基InAs/GaAs量子点激光器结构包括由下至上依次设置的Si衬底、GaAs薄膜、SLS层、GaAs层、SLS层、GaAs层、QD量子点层，Si衬底表面氧化层和碳化层已经被清除干净，表面洁净，避免了氧化层和碳化层对薄膜生长质量的不利影响，Si衬底与GaAs薄膜结合良好，能够形成更稳定的异质结构。但是，对比例1-4因缺少实施例1公开的完整的步骤5)至步骤8)，均未得到表面质量高的Si衬底，均未制成高质量Si基InAs/GaAs量子点激光器结构。由上可知，本发明的多次高温梯度脱氧步骤，尤其是步骤5)至步骤8)，对于获得高表面质量的Si衬底至关重要，缺少某一个或几个步骤都难以得到高表面质量的Si衬底，只有采用本发明的步骤1)至步骤8)才能获得高表面质量的Si衬底，才有望制成高质量Si基InAs/GaAs量子点激光器结构。

本发明未具体描述的部分或结构采用现有技术或现有产品即可，在此不做赘述。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。