ATE测试方法、ATE测试系统、电子设备及存储介质

技术领域

本发明涉及集成电路技术领域，具体涉及一种ATE测试方法、ATE测试系统、电子设备及存储介质。

背景技术

ATE是Automatic Test Equipment的缩写，于半导体产业意指集成电路(IC)自动测试机，用于检测集成电路功能之完整性，为集成电路生产制造之最后流程，以确保集成电路生产制造之品质。集成电路例如图像传感器芯片，其输出接口有LVDS、MIPI、DVP等，LVDS和MIPI是高速的差分数据，DVP是低速的单端并行数据。在对图像传感器芯片进行ATE相关的测试例如在LVDS接口测试中，用于数据是由芯片内部PLL产生的时钟触发，会出现和采样时钟不同步的问题。此类问题目前缺乏简便有效的解决方案。

发明内容

本发明的目的在于提供一种ATE测试方法、ATE测试系统、电子设备及存储介质，使用多倍采样的方式，解决采样时钟与数据输出时钟不同步的问题。

为实现上述目的，本发明提供一种ATE测试方法，包括：获取集成电路的数据输出的时钟频率；将ATE测试机的采样频率设置为所述时钟频率的至少二倍的预设倍数；调用设置完所述采样频率的所述ATE测试机对所述集成电路进行采样，以获取多个采样数据。

可选的，根据多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据。

可选的，所述根据多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据，具体包括：以多个所述采样数据中发生数据跳变的所述跳变点为起始位置，选取所述起始位置后预设位数的所述采样数据作为所述有效数据。

可选的，所述采样数据包括采样得到的集成电路的数据输出的时钟数据，和与对应所述时钟数据生成的检测结果数据，所述跳变点的确定方式具体包括：若相邻的两个所述时钟数据中的前一个所述时钟数据为0，后一个所述时钟数据为1，则以所述前一个所述时钟数据或所述后一个所述时钟数据作为所述跳变点。

可选的，所述采样数据包括采样得到的集成电路的数据输出的时钟数据，和与对应所述时钟数据生成的检测结果数据，所述跳变点的确定方式具体包括：若相邻的两个所述时钟数据中的前一个所述时钟数据为1，后一个所述时钟数据为0，则以所述前一个所述时钟数据或所述后一个所述时钟数据作为所述跳变点。

可选的，还包括：获取预设的目标测试结果；根据所述目标测试结果和多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据。

可选的，所述有效数据为二进制数据，所述根据所述目标测试结果和多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据，具体包括：将所述目标测试结果转化为二进制数据结果，根据所述二进制数据结果和多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据。

本发明还提供一种ATE测试系统，包括：获取模块，用于获取集成电路的数据输出的时钟频率；设置模块，用于将ATE测试机的采样频率设置为所述时钟频率的至少二倍的预设倍数；ATE测试机，用于对所述集成电路进行采样，以获取多个采样数据。

本发明还提供一种电子设备，所述电子设备包括：存储器，存储有计算机程序；处理器，与所述存储器通信相连，调用所述计算机程序时执行上述任一项所述的ATE测试方法；显示器，与所述处理器和所述存储器通信相连，用于显示与所述ATE测试方法相关交互界面。

本发明还提供一种存储介质，存储有计算机程序，该计算机程序被处理器执行时实现上述任一项所述的ATE测试方法。

本发明提供的ATE测试方法、ATE测试系统、电子设备及存储介质具有如下有益效果：

本发明提供一种ATE测试方法，包括：获取集成电路的数据输出的时钟频率；将ATE测试机的采样频率设置为所述时钟频率的至少二倍的预设倍数；调用设置完所述采样频率的所述ATE测试机对所述集成电路进行采样，以获取多个采样数据。如此设置，本发明采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

本发明还提供一种ATE测试系统，由于所述ATE测试系统与所述ATE测试方法属于同一个发明构思，因此所述ATE测试系统采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

本发明还提供一种电子设备，由于所述电子设备与所述ATE测试方法属于同一个发明构思，因此所述电子设备采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

本发明还提供一种存储介质，由于所述存储介质与所述ATE测试方法属于同一个发明构思，因此所述存储介质采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

附图说明

图1为本发明一实施例提供的ATE测试方法的流程示意图；

图2为现有技术一实施例中ATE测试机采样的结果示意图；

图3为本发明一实施例提供的ATE测试机采样的结果示意图；

图4为本发明一实施例提供的ATE测试机采样的结果进一步处理后的结果示意图；

图5为本发明一实施例提供的电子设备的方框结构示意图；

其中附图标记为：

101-处理器；102-通信接口；103-存储器；104-通信总线；105-显示器。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以包括居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不包括居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚地指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的包括，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的包括或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。

本发明的目的在于提供一种ATE测试方法、ATE测试系统、电子设备及存储介质，使用多倍采样的方式，解决采样时钟与数据输出时钟不同步的问题。

为实现上述目的，请参考图1，图1为本发明一实施例提供的ATE测试方法的流程示意图。如图1所示，本发明提供一种ATE测试方法，包括：

获取集成电路的数据输出的时钟频率；

将ATE测试机的采样频率设置为所述时钟频率的至少二倍的预设倍数；

调用设置完所述采样频率的所述ATE测试机对所述集成电路进行采样，以获取多个采样数据。

如此设置，本发明采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

下面详细说明本发明的技术原理：

请参考图2，图2为现有技术一实施例中ATE测试机采样的结果示意图。如图2所示，作为一个现有技术中的示范性的实施例如机台V93000的测试方案，其不能满足高速的差分接口LVDS测试。在数据采样中，由于测试机的时钟和芯片的输出时钟不同步的问题，很容易出现采样混乱，导致预期的数据没有抓到。具体的，比如某LVDS的CIS芯片使用V93000上电和配置寄存器(按照芯片data sheet操作)，该芯片输出模式为LVDS，输出数据为固定数1022(十进制)，输出时钟的时钟频率为60MHz，RAW10 DDR模式串行LVDS传输。若使用传统的60MHz采样，则得到图2的结果，所述采样数据包括采样得到的集成电路的数据输出的时钟数据，和与对应所述时钟数据生成的检测结果数据，所述时钟数据(图2中的CLK列)大部分是01翻转，但是有个别循环会出现混乱，有连续两个0或1出现的可能。这将导致与对应所述时钟数据生成的检测结果数据(图2中的DATA列)也有不正常的出现，比如正常应该是输出1022(十进制)，换算到二进制是1111111110，即图2中所述检测结果数据即DATA列的结果从上往下排列应该每一个循环都是9个1和1个0，而实际的情况有出现了11111111110，即10个1和1个0，具体可观察图2中DATA结果沿图2竖向呈现出的排列。

造成这种现象的原因是采样时存在采样时间间隔与数据输出的时间间隔存在不同步现象，导致错位错乱，这将导致数据无法被有效提取。

因此，采用本发明的技术方案，比如将ATE测试机的采样频率设置为360MHz，采用360MHz采样，得到图3的结果，图3为本发明一实施例提供的ATE测试机采样的结果示意图。此时我们会发现，图3中CLK列沿竖向生成的结果不再是普通的01翻转，而出现多个0和多个1交替出现，这种0和1出现变化的位置，我们称之为跳变点。根据多个所述采样数据中发生数据跳变的跳变点，可选取多个所述采样数据中的有效数据。

具体的，我们需要先定义所述跳变点的位置，确定所述跳变点。正如上述已得的，所述采样数据包括采样得到的集成电路的数据输出的时钟数据(详见图3中的CLK列)，和与对应所述时钟数据生成的检测结果数据(详见图3中的DATA列)，所述跳变点的确定方式具体包括：若相邻的两个所述时钟数据中的前一个所述时钟数据为0，后一个所述时钟数据为1，则以所述前一个所述时钟数据或所述后一个所述时钟数据作为所述跳变点。或者，若相邻的两个所述时钟数据中的前一个所述时钟数据为1，后一个所述时钟数据为0，则以所述前一个所述时钟数据或所述后一个所述时钟数据作为所述跳变点。

进一步的，所述根据多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据，具体包括：以多个所述采样数据中发生数据跳变的所述跳变点为起始位置，选取所述起始位置后预设位数的所述采样数据作为所述有效数据。

例如在图3所示的实施例中，我们可以将第三行作为所述跳变点，而第四行的数据是位于所述跳变点后的第一位的数据，将第四行作为有效数据，提取该行的所述检测结果数据(DATA)的值，为1。这样做的目的是保证选中所述检测结果数据为有效数据，因为所述时钟数据在发生0和1之间的变化的区间必然包含了所述跳变点，由于我们采用了多倍采样，相当于在两个跳变点之间更密集地采到了多个点，这样选取能够确保确实采到两个跳变点之间的数据，这个数据必然是有效数据。选取出所述有效数据后最终会形成如图4所示的结果，图4为本发明一实施例提供的ATE测试机采样的结果进一步处理后的结果示意图。

优选的，所述方法还包括：获取预设的目标测试结果；根据所述目标测试结果和多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据。所述目标测试结果是由集成电路本身的规格性质决定的，例如所述集成电路的一个单元的所述目标测试结果为1022，我们可以将1022转化为二进制数据结果1111111110，即9个1和1个0组成的二进制数，根据所述二进制数据结果和多个所述采样数据中发生数据跳变的跳变点，选取多个所述采样数据中的有效数据。

展开来说，就是在正常情况下，参考图4所示的结果，如果要对应所述目标测试结果1022，则应对应上1022的二进制数据结果1111111110即9个1和1个0组成的二进制数，那么在大量的测试结果生成后，图4的这种排列会沿竖向生成长度很长的排列，沿竖向统计所述检测结果数据(DATA)的值，应当是多组9个1和1个0组成的循环，如果是这种情况，则说明这些被测试的单元都是正常的。即使某一个单元是不正常的，也应该在整体上呈现出这样的效果：多组9个1和1个0组成的循环中，忽然出现一个循环节不是由9个1和1个0组成。这显然可以通过观察或其它方式获得。因此结合所述二进制数据结果和多个所述采样数据中发生数据跳变的跳变点，能够进一步精确检验所述有效数据是否准确。

本发明还提供一种ATE测试系统，包括：获取模块，用于获取集成电路的数据输出的时钟频率；设置模块，用于将ATE测试机的采样频率设置为所述时钟频率的至少二倍的预设倍数；ATE测试机，用于对所述集成电路进行采样，以获取多个采样数据。

由于所述ATE测试系统与所述ATE测试方法属于同一个发明构思，因此所述ATE测试系统采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

请参考图5，图5为本发明一实施例提供的电子设备的方框结构示意图。如图5所示，本发明还提供一种电子设备，所述电子设备包括：

存储器103，存储有计算机程序；

处理器101，与所述存储器通信相连，调用所述计算机程序时执行上述任一项所述的ATE测试方法；

显示器105，与所述处理器和所述存储器通信相连，用于显示与所述ATE测试方法相关GUI交互界面。

由于所述电子设备与所述ATE测试方法属于同一个发明构思，因此所述电子设备采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

如图5所示，所述电子设备还包括通信接口102和通信总线104，其中所述处理器101、所述通信接口102、所述存储器103通过通信总线104完成相互间的通信。所述通信总线104可以是外设部件互连标准(Peripheral Component Interconnect，PCI)总线或扩展工业标准结构(Extended Industry Standard Architecture，EISA)总线等。该通信总线104可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。所述通信接口102用于上述电子设备与其他设备之间的通信。

本发明中所称处理器101可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable GateArray，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器101是所述电子设备的控制中心，利用各种接口和线路连接整个电子设备的各个部分。

所述存储器103可用于存储所述计算机程序，所述处理器101通过运行或执行存储在所述存储器103内的计算机程序，以及调用存储在存储器103内的数据，实现所述电子设备的各种功能。

所述存储器103可以包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

本发明还提供一种存储介质，存储有计算机程序，该计算机程序被处理器执行时实现上述任一项所述的ATE测试方法。

由于所述存储介质与所述ATE测试方法属于同一个发明构思，因此所述存储介质采用多倍采样的方式，更密集地进行采样，这样便可以不依赖于采样频率与时钟频率的同步，在针对按时钟触发的数据的采样过程中，采样将更加精确。

由于本发明提供的存储介质与上文所述的ATE测试方法属于同一发明构思，因此本发明提供的存储介质具有上文所述的ATE测试方法的所有优点，故在此不再对本发明提供的存储介质所具有的有益效果进行一一赘述。

本发明实施方式的存储介质，可以采用一个或多个计算机可读的介质的任意组合。可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机硬盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其组合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例的实现可包括手动、自动或组合地执行所选任务。