一种基于FPGA的探地雷达回波信号接收方法

技术领域

本发明涉及一种时域脉冲探地雷达信号接收方法，具体的是一种基于FPGA的探地雷达回波信号接收方法，属于雷达技术领域。

背景技术

探地雷达(简称GPR)，是一种用于探测地下介质结构的电磁仪器设备。脉冲探地雷达是一项非常实用的雷达技术，由脉冲发生电路产生极窄的脉冲信号，经过宽带天线发射出探测脉冲，该脉冲遇到存在电性差距的界面时会发生反射，产生的回波信号进入接收天线后被采样电路采集，通过处理回波信号来提取其中的有效信息，从而推断地下的结构。如今随着电子信息的高速发展，脉冲探地雷达无损、高效等优势使得其应用在无损检测、资源勘探、考古研究、环境调查以及军事等多个不同的领域。

典型的脉冲探地雷达系统通常由三个部分组成：由脉冲发生电路与发射天线组成的发射单元、由接收天线和数据采集部分组成的接收单元以及由集成电路芯片和上位机组成的控制单元。脉冲探地雷达信号属于超宽带信号，实时采样技术需要在满足模拟带宽的同时满足高转换速率，对模数转换器件的要求非常高，因此目前的应用中通常使用等效采样技术对信号进行采集和重构。等效采样是通过重复触发待采样信号，每次从中获取一定的采样点数，经多次采样后按时间先后顺序重构采样数据，以获取较为完整的脉冲波形。

目前等效采样技术主要通过引入外部芯片实现高精度、大范围的动态延时，虽然这种方法降低了对模数转换器件性能的要求，但是引入外部芯片增加了系统的结构复杂度，并且在获取超高等效采样率的同时牺牲了采样的效率，致使探地雷达系统的移动速度受限。

发明内容

本发明的目的是提出一种基于FPGA的探地雷达回波信号接收方法。该方法在不借助外部延时芯片的情况下，通过切换PLL电路产生的四路相位等差时钟以实现时钟的粗略延时量，接着将粗调后的时钟输入DCM电路进行动态相移以实现剩余的精细延时量。通过这种级联步进延时方法生成触发脉冲，结合ADC模块实现等效采样技术，最后将重构得到的回波信号数据实时传输至千兆以太网模块。该方法利用FPGA芯片结合单个转换速率较低的ADC模块，实现了较高的等效采样率，从而降低了硬件结构复杂度以及系统对器件性能的要求。每次采样过程中采集多个数据，并且利用两个空间循环缓存数据实现连续等效采样，减少了等效采样时间，进而提高了探地雷达系统的最大移动速度。

本发明具体硬件部分包括：FPGA芯片以及与其信号连接的ADC模块和千兆以太网模块，其中FPGA芯片内部可分为时钟生成模块、信号接收控制模块、时钟粗调模块、时钟细调模块、触发信号产生模块、数据缓存重构模块以及数据传输模块。具体实现步骤包括：

步骤一：生成多路时钟并选定基准时钟

首先时钟生成模块将外部输入时钟通过FPGA芯片内部的PLL电路进行去抖并生成多路高质量时钟，其中一路传输时钟用于驱动千兆以太网模块，四路相位等差的时钟用于时钟粗调模块的输入，一路基准时钟用于等效采样控制模块的输入同时作为ADC模块的采样时钟。其中四路待切换时钟的频率相同并且与所用ADC模块的采样时钟频率保持一致，但不能超过PLL电路的最大输出时钟频率与DCM电路的最大输入频率。基准时钟与四路相位等差的时钟中相位角为0°的时钟相同，一般不低于200MHz。

步骤二：实现基于级联步进延时触发脉冲的等效采样技术

将时钟先后经过粗调模块与细调模块实现级联步进延时，然后生成具有相应延时的触发脉冲信号并输出至探地雷达发射单元，与此同时接收相应的采样数据。

子步骤1：生成步进延时时钟

待选择的四路时钟周期均为T，其时钟抖动很小、频率严格相同并且相位固定，将其输入时钟粗调模块，以基准时钟为参考，依次切换至相位滞后的时钟即可实现四分之一、二分之一以及四分之三时钟周期的粗略延时量，将粗调后的时钟输入DCM电路进行动态相移以实现剩余的精细延时量，最终达到级联步进延时的效果。

子步骤2：生成触发脉冲并进行信号采样

将基准时钟通过芯片引脚输出到ADC模块作为采样时钟，同时将经过延时调整后的时钟输入触发信号产生模块以生成同步触发信号，并通过芯片引脚输出至探地雷达发射单元使其发射出探测脉冲，同时保存ADC模块采集的数据。一次探地雷达回波信号的等效采样流程结束后，将粗延时与细延时量同时重置清零，直接开始下一次等效采样，进行新一轮的级联步进延时过程。

步骤三：等效采样数据重构与传输

先划分出两个缓存空间，将各采样阶段的数据按时间顺序缓存至某一空间对应位置，等效采样结束后将数据进行实时传输并立即进入下一次等效采样。

子步骤1：等效采样数据缓存重构

在等效采样过程中，不同采样阶段ADC模块获得信号波形不同时间位置的数据值，首先划分出两个缓存空间A和B，根据单个信号期间采样的点数p，数据缓存重构模块将每个空间划分为p个区域，每个区域缓存的数据均由每次采样数据中对应的一个数据构成，将第i次采样的第j个数据缓存至第i个区域的第(n-j+1)个缓存地址。当所有的采样数据缓存至对应地址后，在数据读取时读地址直接由1按顺序增加，即可实现探地雷达回波信号数据的重构。如果当前等效采样数据缓存至空间A，则下一次缓存至空间B，如此进行循环缓存。

子步骤2：等效采样数据传输

在一次等效采样完成时，下一次等效采样立即开始，缓存空间随即进行切换，重构后的数据被完整地缓存在某一空间的对应地址中，数据传输模块根据片选信号读取重构后的回波信号数据并将其传输至千兆以太网模块。

有益效果

1.本发明将FPGA芯片内部的PLL电路与DCM电路进行级联以实现步进延时，并结合单个转换速率较低的ADC模块实现等效采样，器件成本低，硬件结构简单。

2.本发明在单次采样过程中采集多个数据，并且利用两个空间循环缓存数据实现连续等效采样，减少了等效采样时间，进而提高了探地雷达系统的最大移动速度。

附图说明

图1是本发明基于FPGA的探地雷达回波信号接收方法的具体实施方式结构图。

图2是本发明基于级联步进延时触发脉冲的等效采样方法原理图。

图3是本发明基于FPGA的探地雷达回波信号接收方法的数据缓存重构示例图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步的详细说明，所述是为了帮助本领域技术人员理解本发明而进行的解释而不是限定。

针对时域脉冲探地雷达系统，本发明提出了一种基于FPGA的探地雷达回波信号接收方法，首先生成多路时钟并选定基准时钟，然后通过切换PLL电路产生的四路相位等差时钟以实现时钟的粗略延时量，接着将粗调后的时钟输入DCM电路进行动态相移以实现剩余的精细延时量。通过这种级联步进延时方法生成触发脉冲，结合ADC模块实现等效采样技术，最后将重构得到的回波信号数据实时传输至千兆以太网模块。该方法利用FPGA芯片结合单个转换速率较低的ADC模块，实现了较高的等效采样率，从而降低了硬件结构复杂度以及系统对器件性能的要求。每次采样过程中采集多个数据，并且利用两个空间循环缓存数据实现连续等效采样，减少了等效采样时间，进而提高了探地雷达系统的最大移动速度。

本发明基于FPGA的探地雷达回波信号接收方法如图1所示，具体硬件部分包括：FPGA芯片、ADC模块以及千兆以太网模块，其中FPGA芯片内部可分为时钟生成模块、信号接收控制模块、时钟粗调模块、时钟细调模块、触发信号产生模块、数据缓存重构模块以及数据传输模块。其中，时钟生成模块为信号接收控制模块、时钟粗调模块与数据传输模块提供时钟，信号接收控制模块负责整个等效采样的过程控制并为ADC模块提供采样时钟，时钟粗调模块为时钟细调模块提供粗略延时后的时钟，时钟细调模块为触发信号产生模块提供完整的步进延时时钟，数据缓存重构模块对每次采样的数据进行缓存并在等效采样完成后将重构的数据传输至千兆以太网模块。

具体实现步骤包括：

步骤一：生成多路时钟并选定基准时钟

首先时钟生成模块将外部输入时钟通过FPGA芯片内部的PLL电路进行去抖并生成多路高质量时钟，其中一路传输时钟用于驱动千兆以太网模块，四路相位等差的时钟用于时钟粗调模块的输入，一路基准时钟用于等效采样控制模块的输入同时作为ADC模块的采样时钟。其中四路待切换时钟的频率相同并且与所用ADC模块的采样时钟频率保持一致，但不能超过PLL电路的最大输出时钟频率与DCM电路的最大输入频率。基准时钟与四路相位等差的时钟中相位角为0°的时钟相同，一般不低于200MHz。

步骤二：实现基于级联步进延时触发脉冲的等效采样技术

本发明基于级联步进延时触发脉冲的等效采样方法如图2所示，将时钟先后经过粗调模块与细调模块实现了级联步进延时，然后生成具有相应延时的触发脉冲信号并输出至探地雷达发射单元，与此同时接收相应的采样数据。

子步骤1：生成步进延时时钟

待选择的四路时钟周期均为T，其时钟抖动很小、频率严格相同并且相位固定，将其输入时钟粗调模块，以基准时钟为参考，依次切换至相位滞后的时钟即可实现四分之一、二分之一以及四分之三时钟周期的粗略延时量，将粗调后的时钟输入DCM电路进行动态相移以实现剩余的精细延时量，最终达到级联步进延时的效果。所述方案DCM电路可实现的最小延时量Δt小于等于25ps，且最大延时量大于T/4，该方法可实现的最大等效采样率Fs＝1/Δt，此时的等效采样时间间隔为Δt，需要进行的等效采样次数n＝T/Δt，若每个信号期间采样的点数为p，则采样时间窗长度TL＝p·T，完成一次等效采样获得的总采样点数N＝n·p。

子步骤2：生成触发脉冲并进行信号采样

将基准时钟通过芯片引脚输出到ADC模块作为采样时钟，同时将经过延时调整后的时钟输入触发信号产生模块以生成同步触发信号，并通过芯片引脚输出至探地雷达发射单元使其发射出探测脉冲，同时保存ADC模块采集的p个点。第一次采样过程中，同步触发脉冲上升沿时刻相对基准时钟上升沿延时量t值为Δt，完成第一次采样后再增加一个精细延时量进行第二次采样,延时量t值为2·Δt；以此类推，每完成一次采样延时量就增加Δt，当延时量t达到T/4时，精细延时量重置清零，通过时钟粗调模块切换到相位滞后的时钟直接实现一次粗略延时，完成第n/4次采样；以此类推，当粗略延时量为3·T/4且精细延时量为T/4时，完成第n次采样，一次探地雷达信号的等效采样流程结束，粗延时与细延时量同时重置清零回到起始状态，直接开始下一次等效采样，进行新一轮的级联步进延时过程。

步骤三：等效采样数据重构与传输

本发明基于FPGA的探地雷达回波信号接收方法中的数据缓存重构方法如图3所示，先划分出两个缓存空间，将各采样阶段的数据按时间顺序缓存至某一空间对应位置，等效采样结束后将数据进行实时传输并立即进入下一次等效采样。

子步骤1：等效采样数据缓存重构

在等效采样过程中，不同采样阶段ADC模块获得信号波形不同时间位置的数据值，首先划分出两个缓存空间A和B，根据单个信号期间采样的点数p，数据缓存重构模块将每个空间划分为p个区域，每个区域缓存的数据均由每次采样数据中对应的一个数据构成，将第i次采样的第j个数据缓存至第i个区域的第(n-j+1)个缓存地址。当所有的采样数据缓存至对应地址后，在数据读取时读地址直接由1按顺序增加，即可实现探地雷达回波信号数据的重构。如果当前等效采样数据缓存至空间A，则下一次缓存至空间B，如此进行循环缓存。

子步骤2：等效采样数据传输

在一次等效采样完成时，下一次等效采样立即开始，缓存空间随即进行切换，重构后的数据被完整地缓存在某一空间的对应地址中，数据传输模块根据片选信号读取重构后的回波信号数据并将其传输至千兆以太网模块。