GOA电路及其驱动方法、显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种GOA电路及其驱动方法、显示面板。

背景技术

GOA(Gate Driver On Array)电路是指利用现有薄膜晶体管液晶显示器array(阵列)制程将Gate(栅极)行扫描驱动信号电路制作在array基板上，实现对Gate逐行扫描的驱动方式的一项技术。

GOA电路包含多个晶体管，若某个晶体管长期处于开启状态，其阈值电压容易偏移，从而导致该晶体管无法正常工作，造成GOA电路输出失效引起显示异常。例如，以正向扫描为例，在图1所示的GOA电路单元中，晶体管T6的栅极连接的是高电位信号，此晶体管T6长期处于开启状态，其阈值电压会发生偏移；尤其在车载显示等高温工作状态下该阈值电压则会偏移加速，从而导致晶体管T6的薄膜晶体管(Thin Film Transistor,TFT)特性异常，造成GOA电路输出失效引起显示异常。

因此，亟需一种GOA电路及其驱动方法、显示面板以解决上述技术问题。

发明内容

本发明实施例提供一种GOA电路及其驱动方法、显示面板，以解决现有的GOA电路包含多个晶体管，若某个晶体管长期处于开启状态，其阈值电压容易偏移，从而导致该晶体管无法正常工作，造成GOA电路输出失效引起显示异常的技术问题。

为解决上述问题，本发明提供的技术方案如下：

本发明实施例提供一种GOA电路，包括M个级联的GOA单元，其中第N级GOA单元包括：

正反向扫描控制模块，用于根据正向扫描控制信号或反向扫描控制信号控制所述GOA电路进行正向扫描或反向扫描；

节点信号控制模块，与所述正反向扫描控制模块连接，用于根据第N+2级时钟信号和第N-2级时钟信号控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号；

稳压模块，通过第一节点与所述正反向扫描控制模块连接，用于在所述正反向扫描控制模块的控制下，维持所述第一节点的电位；

输出控制模块，通过第二节点与所述稳压模块连接，用于根据本级时钟信号控制本级栅极驱动信号的输出；

第一下拉模块，通过第三节点与所述节点信号控制模块连接，用于在所述节点信号控制模块的控制下，下拉本级栅极驱动信号的电位；以及

第二下拉模块，通过所述第二节点与所述输出控制模块和所述稳压模块连接，用于下拉所述第二节点的电位，在所述节点信号控制模块的控制下，当所述第二下拉模块处于工作状态时，所述正反向扫描控制模块控制所述稳压模块处于关断状态。

根据本发明实施例提供的GOA电路，所述正反向扫描控制模块包括第一晶体管和第二晶体管，所述第一晶体管的第一电极接入所述正向扫描控制信号，所述第一晶体管的栅极连接第N-2级栅极驱动信号；所述第二晶体管的第一电极接入所述反向扫描控制信号，所述第二晶体管的栅极接入第N+2级栅极驱动信号，所述第二晶体管的第二电极连接所述第一晶体管的第二电极。

根据本发明实施例提供的GOA电路，所述节点控制模块包括第三晶体管、第四晶体管以及第五晶体管，所述第三晶体管的第一电极接入第N+2级时钟信号，所述第三晶体管的栅极与所述第一晶体管的第一电极连接；所述第四晶体管的第一电极接入第N-2级时钟信号，所述第四晶体管的栅极与所述第二晶体管的第一电极连接；所述第五晶体管的第一电极接入高电位信号，所述第五晶体管的第二电极通过所述第三节点与所述第一下拉模块连接，所述第五晶体管的栅极与所述第三晶体管的第二电极以及所述第四晶体管的第二电极连接。

根据本发明实施例提供的GOA电路，所述稳压模块包括第六晶体管和第一存储电容，所述第六晶体管的栅极通过所述第一节点与所述第一晶体管的第二电极以及所述第一存储电容的第一极板连接，所述第六晶体管的栅极连接所述高电位信号，所述第一存储电容的第二极板连接低电位信号。

根据本发明实施例提供的GOA电路，所述输出控制模块包括第七晶体管，所述第七晶体管的第一电极与所述本级时钟信号连接，所述第七晶体管的第二电极与所述本级栅极驱动信号连接，所述第七晶体管的栅极通过所述第二节点与所述第六晶体管的第二电极连接。

根据本发明实施例提供的GOA电路，所述第一下拉模块包括第八晶体管、第九晶体管、第十晶体管以及第二存储电容，所述第八晶体管的第一电极连接所述低电位信号，所述第八晶体管的栅极与所述第二晶体管的第二电极连接；所述第九晶体管的第一电极连接所述低电位信号，所述第九晶体管的第二电极通过所述第一节点与所述第七晶体管的栅极以及所述第一存储电容的第一极板连接；所述第十晶体管的第一电极连接所述低电位信号，所述第十晶体管的第一电极连接所述低电位信号，所述第十晶体管的栅极通过所述第三节点与所述第五晶体管的第二电极连接，所述第十晶体管的第二电极接入所述本级栅极驱动信号；所述第二存储电容的第二极板连接所述低电位信号。

根据本发明实施例提供的GOA电路，所述第二下拉模块包括第十一晶体管，所述第十一晶体管的栅极通过所述第三节点与所述第五晶体管的第二电极、所述第九晶体管的栅极以及所述第二存储电容的第一极板连接，所述第十一晶体管的第一电极连接所述低电位信号，所述第十一晶体管的第二电极通过所述第二节点与所述第六晶体管的第二电极以及所述第七晶体管的栅极连接。

根据本发明实施例提供的GOA电路，所述GOA电路还包括复位模块，所述复位模块包括第十二晶体管，所述第十二晶体管的栅极与所述第十二晶体管的第一电极连接且均接入复位信号，所述第十二晶体管的第二电极通过所述第三节点与所述第十晶体管的栅极连接。

本发明实施例提供一种显示面板，包括上述GOA电路。

本发明实施例提供一种GOA电路驱动方法，包括以下步骤：

输入阶段，所述GOA电路中的正反向扫描控制模块连接的正向扫描控制信号使稳压模块和输出控制模块工作，节点信号控制模块保持第一下拉模块和第二下拉模块处于关断状态，所述输出控制模块写入本级栅极驱动信号；

输出阶段，所述本级时钟信号使所述输出控制模块发生自举效应，所述输出控制模块写入所述本级栅极驱动信号，所述本级栅极驱动信号驱动像素驱动电路中的驱动晶体管工作；

第一下拉阶段，所述输出控制模块写入所述本级栅极驱动信号；以及

第二下拉阶段，所述第一下拉模块和所述第二下拉模块处于工作状态，下拉所述本级栅极驱动信号的电位，所述正反向扫描控制模块控制所述稳压模块处于关断状态，所述输出控制模块处于关断状态，所述输出控制模块的输出端写入低电位信号。

本发明的有益效果为：本发明提供的GOA电路及其驱动方法、显示面板，通过增加第二下拉模块，第二下拉模块通过第二节点与输出控制模块和稳压模块连接，用于下拉第二节点的电位，在节点信号控制模块的控制下，当第二下拉模块处于工作状态时，正反向扫描控制模块控制所述稳压模块处于关断状态，从而避免稳压模块长期处于接通状态，使得GOA电路中无长期处于开态的晶体管，从而抑制晶体管的阈值电压偏移，提高GOA电路的信赖性。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的GOA电路的电路结构示意图；

图2为本发明实施例提供的一种GOA电路的电路结构示意图；

图3为本发明实施例提供的一种GOA电路的工作时序图。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

本发明针对现有技术的GOA电路、液晶显示面板及显示装置，以解决现有的GOA电路包含多个晶体管，若某个晶体管长期处于开启状态，其阈值电压容易偏移，从而导致该晶体管无法正常工作，造成GOA电路输出失效引起显示异常，本实施例能够解决该缺陷。

请参阅图2，本发明实施例提供的GOA电路，包括M个级联的GOA单元，其中第N级GOA单元包括：正反向扫描控制模块100、节点信号控制模块200、稳压模块300、输出控制模块400、第一下拉模块500以及第二下拉模块600。

所述正反向扫描控制模块100，用于根据正向扫描控制信号U2D或反向扫描控制信号D2U控制所述GOA电路进行正向扫描或反向扫描。

所述节点信号控制模块200，与所述正反向扫描控制模块100连接，用于根据第N+2级时钟信号CK(N+2)和第N-2级时钟信号CK(N-2)控制所述GOA电路在非工作阶段输出低电位的栅极驱动信号。

所述稳压模块300通过第一节点Q1与所述正反向扫描控制模块100连接，用于在所述正反向扫描控制模块100的控制下，维持所述第一节点Q1的电位。

所述输出控制模块400通过第二节点Q2与所述稳压模块300连接，用于根据本级时钟信号CK(N)控制本级栅极驱动信号Gate(N)的输出。

所述第一下拉模块500通过第三节点P与所述节点信号控制模块200连接，用于在所述节点信号控制模块200的控制下，下拉本级栅极驱动信号Gate(N)的电位。

所述第二下拉模块600通过所述第二节点Q2与所述输出控制模块400和所述稳压模块300连接，用于下拉所述第二节点Q2的电位，在所述节点信号控制模块200的控制下，当所述第二下拉模块600处于工作状态时，所述正反向扫描控制模块100控制所述稳压模块300处于关断状态，从而抑制晶体管的阈值电压偏移，提高了所述GOA电路的信赖性。

在本发明中，请参阅图2和图3，所述GOA电路包括输入阶段t1、输出阶段t2、第一下拉阶段t3以及第二下拉阶段t4。

当显示面板处于正向扫描阶段时，所述正向扫描控制信号U2D为高电位，所述反向扫描控制信号D2U为低电位，此时所述GOA电路由上向下逐行扫描，反之，当显示面板处于反向扫描阶段时，所述正向扫描控制信号U2D为低电位，所述反向扫描控制信号D2U为高电位，此时所述GOA电路由下向上逐行扫描。

所述正反向扫描控制模块100包括第一晶体管T1和第二晶体管T2，所述第一晶体管T1的第一电极接入所述正向扫描控制信号U2D，所述第一晶体管T1的栅极连接第N-2级栅极驱动信号Gate(N-2)；所述第二晶体管T2的第一电极接入所述反向扫描控制信号D2U，所述第二晶体管T2的栅极接入第N+2级栅极驱动信号Gate(N+2)，所述第二晶体管T2的第二电极连接所述第一晶体管T1的第二电极；其中，所述第一晶体管T1用于在所述输入阶段t1时使得所述节点信号控制模块200、所述稳压模块300以及所述输出控制模块400工作，使得所述输出控制模块400的输出端写入所述本级栅极驱动信号Gate(N)；所述第二晶体管T2用于在所述第二下拉阶段t4使所述第一下拉模块500和所述第二下拉模块600工作。

所述节点信号控制模块200包括第三晶体管T3、第四晶体管T4以及第五晶体管T5，所述第三晶体管T3的第一电极接入第N+2级时钟信号Gate(N+2)，所述第三晶体管T3的栅极与所述第一晶体管T1的第一电极连接；所述第四晶体管T4的第一电极接入第N-2级时钟信号CK(N-2)，所述第四晶体管T4的栅极与所述第二晶体管T2的第一电极连接；所述第五晶体管T5的第一电极接入高电位信号VGH，所述第五晶体管T5的第二电极通过所述第三节点P与所述第一下拉模块500连接，所述第五晶体管T5的栅极与所述第三晶体管T3的第二电极以及所述第四晶体管T4的第二电极连接。

所述稳压模块300包括第六晶体管T6和第一存储电容C1，所述第六晶体管T6的栅极通过所述第一节点Q1与所述第一晶体管T1的第二电极以及所述第一存储电容C1的第一极板连接，所述第六晶体管T6的第一电极连接所述高电位信号VGH，所述第一存储电容C1的第二极板连接低电位信号VGL；所述第一存储电容C1用于在所述输入阶段t1、所述输出阶段t2以及所述第一下拉阶段t3维持所述输出控制模块400工作，使得所述输出控制模块400的输出端写入所述本级时钟信号CK(N)。

所述输出控制模块400包括第七晶体管T7，所述第七晶体管T7的第一电极与所述本级时钟信号CK(N)连接，所述第七晶体管T7的第二电极与所述本级栅极驱动信号连接Gate(N)，所述第七晶体管T7的栅极通过所述第二节点Q2与所述第六晶体管T6的第二电极连接。

所述第一下拉模块500包括第八晶体管T8、第九晶体管T9、第十晶体管T10以及第二存储电容C2，所述第八晶体管T8的第一电极连接所述低电位信号VGL，所述第八晶体管T8的栅极与所述第二晶体管T2的第二电极连接；所述第九晶体管T9的第一电极连接所述低电位信号VGL，所述第九晶体管T9的第二电极通过所述第一节点Q1与所述第六晶体管T6的栅极以及所述第一存储电容C1的第一极板连接；所述第十晶体管T10的第一电极连接所述低电位信号VGL，所述第十晶体管T10的栅极通过所述第三节点P与所述第五晶体管T5的第二电极连接，所述第十晶体管T10的第二电极接入所述本级栅极驱动信号Gate(N)；所述第二存储电容C2的第二极板连接所述低电位信号VGL，所述第二存储电容C2用于维持所述第九晶体管T9和所述第十晶体管T10的栅极电压。

所述第二下拉模块600包括第十一晶体管T11，所述第十一晶体管T11的栅极通过所述第三节点P与所述第五晶体管T5的第二电极、所述第九晶体管T9的栅极以及所述第二存储电容C2的第一极板连接，所述第十一晶体管T11的第一电极连接所述低电容信号VGL，所述第十一晶体管T11的第二电极通过所述第二节点Q2与所述第六晶体管T6的第二电极以及所述第七晶体管T7的栅极连接；本申请相比现有的GOA电路增加了该所述第二下拉模块600，具体增加了所述第十一晶体管T11，由于现有技术中的所述稳压模块300中的所述第六晶体管T6的栅极接入高电位信号VGH，因此所述第六晶体管T6一直处于开启状态；而本申请中的所述稳压模块300中的所述第六晶体管T6的栅极连接所述第一节点Q1，所述第六晶体管T6的第一电极接入高电位信号VGH，从而通过所述第十一晶体管T11的设计使得所述第六晶体管T6被关断时，所述第二节点Q2处的电位接入低电位信号VGL，所述输出控制模块400中的所述第七晶体管T7被关断。

所述GOA电路还包括复位模块700，所述复位模块700包括第十二晶体管T12，所述第十二晶体管T12的栅极与所述第十二晶体管T12的第一电极连接且均接入复位信号，所述第十二晶体管T12的第二电极通过所述第三节点P与所述第十晶体管T10的栅极连接。

需要说明的是，位于所述GOA电路中的多个晶体管为场效应晶体管；进一步地，位于所述GOA电路中的多个晶体管为薄膜晶体管；更进一步地，位于所述GOA电路中的多个晶体管为低温多晶硅薄膜晶体管。为区分晶体管中除栅极以外的源极与漏极，本发明的所述第一电极可以为漏极或源极的一者；相应地，所述第二电极为源极或漏极中的另一者。

请参阅图2和图3，本发明实施例还提供一种GOA电路的驱动方法，用于上述GOA驱动电路，包括以下步骤：

输入阶段t1，所述GOA电路中的正反向扫描控制模块100连接的正向扫描控制信号U2D使稳压模块300和输出控制模块400工作，节点信号控制模块200保持第一下拉模块500和第二下拉模块600处于关断状态，所述输出控制模块400写入本级栅极驱动信号Gate(N)；

具体地，在所述输入阶段t1，在所述第N-2级栅极驱动信号为高电平时，所述正反向扫描控制模块100中的所述第一晶体管T1导通，所述第一晶体管T1的第一电极写入所述正向扫描控制信号U2D并对所述第一存储电容C1充电，所述第一节点Q1的电位被拉高至高电平，由于所述稳压模块300中的所述第六晶体管T6的第一电极写入所述高电位信号VGH，所述第二节点Q2的电位也变为高电平，所述输出控制模块400中的所述第七晶体管T7导通，所述输出控制模块400的输出端写入所述本级时钟信号CK(N)；与此同时，所述第一下拉模块500中的所述第八晶体管T8导通，由于所述第八晶体管T8的第一电极写入所述低电位信号VGL，所述第三节点P的电位被拉低，所述第一下拉模块500中的第九晶体管T9和第十晶体管T10、以及所述第二下拉模块600中的第十一晶体管T11被关断。

在所述第N-2级栅极驱动信号Gate(N-2)为低电平时，所述正反向扫描控制模块100中的所述第一晶体管T1被关断，所述第一存储电容C1中存储的信号维持所述第一节点Q1的电位为高电平，所述稳压模块300中的所述第六晶体管T6导通，所述六晶体管的第一电极写入高电位信号VGH，所述第二节点Q2的电位保持高电平，所述输出控制模块400中的所述第七晶体管T7导通，所述输出控制模块400的输出端写入所述本级时钟信号CK(N)。

输出阶段t2，所述本级时钟信号CK(N)使所述输出控制模块400发生自举效应，所述输出控制模块400写入所述本级栅极驱动信号Gate(N)，所述本级栅极驱动信号Gate(N)驱动像素驱动电路中的驱动晶体管工作。

具体地，由于所述第一存储电容C1中存储的信号维持所述第一节点Q1和所述第二节点Q2处的电位，所以所述第七晶体管T7维持导通；与此同时，所述第一下拉模块500中的所述第九晶体管T9和所述第十晶体管T10、以及所述第二下拉模块600中的所述第十一晶体管T11继续写入所述低电位信号VGL，所述第九晶体管T9、所述第十晶体管T10以及所述第十一晶体管T11被关断；所述第七晶体管T7维持导通使得所述第N级时钟信号CK(N)为高电平时，所述第七晶体管T7的栅极(即所述第二电位处)发生自举效应，所述第二电位处的电位被拉高至2*VGH-VGL；所述第七晶体管T7充分打开，此时所述输出控制模块400的输出端Gate(N)为全摆幅输出，所述输出控制模块400的输出端Gate(N)写入所述第N级时钟信号CK(N)载入的高电位信号VGH，从而为像素驱动电路的驱动晶体管提供栅极驱动信号。

第一下拉阶段t3，所述输出控制模块400写入所述本级栅极驱动信号Gate(N)。

具体地，所述第N级时钟信号CK(N)由高电平变为低电平，所述第七晶体管T7的栅极(即所述第二电位处)处自举效应消失，所述第一存储电容C1中存储的信号继续维持所述第一节点Q1与所述第二节点Q2处的电位，所述第七晶体管T7仍维持充分打开状态，所述节点信号控制模块200中的所述第二晶体管T2仍维持导通；所述第九晶体管T9、所述第十晶体管T10以及所述第十一晶体管T11仍被关断；所述输出控制模块400的输出端Gate(N)写入所述第N级时钟信号CK(N)载入的低电位信号VGL，此时所述输出控制模块400的输出端Gate(N)被迅速拉低至低电平。

第二下拉阶段t4，所述第一下拉模块500和所述第二下拉模块600处于工作状态，下拉所述本级栅极驱动信号Gate(N)的电位，所述正反向扫描控制模块100控制所述稳压模块300处于关断状态，所述输出控制模块400处于关断状态，所述输出控制模块400的输出端写入低电位信号VGL。

具体地，第N+2级时钟信号CK(N+2)以及第N+2级栅极驱动信号Gate(N+2)均由高电平变为低电平，所述正反向扫描控制模块100中的所述第二晶体管T2和所述节点信号控制模块200中的所述第五晶体管T5导通，所述第一节点Q1的电位被拉低至低电平，所述第三节点P的电位被拉高至高电平，因此，所述第一下拉模块500中的所述第九晶体管T9和所述第十晶体管T10，以及所述第二下拉模块600中的所述第十一晶体管T11导通，所述第一节点Q1和所述第二节点Q2处的电位均被拉低至低电平，所述稳压模块300中的所述第六晶体管T6被关断，所述输出控制模块400中的所述第七晶体管T7被关断，所述输出控制模块400的输出端Gate(N)写入所述低电位信号VGL，从而避免了所述第六晶体管T6一直处于开启状态；与此同时，所述第二存储电容C2进行充电，所述第九晶体管T9、所述第十晶体管T10以及所述第十一晶体管T11仍保持导通，以维持输出稳定性。

进一步地，所述GOA电路还包括复位模块700，相应地，所述GOA电路的驱动方法还包括复位阶段，所述复位阶段在所述输入阶段t1之前，在一帧开始之前，所述复位信号为高电位信号VGH，所述复位模块700中的所述第十二晶体管T12打开，所述第三节点P处的电位被预拉高至高电位，因此，所述第一下拉模块和所述第二下拉模块处于工作状态，其中，所述第一下拉模块500中的所述第九晶体管T9和所述第十晶体管T10、以及所述第二下拉模块600中的所述第十一晶体管T11导通，所述输出控制模块400的输出端Gate(N)写入所述第N级时钟信号CK(N)载入的低电位信号VGL；之后，所述复位信号由高电位信号VGH变为低电位信号VGL，所述复位模块700中的所述第十二晶体管T12被关断，此时等待所述输入阶段t1的到来。

本发明还提供一种显示面板，其包括上述任意一种GOA电路，该显示面板可以为液晶显示面板。

有益效果为：本发明实施例提供的GOA电路及其驱动方法、显示面板，通过增加第二下拉模块，第二下拉模块通过第二节点与输出控制模块和稳压模块连接，用于下拉第二节点的电位，在节点信号控制模块的控制下，当第二下拉模块处于工作状态时，正反向扫描控制模块控制所述稳压模块处于关断状态，从而避免稳压模块长期处于接通状态，使得GOA电路中无长期处于开态的晶体管，从而抑制晶体管的阈值电压偏移，提高GOA电路的信赖性。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。