一种高增益精调型DAC版图结构设计方法

技术领域

本发明涉及模拟集成电路版图设计领域，尤其涉及一种高增益精调型DAC版图结构设计方法。

背景技术

DAC(数字模拟转换器)是一种将数字信号转换为模拟信号(以电流、电压或电荷的形式)的设备。在很多数字系统中(例如计算机)，信号以数字方式存储和传输，而数字模拟转换器可以将这样的信号转换为模拟信号，从而使得它们能够被外界(人或其他非数字系统)识别。

随着DAC在数字化产品中广泛使用，对其性能要求也越来越高，版图的布局好坏直接影响DAC性能指标。一般DAC版图布局时多采用电阻和MOS开关多行并行连接，参见图1，是由256个电阻串联及256个MOS管并行连接，MOS管的控制端口需要进行绕线连接，其绕线复杂，额外产生的寄生电阻大，匹配性差。

发明内容

本发明为解决背景技术中存在的上述技术问题，提供了一种高增益精调型DAC版图结构设计方法，可大大提高匹配精度，阵列排布可降低布局难度，减少复杂绕线精简线网，可约束版图面积,提高DAC积分非线性性能。

本发明的技术解决方案是：本发明为一种高增益精调型DAC版图结构设计方法，其特殊之处在于：该方法包括以下步骤：

1)将256个电阻分别与256个MOS管平行串联，即一个电阻串接一个MOS管；

2)将256个电阻，按16行和16列进行排布，每行16个电阻，每行16个电阻之间依次串联，16行电阻构成16组行阵列电阻(R1、R2…R16)，每列16个电阻，每列16个电阻之间平行设置，16列电阻构成16组列阵列电阻R_array(R_array1、R_array2…R_array16)；

3)将16个行阵列电阻(R1、R2…R16)按照S蛇形连接。

优选的，步骤3)的具体步骤如下：

3.1)将16个行阵列电阻(R1、R2…R16)从上到下按R1、R16、R5、R12、R4、R13、R8、R9、R2、R15、R6、R11、R3、R14、R7、R10依次排列；

3.2)按照S蛇形方式连接，连接顺序为R1接R9,R9接R2，R2接R10，R10接R3，R3接R11，R11接R4，R4接R12，R12接R5，R5接R13，R13接R6，R6接R14，R14接R7，R7接R15，R15接R8，R8接R16。

优选的，16组列阵列电阻R_array(R_array1、R_array2…R_array16)左右完全对称设置。

本发明提供的一种高增益精调型DAC版图结构设计方法，基于256种输入状态下，输出两个有效电平，通过256个MOS管及256个电阻串联平行结构，将256个电阻按16*16阵列排布，上下对称结构布局，按S蛇形走线方法，降低了开关阵列与电阻阵列之间的金属走线的寄生差异，可大大提高匹配精度，阵列排布可降低布局难度，减少复杂绕线精简线网，可约束版图面积,提高DAC积分非线性性能。

本发明中的DAC版图常用电阻类型多晶硅电阻，电阻上层可方便布线。

附图说明

图1是现有的256个电阻串联及256个MOS管并行连接原理图；

图2是本发明的256个电阻版图布局图。

具体实施方式

下面结合附图和具体实施例对本发明的技术方案做进一步详细描述。

参见图1，本发明具体实施例的方法步骤如下：

1)将256个电阻分别与256个MOS管平行串联，即一个电阻串接一个MOS管；

2)将256个电阻，按16行和16列进行排布，每行16个电阻，每行16个电阻之间依次串联，16行电阻构成16组行阵列电阻(R1、R2…R16)，每列16个电阻，每列16个电阻之间平行设置，16列电阻构成16组列阵列电阻R_array(R_array1、R_array2…R_array16)；

3)将16个行阵列电阻(R1、R2…R16)按照S蛇形连接。

3.1)将16个行阵列电阻(R1、R2…R16)从上到下按R1、R16、R5、R12、R4、R13、R8、R9、R2、R15、R6、R11、R3、R14、R7、R10依次排列；

3.2)按照S蛇形方式连接，连接顺序为R1接R9,R9接R2，R2接R10，R10接R3，R3接R11，R11接R4，R4接R12，R12接R5，R5接R13，R13接R6，R6

其中，列阵列电阻R_array版图整体布局上下对称，单R_array及16组R_array左右完全对称，可大大提高匹配精度，阵列排布可降低布局难度，减少复杂绕线精简线网，可约束版图面积,提高DAC积分非线性性能。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细地说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。