用于控制存储器模块的控制系统及控制方法
文献发布时间:2023-06-19 11:45:49
本申请是申请人于2018年04月19日提交的申请号为201810356332.1、名为“用于控制存储器模块的控制系统及控制方法”的专利申请的分案申请。
技术领域
本发明的实施例是关于一种控制系统及控制方法。更具体而言,本发明的实施例是关于一种用于控制存储器模块的控制系统及控制方法。
背景技术
存储器模块(Memory Module)是一种包含一电路板(例如印刷电路板)以及设置在所述电路板上的一存储器单元(可包含一或多个存储器集成电路)的模块。存储器模块通常会被安装在一计算机装置的母板(Motherboard)的存储器插槽上,以存储数据。以动态随机存取存储器(Dynamic Random Access Memory,DRAM)模块为例,可以是单列直插存储器模块(Single in-line memory module,SIMM)或双列直插存储器模块(Double in-linememory module,DIMM)等,其中SIMM的两边针脚相连,且其数据总线宽度为32位元,而因DIMM的两边针脚是独立的,故其数据总线宽度为64位元。因为DIMM的数据总线宽度是SIMM的两倍,所以具有双倍于SIMM的数据传输量。
为了确保存储器模块的效能与稳定性,已知可透过增设各种侦测装置(可被设置在存储器模块内或外)来侦测存储器模块的各种参数(例如温度、传输率等等),而为了提供用户侦测到的资讯,还可在存储器模块内增设各种显示单元(例如LED显示器)。在这样的存储器模块中,除了存储器单元与显示单元之外,一般还会包含一个用以控制所述显示单元的微控制单元(Micro Control Unit,MCU)。每一个存储器模块中的微控制单元会透过母板上的同一总线,例如系统管理总线(System Management Bus),而电性连接至设置在母板上的中央处理单元(Central Process Unit,CPU),其中每一个MCU会各别具有一总线地址,以供CPU辨识用。CPU可透过各自的总线地址传送指令给各个微控制单元,而每一个MCU会基于CPU所传送的指令来控制各自的存储器模块内的显示单元。
当CPU想要指示控制多个存储器模块内的多个MCU去同步地控制各自的显示单元时,受限于每一个MCU各别具有一总线地址,CPU并无法同步地传送指令给每一个MCU,这也使得所述多个MCU无法同步地控制各自的显示单元。在此情况下,所述多个显示单元之间将因存在时间差而无法在显示上达到同步。另外,由于CPU必须针对每一个存储器模块内的MCU各别地传送指令,故随着存储器模块的数量的增加,CPU就必须花费更多的时间才能指示所有MCU去控制各自的显示单元。有鉴于此,如何改善CPU无法指示多个存储器模块内的多个MCU去同步地控制各自的显示单元,确实为本领域中的一项重要目标。
发明内容
为了达成至少上述的目标,本发明的实施例提供了一种用于控制存储器模块的控制系统。所述控制系统可包含多个存储器模块和一中央处理单元。各所述存储器模块可包含一存储器单元、一显示单元与一用以控制所述显示单元的微控制单元。所述中央处理单元可经由一总线连接到所述多个微控制单元,并用以指示所述多个微控制单元去完成所述多个显示单元的初始化,且在所述多个微控制单元完成所述多个显示单元的初始化之后,根据一预设总线地址而传送一控制信号至所述多个微控制单元,以指示所述多个微控制单元去同步地控制所述多个显示单元。其中,各所述微控制单元具有一总线地址,且所述多个总线地址都与所述预设总线地址相同。
为了达成至少上述的目标,本发明的实施例还提供了一种用于控制存储器模块的控制方法。各所述存储器模块可包含一存储器单元、一显示单元与一用以控制所述显示单元的微控制单元,且所述多个微控制单元可经由一总线连接到一中央处理单元。所述控制方法可包含以下步骤:
由所述中央处理单元,指示所述多个微控制单元去完成所述多个显示单元的初始化;
在所述多个微控制单元完成所述多个显示单元的初始化之后,由所述中央处理单元根据一预设总线地址而传送一控制信号至所述多个微控制单元;以及
由所述多个微控制单元,基于所述控制信号而同步地控制所述多个显示单元;
其中,各所述微控制单元具有一总线地址,且所述多个总线地址都与所述预设总线地址相同。
如上所述,在本发明的实施例中,多个微控制单元所各自具备的总线地址可都与一预设总线地址相同,故中央处理单元可同步地传送指令给所有的微控制单元,这也使得所述多个微控制单元可同步地控制各自的显示单元。换言之,在本发明的实施例中,多个显示单元可在显示上达到同步。另外,在本发明的实施例中,不论存储器模块的数量多寡,中央处理单元可花费同样的时间去指示所有微控制单元去控制各自的显示单元。据此,本发明的实施例已提供了一种有效的解决方案来达成至少上述的目标。
以上内容呈现了本发明的实施例的摘要说明(涵盖了本发明的实施例可解决的问题、所采用的手段以及可达到的功效),以提供对本发明的实施例的基本理解。以上内容并非有意概括本发明的所有实施例。另外,以上内容既不是为了确认本发明的任一或所有实施例的关键或必要组件,也不是为了确定本发明的保护范围。上述内容的目的仅是以一简单形式来呈现本发明的实施例的概念,以作为随后具体实施方式的一个引言。
附图说明
图1例示了在本发明的一或多个实施例中,一种用于控制存储器模块的控制系统的示范性架构。
图2例示了在本发明的一或多个实施例中,图1所示控制系统的示范性运作。
图3例示了在本发明的一或多个实施例中,中央处理单元传送给微控制单元的信号的示范性架构。
图4例示了在本发明的一或多个实施例中,用于控制存储器模块的控制系统的另一种示范性架构。
图5例示了在本发明的一或多个实施例中,图4所示存储器模块传送自动同步信号的示范。
图6例示了在本发明的一或多个实施例中,一种用于控制存储器模块的控制方法的示范。
【符号说明】
1:用于控制存储器模块的控制系统
10:总线
11:存储器模块
111:存储器单元
113:显示单元
115:微控制单元
13:中央处理单元
15:用户接口
S0:初始化信号
S1:控制信号
S3:重新同步信号
S5:显示单元重置信号
S7:微控制单元重置信号
PA:预设总线地址
SDA:串列数据线
SCL:串列时钟线
4:用于控制存储器模块的控制系统
41、41-1、41-2、41-3、41-n:存储器模块
117:收发器
S9:自动同步信号
6:用于控制存储器模块的控制方法
601、603、605:步骤
具体实施方式
以下所述的实施例并非用以限制本发明只能在所述的环境、应用、结构、流程或步骤方能实施。于附图中,与本发明非直接相关的组件皆已省略。于附图中,各组件的尺寸以及各组件之间的比例仅是范例,而非用以限制本发明。除了特别说明之外,在以下内容中,相同(或相近)的组件符号可对应至相同(或相近)的组件。
图1例示了在本发明的一或多个实施例中,一种用于控制存储器模块的控制系统的示范性架构,惟图1所示内容仅是为了说明本发明的实施例,而非为了限制本发明。参照图1,控制系统1可包含多个存储器模块11和一中央处理单元13。举例而言,控制系统1可应用至各种计算机装置(例如桌上型电脑、笔记本电脑、平板电脑、智慧型手机等等)的母板,且所述多个存储器模块11和中央处理单元13可被分别设置在所述母板的存储器插槽与中央处理单元插槽上。
较佳地,存储器模块11可以是各种易失性存储器模块(Volatile MemoryModule),例如动态随机存取存储器模块或静态随机存取存储器模块。于某些实施例,存储器模块11也可以是各种非易失性存储器模块(Non-Volatile Memory Module)。存储器模块11可包含一存储器单元111、一显示单元113与一用以控制显示单元113的微控制单元115。在每一个存储器模块11中,存储器单元111、显示单元113与微控制单元115彼此之间可以呈现直接电性连接(即无透过其他功能性组件/电路/单元而彼此电性连接)、或可呈现间接电性连接(即透过其他功能性组件/电路/单元而彼此电性连接)。
在每一个存储器模块11中,存储器单元111可包含一或多个存储器集成电路,且随着存储器模块11的类别不同而包含不同类别的存储器集成电路。举例而言,当一存储器模块11是动态随机存取存储器模块时,其存储器单元111可包含一或多个动态随机存取存储器,而当一存储器模块11是静态随机存取存储器模块时,其存储器单元111可包含一或多个静态随机存取存储器。于某些实施例,当一存储器模块11是非易失性存储器模块时,其存储器单元111可包含一或多个非易失性存储器。
在每一个存储器模块11中,显示单元113可以是各种具有显示功能的装置或集成电路。较佳地,显示单元113可以是各种发光二极体(LED)显示装置或集成电路。发光二极体显示装置或集成电路可包含一或多个相同或不同色彩的发光二极体。于某些实施例,显示单元113也可以是其他类型的显示器,例如液晶显示装置或集成电路。
在每一个存储器模块11中,微控制单元115可以是各种具备信号处理功能的微处理器(microprocessor)或微控制器(microcontroller)。微处理器或微控制器是一种可编程的特殊集成电路,其具有运算、存储、输出/输入等能力,且可接受并处理各种编码指令,藉以进行各种逻辑运算与算术运算,并输出相应的运算结果。在每一个存储器模块11中,微控制单元115可用以控制显示单元113,以使显示单元113提供所需的显示内容。在中央处理单元13未指示的情况下,微控制单元115可主动地控制显示单元113。在中央处理单元13有指示的情况下,微控制单元115可根据中央处理单元13的指示而被动地控制显示单元113。
如同微控制单元115,中央处理单元13可以是各种具备信号处理功能的微处理器或微控制器。然而,中央处理单元13主导控制系统1的全部运作,包含指示微控制单元115去对显示单元113进行各种控制。具体而言,中央处理单元13可经由一总线10连接到每一个微控制单元115,并经由总线10传送各种命令/信号/参数给微控制单元115,而微控制单元115可基于所接收的命令/信号/参数而对显示单元113进行各种控制。
总线10可作为中央处理单元13与每一个微控制单元115之间进行通讯的媒介,以提供数据传送和控制逻辑等功能。连接到总线10的中央处理单元13与每一个微控制单元115都具有各自的一总线地址。不同于先前技术,所有微控制单元115的总线地址可都被设定为与一预设总线地址PA相同。举例而言,在控制存储器模块11之前,中央处理单元13可预先透过总线10来将所有微控制单元115的总线地址设定为预设总线地址PA相同。总线10可适用于各种总线规格,较佳地,总线10可适用于系统管理总线(System Management Bus,SMBus)规格,并根据所述规格的各种指令格式来传送信号。在某些实施例中,总线10也可适用于其他总线规格,例如但不限于集成电路总线(Inter-Integrated Circuit,I2C)规格。
在某些实施例中,除了中央处理单元13与存储器模块11之外控制系统1还可包含一用户接口15。用户接口15可包含各种类型的输入设备/输出设备,其中输入设备/输出设备可包含例如键盘、滑鼠、触控萤幕等。用户接口15还可包含一软件系统,用以提供人性化与视觉化的接口,以便用户可与中央处理单元13直接沟通,并让用户可直接下达各种指令给中央处理单元13,且从中央处理单元13接收各种资讯。
图2例示了在本发明的一或多个实施例中,图1所示控制系统1的示范性运作,惟图2所示内容仅是为了说明本发明的实施例,而非为了限制本发明。
参照图2,在某些实施例中,在每一个存储器模块11中,微控制单元115可在其被启动的一段时间(例如1秒、5秒、10秒、或15秒)之后,根据默认值(Default)来控制显示单元113。默认值可包含微控制单元115主动地(即非受中央处理单元13的指示的情况下)控制显示单元113所需设定的参数,例如但不限于:红光亮度、绿光亮度、蓝光亮度、显示模式(例如跑马灯、闪烁等)、与显示速度等等。较佳地,在控制系统1中,所有微控制单元115的默认值可以相同,但在某些实施例中,这些微控制单元115的默认值也可以不同。在某些实施例中,微控制单元115可随着控制系统1的电源供应而自行启动。在某些实施例中,在控制系统1的电源供应之后,微控制单元115还需根据中央处理单元13所发送的一启动信号才被启动。
在某些实施例中,在所有微控制单元115根据各自的默认值而控制相对应的显示单元113的过程中,中央处理单元13可根据预设总线地址PA而同时传送一初始化信号S0至所有的微控制单元115,以指示所有的微控制单元115去同步地完成所有显示单元113的初始化。所述初始化是为了让微控制单元115可被动地(即受中央处理单元13的指示的情况下)控制显示单元113。所述初始化可包含针对微控制单元115被动地控制显示单元113所需的参数进行设定,其中这些参数可例如但不限于:红光亮度、绿光亮度、蓝光亮度、与显示速度等等。
在某些实施例中,中央处理单元13也可根据所有的微控制单元115各自的总线地址而分别传送初始化信号至这些微控制单元115。在此情况下,每一个微控制单元115可根据各自的初始化信号去完成相对应的显示单元113的初始化。
在某些实施例中,无论微控制单元115是基于同一初始化信号S0或是基于各自的初始化信号来初始化显示单元113,在所有显示单元113的初始化被完成后,中央处理单元13可根据预设总线地址PA而同时传送一控制信号S1至所有的微控制单元115。然后,所有微控制单元115便可基于控制信号S1而同步地控制相对应的显示单元113。控制信号S1可包含用于指定显示模式的指令,以便所有显示单元113可同步地依据指定的显示模式来进行显示。所述显示模式可例如但不限于跑马灯、闪烁等。
在某些实施例中,无论微控制单元115是基于同一初始化信号S0或是基于各自的初始化信号来初始化显示单元113,在所有显示单元113被初始化的过程中,或是在所有显示单元113的初始化被完成之后且在中央处理单元13传送控制信号S1至所有的微控制单元115之前,中央处理单元13可任意地根据预设总线地址PA而同时传送一显示单元重置信号S5至所有的微控制单元115。然后,所有微控制单元115便可基于显示单元重置信号S5而同步地重新根据各自的默认值来控制相应的显示单元113。
在某些实施例中,在所有的微控制单元115基于控制信号S1而控制相应的显示单元113的过程中,可能会因为各种因素,例如温度变化、显示组件的反应时间差等,而使得多个显示单元113的显示状态不同步。在此情况下,中央处理单元13可在所有的微控制单元115基于控制信号S1而控制相应的显示单元113的过程中,根据预设总线地址PA同时传送一重新同步信号S3至所有的微控制单元115。然后,所有的微控制单元115便可根据重新同步信号S3的指示而同步地重新基于控制信号S1去控制相应的显示单元113。在某些实施例中,在所有的微控制单元115基于控制信号S1而控制相应的显示单元113的过程中,中央处理单元13亦可任意地传送重新同步信号S3至所有的微控制单元115。
在某些实施例中,在所有的微控制单元115基于控制信号S1而控制相应的显示单元113的过程中,中央处理单元13可任意地根据预设总线地址PA同时传送一微控制单元重置信号S7至所有的微控制单元115,以同步地重置这些微控制单元115。
在某些实施例中,在所有的微控制单元115基于控制信号S1而控制相应的显示单元113的过程中,中央处理单元13可任意地根据预设总线地址PA而同时传送一显示单元重置信号S5至所有的微控制单元115。然后,所有微控制单元115便可基于显示单元重置信号S5而同步地重新根据各自的默认值来控制相应的显示单元113。
图3例示了在本发明的一或多个实施例中,中央处理单元13传送给微控制单元115的信号的示范性架构,惟图3所示内容仅是为了说明本发明的实施例,而非为了限制本发明。参照图3,在控制系统1之中,总线10可以是SMBus。在使用SMBus作为中央处理单元13与微控制单元115进行通讯的媒介时,可定义中央处理单元13为主装置(Master device)以及定义所有的微控制单元115为从属装置(Slave device),以便中央处理单元13经由总线10来传送各种信号(例如初始化信号S0、控制信号S1、重新同步信号S3、显示单元重置信号S5与微控制单元重置信号S7等),藉以指示这些微控制单元115去控制相应的显示单元113。
参照图3,每一个由中央处理单元13所传送的信号可包含一或多个指令,且每一个指令可含从属总线地址、数据一与数据二,其中所述从属总线地址用以指定总线10上的哪一个微控制单元115应接收此指令,所述数据一用以指定微控制单元115的暂存器地址(register address),而所述数据二用以指定欲存入所述暂存器地址的参数。为了使所有的微控制单元115能同步地控制相应的显示单元113,在中央处理单元13所传送的各种信号的每一个指令中,可将所述从属总线地址设定为预设总线地址PA,以便同时地传送各种指令至所有的微控制单元115。
如图3所示,SMBus可包含两个信号线,即串列数据线SDA以及串列时钟线SCL,其中串列时钟线SCL主要用以决定信号的时钟,而串列数据线SDA用以决定信号的输出。当串列数据线SDA的下降沿发生于串列时钟线SCL的高位准时,代表一个指令的开始,而当串列数据线SDA的上升沿发生于串列时钟线SCL的高位准时,则代表此指令的结束。在每一个指令中,可先由中央处理单元13传送从属总线地址(例如7位元的长度),再传送写入要求(例如1位元的长度),然后等待微控制单元115的确认/反确认。若接获微控制单元115的确认,可由中央处理单元13传送数据一(例如8位元的长度),然后等待微控制单元115的确认/反确认。若接获微控制单元115的确认,可再由中央处理单元13传送数据二(例如8位元的长度),然后等待微控制单元115的确认/反确认。
在某些实施例中,在总线10为SMBus的情况下,初始化信号S0可包含下列表格一所示的各种初始化指令,其中从属总线地址、数据一与数据二的数值都以16进位表示法来表示:
表格一
在表格一中,关于每一个初始化指令,从属总线地址都可被设定为与预设总线地址PA相同。举例而言,在所有微控制单元115的总线地址都与预设总线地址PA相同,且预设总线地址PA为0x27的情况下,表格一中的从属总线地址可被设定为0x27,以便中央处理单元13透过总线10同时传送上述指令到所有的微控制单元115。
在表格一中,数据一与数据二的设定方式可根据不同的需求而由设计者自行定义。在某些实施例中,表格一的数据一的第一个位数(共四位元,数值介于0x0~0xF)可以用以设定初始化项目,而数据二的两个位数(共八位元,数值介于0x00~0xFF)可用以设定所述初始化项目的数值。举例而言,可将数据一的第一个位数设定为0x1,用以代表初始化项目为红光亮度,且红光亮度的大小由数据二的两个位数来决定(即介于0x00到0xFF)。同理,可将数据一的第一个位数分别设定为0x2、0x3与0x4,用以分别代表初始化项目为绿光亮度、蓝光亮度、显示速度等。在某些实施例中,可将数据一的第一个位数设定为0x5,用以代表初始化项目为变更总线地址,且新的总线地址由数据二的两个位数来决定(即介于0x00到0xFF)。
除此之外,数据一的第二个位数(共四位元,数值介于0x0~0xF)可用以指定要由哪几个微控制单元115来进行数据一的第一个位数所设定的初始化项目。在某些实施例中,可将数据一的第二个位数的某一数值设定为应进行初始化的对象(即微控制单元115)为全部,以便接收到此指令的所有的微控制单元115可同步地对显示单元113进行相对应的初始化项目。举例而言,如同表格一所示,当数据一的第二个位数为0xA,则表示所有接收到此指令的微控制单元115都要进行相对应的初始化项目。
在某些实施例中,还可将数据一的第二个位数的某一数值设定为某一个或某些应进行数据一的第一个位数所设定的初始化项目的对象(即微控制单元115)。举例而言,可将数据一的第二个位数设定为0x1,用以表示需进行所述初始化项目的对象是第一个微控制单元115;可将数据一的第二个位数设定为0x2,用以表示需进行所述初始化项目的对象是第二个微控制单元115;以及可将数据一的第二个位数设定为0x3,用以表示需进行所述初始化项目的对象是第三个与第四个微控制单元115。
表格一中的初始化指令的执行顺序,可以依照不同的需求而任意变更,但当要结束初始化时,要由中央处理单元13透过总线10传送一初始化结束指令来通知微控制单元115。举例而言,如表格一所示,可将数据一的第一个位数设定为0xF且将数据二设定为0x0F,并以此作为所述初始化结束指令。每传送一个初始化指令之后,可间隔一段时间(例如10毫秒、50毫秒、或100毫秒)后再传送另一个初始化指令。
在某些实施例中,在总线10为SMBus的情况下,控制信号S1可包含下列表格二所示的模式控制指令,其中从属总线地址、数据一与数据二的数值都以16进位表示法来表示:
表格二
在表格二中,针对每一个所有的模式控制指令,从属总线地址可设为与预设总线地址PA(例如0x27)相同,以便中央处理单元13可透过总线10同时传送模式控制指令到所有的微控制单元115,且指示这些微控制单元115同步地对于相对应的显示单元113进行显示模式的控制。
表格二的数据一与数据二的设定方式也可根据不同的需求而由设计者自行定义。在某些实施例中,可将表格二的数据一的第一个位数设定为0xA,用以表示模式控制指令,而数据二的两个位数(共八位元,数值介于0x00~0xFF)可用以决定所述模式控制指令的不同类别。以表格二为例,可将数据二分别设定为0x02、0x03、0x04、0x07与0x08,用以分别代表持续亮模式、呼吸模式、闪烁模式、三色循环模式、双闪烁模式。除此之外,表格二的数据一的第二个位数可设定为0xA,用以表示所有接收到此指令的微控制单元115将同步地针对相对应的显示单元113进行数据二所设定的显示模式。
在某些实施例中,在总线10为SMBus的情况下,重新同步信号S3可包含下列表格三所示的重新同步指令,其中从属总线地址、数据一与数据二的数值都以16进位表示法来表示:
表格三
在表格三中,从属总线地址可设为与预设总线地址PA(例如0x27)相同,以便中央处理单元13可透过总线10同时传送重新同步指令到所有的微控制单元115,且指示这些微控制单元115同步地重新基于控制信号S1去控制相应的显示单元113。举例而言,接收到所述重新同步指令的微控制单元115将回复到使显示单元113完成初始化的状态,然后在间隔一段时间(例如50毫秒、500毫秒、或1秒)之后,重新根据原本的控制信号S1所指定的显示模式,来对显示单元113进行显示模式的控制。
表格三的数据一与数据二的设定方式也可根据不同的需求而由设计者自行定义。在某些实施例中,可将表格三的数据一的第一个位数设定为0xA,且将数据二设定为0x06,用以表示重新同步指令。除此之外,表格三的数据一的第二个位数可设定为0xA,用以表示所有接收到此指令的微控制单元115都将回复到使显示单元113完成初始化的状态,然后重新根据原本的控制信号S1所指定的显示模式,来对显示单元113进行显示模式的控制,藉此使显示单元113的显示模式转为同步。
在某些实施例中,在总线10为SMBus的情况下,显示单元重置信号S5可包含下列表格四所示的显示单元重置指令,其中从属总线地址、数据一与数据二的数值都以16进位表示法来表示:
表格四
在表格四中,从属总线地址可设为与预设总线地址PA(例如0x27)相同,以便中央处理单元13可透过总线10同时传送显示单元重置指令到所有的微控制单元115,且指示这些微控制单元115去同步地重新根据所述各自的默认值来控制相对应的显示单元113。
表格四的数据一与数据二的设定方式也可根据不同的需求而由设计者自行定义。在某些实施例中,可将表格四的数据一的第一个位数设定为0xA,且将数据二设定为0x87,用以表示显示单元重置指令。除此之外,表格四的数据一的第二个位数可设定为0xA,用以表示所有接收到此指令的微控制单元115都将重新根据所述各自的默认值来控制相对应的显示单元113。
在某些实施例中,在总线10为SMBus的情况下,微控制单元重置信号S7可包含下列表格五所示的微控制单元重置指令,其中从属总线地址、数据一与数据二的数值都以16进位表示法来表示:
表格五
在表格五中,从属总线地址可设为与预设总线地址PA(例如0x27)相同,以便中央处理单元13可透过总线10同时传送微控制单元重置指令到所有的微控制单元115,以同步地重置所述多个微控制单元115。
表格五的数据一与数据二的设定方式也可根据不同的需求而由设计者自行定义。在某些实施例中,可将表格五的数据一的第一个位数设定为0xA,且将数据二设定为0x88,用以表示微控制单元重置指令。除此之外,表格五的数据一的第二个位数可设定为0xA,用以表示所有接收到此指令的微控制单元115都会被重置。
图4例示了在本发明的一或多个实施例中,用于控制存储器模块的控制系统的另一种示范性架构,惟图4所示内容仅是为了说明本发明的实施例,而非为了限制本发明。参照图1与图4,控制系统4与控制系统1的差别为控制系统4中的每一个存储器模块41可还包含一收发器117。每一个收发器117可包含一传送装置和一接收装置,用以传送及接收各种光源信号如红外线、雷射等、或透过有线或无线的方式来传送与接收各种电子信号。另外,不同于控制系统1,控制系统4可使得所述多个存储器模块41在欠缺重新同步信号S3(例如中央处理单元13无法传送重新同步信号S3,或所述多个微控制单元115无法接收重新同步信号S3)的情况下,仍有能力重新基于控制信号S1去控制相应的显示单元113,以使所述多个显示单元113的显示状态再次同步。
对控制系统4而言,在所述多个微控制单元115基于控制信号S1而控制所述多个显示单元113的过程中,所述多个存储器模块41其中之一的微控制单元115可主动地重新基于控制信号S1去控制同一存储器模块41的显示单元113,并产生一自动同步信号。所述自动同步信号可经由所述多个存储器模块41的所述多个收发器117而被传送到其他微控制单元115,以指示所述多个其他微控制单元115重新基于控制信号S1去控制所述多个其他显示单元113。
而图5例示了在本发明的一或多个实施例中,图4所示存储器模块41传送自动同步信号的示范,惟图5所示内容仅是为了说明本发明的实施例,而非为了限制本发明。参照图5,在所有的微控制单元115基于控制信号S1而控制相应的显示单元117的过程中,所述多个存储器模块41其中之一(例如存储器模块41-1)的微控制单元115可主动地重新基于控制信号S1去控制同一存储器模块41-1的显示单元113,并产生一自动同步信号S9。举例而言,可预先设定在所述多个存储器模块41基于控制信号S1而开始控制所述多个显示单元117的一段时间(例如2秒、5秒、或10秒)之后,由存储器模块41-1主动地重新基于控制信号S1去控制同一存储器模块41的显示单元113,并产生自动同步信号S9。于某些实施例,可透过各种软件设定及/或各种硬件设定的方式,预先从所述多个存储器模块41中确定一用以产生自动同步信号S9的存储器模块41,例如,预先将对应到第一个存储器模块插槽的存储器模块41确定为用以产生自动同步信号S9的存储器模块41(例如存储器模块41-1)。
自动同步信号S9可经由所述多个存储器模块41的所述多个收发器117而被依序或同时传送到其他微控制单元115。以依序传送为例,自动同步信号S9可经由存储器模块41-1的收发器117而被传送至下一个存储器模块41-2的收发器117,然后再经由存储器模块41-2的收发器117而被传送至存储器模块41-3的收发器117,以此类推,直到被传送到存储器模块41-n的收发器117,其中n为存储器模块41的数量。依序传递的顺序并非限制,且可以根据不同的需求而被调整。另外,以同时传送为例,自动同步信号S9可经由存储器模块41-1的收发器117而被同时传送其他所有的存储器模块41(即存储器模块41-2至存储器模块41-n)的收发器117。无论是依序传送或是同时传送,当任一存储器模块41的收发器117接收到自动同步信号S9,将会根据自动同步信号S9的指示而重新基于控制信号S1去控制同一存储器模块41的显示单元113。
在某些实施例中,控制系统4亦可在中央处理单元13可传送重新同步信号S3的情况下运作。此时,控制系统4不但可以透过自动同步信号S9来让所有的存储器模块41的微控制单元115重新基于控制信号S1去控制相应的显示单元113之外,也可如同控制系统1,透过重新同步信号S3来让所有存储器模块41的微控制单元115重新基于控制信号S1去控制相应的显示单元113。
图6例示了在本发明的一或多个实施例中,一种用于控制存储器模块的控制方法的示范,惟图6所示内容仅是为了说明本发明的实施例,而非为了限制本发明。图6例示了一种用于控制存储器模块的控制方法6,其中各所述存储器模块可包含一存储器单元、一显示单元与一用以控制所述显示单元的微控制单元,且所述多个微控制单元可经由一总线连接到一中央处理单元。控制方法6可包含以下步骤:由所述中央处理单元,指示所述多个微控制单元去完成所述多个显示单元的初始化(步骤601);在所述多个微控制单元完成所述多个显示单元的初始化之后,由所述中央处理单元根据一预设总线地址而传送一控制信号至所述多个微控制单元,其中各所述微控制单元具有一总线地址,且所述多个总线地址都与所述预设总线地址相同(步骤603);以及由所述多个微控制单元,基于所述控制信号而同步地控制所述多个显示单元(步骤605)。
在某些实施例中,控制方法6更可包含以下条件:所述中央处理单元根据所述预设总线地址传送一初始化信号至所述多个微控制单元,且所述多个微控制单元基于所述初始化信号而同步地完成所述多个显示单元的初始化。
在某些实施例中,除了步骤601-605之外,控制方法6还可包含以下步骤:在所述中央处理单元指示所述多个微控制单元去完成所述多个显示单元的初始化之前,由所述多个微控制单元根据各自的默认值来控制所述多个显示单元。
在某些实施例中,除了步骤601-605之外,控制方法6还可包含以下步骤:在所述多个微控制单元基于所述控制信号而控制所述多个显示单元的过程中,由所述中央处理单元根据所述预设总线地址传送一显示单元重置信号至所述多个微控制单元;以及由所述多个微控制单元,基于所述显示单元重置信号而同步地重新根据所述各自的默认值来控制所述多个显示单元。
在某些实施例中,除了步骤601-605之外,控制方法6还可包含以下步骤:在所述多个微控制单元完成所述多个显示单元的初始化之后,且在所述中央处理单元传送所述控制信号至所述多个微控制单元之前,由所述中央处理单元根据所述预设总线地址传送一显示单元重置信号至所述多个微控制单元;以及由所述多个微控制单元,基于所述显示单元重置信号而同步地重新根据所述各自的默认值来控制所述多个显示单元。
在某些实施例中,除了步骤601-605之外,控制方法6还可包含以下步骤:在所述多个微控制单元基于所述控制信号而控制所述多个显示单元的过程中,由所述中央处理单元根据所述预设总线地址传送一重新同步信号至所述多个微控制单元;以及由所述多个微控制单元,根据所述重新同步信号的指示,而同步地重新基于所述控制信号去控制所述多个显示单元。
在某些实施例中,存储器模块更可各包含一收发器,且除了步骤601-605之外,控制方法6还可包含以下步骤:在所述多个微控制单元基于所述控制信号而控制所述多个显示单元的过程中,由所述多个存储器模块其中之一的所述微控制单元重新基于所述控制信号去控制所述存储器模块的所述显示单元,并产生一自动同步信号;以及经由所述多个存储器模块的所述多个收发器传送所述自动同步信号到所述多个其他微控制单元,以指示所述多个其他微控制单元重新基于所述控制信号去控制所述多个其他显示单元。
在某些实施例中,除了步骤601-605之外,控制方法6还可包含以下步骤:在所述多个微控制单元基于所述控制信号而控制所述多个显示单元的过程中,由所述中央处理单元根据所述预设总线地址传送一微控制单元重置信号至所述多个微控制单元,以同步地重置所述多个微控制单元。
在某些实施例中,控制方法6还可包含以下条件:所述总线为一系统管理总线。
在某些实施例中,控制方法6可分别用于控制系统1与控制系统4,并分别完成控制系统1与控制系统4在上述各个实施例中的全部运作。由于本领域普通技术人员可根据上文针对控制系统1与控制系统4的说明而直接得知控制方法6完成所述多个运作的相对应步骤,故相关细节于此不再赘述。
如上所述,在本发明的实施例中,多个微控制单元所各自具备的总线地址可都与一预设总线地址相同,故中央处理单元可同步地传送指令给所有的微控制单元,这也使得所述多个微控制单元可同步地控制各自的显示单元。换言之,在本发明的实施例中,多个显示单元可在显示上达到同步。另外,在本发明的实施例中,不论存储器模块的数量多寡,中央处理单元可花费同样的时间去指示所有微控制单元去控制各自的显示单元。据此,本发明的实施例已提供了一种有效的解决方案来达成至少上述的目标。
以上所公开的实施例只是为了说明本发明,而非为了限制本发明。关于以上所公开的实施例,本领域普通技术人员可轻易完成的改变或均等性的安排都落于本发明的范围内,而本发明的范围是以权利要求书所载内容为准。
- 用于控制存储器模块的控制系统及控制方法
- 用于控制存储器模块的控制系统及控制方法