一种线路编码方法及装置

本申请是分案申请，原申请的申请号是202080015095.8，原申请日是2020年9月18日，原申请的全部内容通过引用结合在本申请中。

技术领域

本申请涉及通信技术领域，尤其涉及一种线路编码方法及装置。

背景技术

有线传输中，常使用线路编码，用于指示码块数据的类型、位置等。如64比特(bit，B)/66B编码方式、64B/65B编码方式等。

经过64B/66B、64B/65B等线路编码的编码块，通过同步字段指示后面的64B是否携带控制信息，若携带控制信息，则该64B中通过8B的块类型字段指示另外56B的格式，例如，块类型字段取值为0x1e时，该56B包括8个大小为7B的控制子块，每个控制子块用于携带一个控制信息。又例如，块类型字段取值为0x33时，56B包括4个大小为7B的控制子块，以及3个大小为8B的数据子块，数据子块用于携带数据信息，且第一个数据子块为数据帧的开始。再例如，块类型字段取值为0x78时，该56B包括7个大小为8B的数据子块，且第一个数据子块为数据帧的开始。例如，块类型字段取值为0xff时，该56B包括7个大小为8B的数据子块，且最后一个数据子块为数据帧的结束。

在目前的线路编码方式中，数据帧的开始结束指示依赖对块类型字段的进一步解析。由于块类型字段有多种取值状态，处理的复杂度高于数据，并且，如果块类型字段存在错误，可能导致数据帧起始位置的丢失。

发明内容

本申请提供一种线路编码方法及装置，用于解决目前线路编码方式中数据帧的处理复杂度较高，时延较大且准确性较低的问题。

第一方面，本申请实施例提供了线路编码方法，包括：生成并发送目标编码块。其中，目标编码块包括指示位以及负荷，指示位包括第一取值、第二取值、第三取值以及第四取值，其中，第一取值用于指示负荷包括数据帧的第一个分片，第二取值用于指示负荷包括数据帧的中间分片，第三取值指示负荷包括数据帧的最后一个分片，第四取值用于指示负荷包括非数据信息。数据帧是泛指具有特定帧格式的报文，比如，以太网(Ethernet)媒体接入控制(media access control，MAC)帧、互联网协议(internet protocol，IP)帧，等等，本申请实施例不约束数据帧的具体类型。

本申请实施例中，数据帧的第一个分片(即数据帧的开始)、最后一个分片(即数据帧的结束)以及中间分片(即数据帧的延续)直接由指示位进行指示，与通过同步字指示数据/控制，再由块类型字段指示负荷的格式的方式相比，将数据帧开始、结束的位置与块类型字段解耦，直接由指示位进行指示，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，生成目标编码块时，可以将数据帧划分成N个分片，N为大于1的整数。并对N个分片进行编码，得到N个编码块。其中，N个编码块包括目标编码块，若目标编码块的负荷包括N个分片中的第一个分片，目标编码块的指示位为第一取值；若目标编码块的负荷包括N个分片中的第n个分片，目标编码块的指示位为第二取值，n为大于1且小于N的整数；若目标编码块的负荷包括N个分片中的第N个分片，目标编码块的指示位为第三取值。上述设计中，在发送数据帧的各个分片时，通过携带各个分片的编码块的指示位的取值，使得接收节点可以确定该编码块所携带分片在数据帧中的位置，从而可以对接收到的分片进行拼接，获得完整的数据帧。

在一种可能的设计中，该N个分片可以是等长度的。

在一种可能的设计中，非数据信息包括如下至少一项：填充比特、子指示位、控制信息。上述设计中，负荷可以承载多种控制信息、Padding等，从而编码块可以支持复杂的控制信息。

在一种可能的设计中，若负荷携带的比特为填充比特，指示位为第四取值。

在一种可能的设计中，指示位为第四取值，负荷携带子指示位。子指示位用于指示负荷携带物理层填充比特；或者，子指示位用于指示负荷携带控制信息；或者，子指示位用于指示负荷携带数据帧。上述设计中，负荷可以承载多种控制信息、数据量较小的完整数据帧、Padding等，并且可以通过子指示位进一步指示负荷携带的内容，从而编码块可以支持复杂的控制信息，并且可以提高指示的灵活性。并且，负荷支持承载数据量较小的完整数据帧，从而降低数据量较小的数据帧传输开销，使能在数据帧分片间插入数据量较小的完整数据帧，降低数据量较小的完整数据帧的传输时延。

在一种可能的设计中，子指示位可以进一步指示负荷携带的控制信息的类型。上述设计中，可以通过子指示位进一步指示负荷携带的内容，可以提高指示的灵活性。

在一种可能的设计中，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

在一种可能的设计中，若负荷携带控制信息，负荷中还包括用于检验保护的循环冗余校验CRC字段。上述设计中，通过CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

第二方面，本申请实施例提供了一种线路编码方法，包括：生成并发送目标编码块。其中，目标编码块包括指示位以及负荷，指示位包括第一取值和第二取值，其中，第一取值用于指示负荷包括第一数据帧的一个分片，第二取值用于指示负荷包括非数据信息；若指示位为第二取值，负荷包括子指示位，子指示位用于指示如下信息中至少一项：目标编码块的下一个编码块携带第一数据帧的第一个分片、目标编码块的上一个编码块携带第一数据帧的最后一个分片、目标编码块的负荷携带的比特为物理层填充比特、目标编码块的负荷携带控制信息、目标编码块的负荷携带第一数据帧、所述第一数据帧和至少一个第二数据帧在所述目标编码块的负荷中拼接。数据帧是泛指具有特定帧格式的报文，比如，Ethernet MAC帧、IP帧，等等，本申请实施例不约束数据帧的具体类型。

本申请实施例中，通过子指示位指示数据帧开始或结束，可以降低指示位的开销，并通过在数据帧的第一个分片之前、最后一个分片之后分别插入指示数据帧开始的编码块和指示数据帧结束的编码块，与由块类型字段指示负荷的格式的方式相比，由子指示位直接指示数据帧开始或结束，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，若目标编码块的下一个编码块携带第一数据帧的第一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片。上述设计中，通过在携带第一个分片的编码块之前插入一个编码块，该编码块可以通过子指示位的取值指示数据帧的开始，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，若目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片。上述设计中，通过在携带最后一个分片的编码块之前插入一个编码块，该编码块可以通过子指示位的取值指示数据帧的结束，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，若目标编码块的负荷携带的比特为物理层填充比特，子指示位指示目标编码块的负荷携带的比特为物理层填充比特。

在一种可能的设计中，若目标编码块的负荷携带控制信息，子指示位指示负荷携带控制信息。上述设计中，负荷可以承载多种控制信息，从而编码块可以支持复杂的控制信息，并且可以提高指示的灵活性。

在一种可能的设计中，子控制位进一步指示控制信息的类型。上述设计中，可以通过子指示位进一步指示负荷携带的内容，可以提高指示的灵活性。

在一种可能的设计中，若目标编码块的负荷携带第一数据帧，子指示位指示目标编码块的负荷携带第一数据帧。通过上述设计，负荷支持承载数据量较小的完整数据帧，从而降低数据量较小的数据帧传输开销，使能在数据帧分片间插入数据量较小的完整数据帧，降低数据量较小的完整数据帧的传输时延。

在一种可能的设计中，若目标编码块的负荷携带第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，子指示位指示第一数据帧和至少一个第二数据帧拼接。通过上述设计，负荷支持两个或多个数据帧的拼接，从而可以提高数据传输的灵活性。

在一种可能的设计中，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

在一种可能的设计中，生成目标编码块时，可以将第一数据帧划分成N个分片，N为大于1的整数；对N个数据块进行编码，得到N+2个编码块，其中，N+2个编码块包括目标编码块，若目标编码块为N+2个编码块中的第一个编码块，目标编码块的指示位为第二取值且子指示位用于指示目标编码块的下一个编码块携带第一数据帧的第一个分片；若目标编码块为N+2个编码块中的第n个编码块，目标编码块的指示位为第一取值，n为大于1且小于N+2的整数；若目标编码块为N+2个编码块中的第N+2个编码块，目标编码块的指示位为第二取值且子指示位用于指示目标编码块的上一个编码块携带第一数据帧的最后一个分片。

上述设计中，在发送数据帧的各个分片时，通过携带各个分片的编码块的指示位的取值以及前后编码块的子指示位的取值，使得接收节点可以确定该编码块所携带分片在数据帧中的位置，从而可以对接收到的分片进行拼接，获得完整的数据帧。

在一种可能的设计中，该N个分片可以是等长度的。

在一种可能的设计中，若子指示位指示目标编码块的负荷携带控制信息，负荷包括用于检验保护的CRC字段。上述设计中，通过负荷中包括CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

在一种可能的设计中，若子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片，或者，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷包括用于检验保护的CRC字段。上述设计中，通过负荷中包括CRC字段，可以确保指示数据帧开始、结束的编码块的可靠性，从而可以避免错误指示。

在一种可能的设计中，子指示位指示第一数据帧和至少一个第二数据帧拼接，包括：子指示位还指示第一数据帧和至少一个第二数据帧在负荷中的分界位置。通过上述设计，可以提高数据传输的准确性。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧，其中，第一个分片在第一数据帧之后。通过上述设计，可以支持一个完整的数据帧拼接另一个数据帧的第一个分片。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧的最后一个分片，其中，第一个分片在最后一个分片之后。通过上述设计，可以支持一个数据帧的最后一个分片拼接另一个数据帧的第一个分片。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧的最后一个分片和至少一个第二数据帧，其中，该至少一个第二数据帧在最后一个分片之后。通过上述设计，可以支持一个数据帧的最后一个分片拼接另一个完整的数据帧。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧和至少一个第二数据帧，其中，该至少一个第二数据帧在第一数据帧之后。通过上述设计，可以支持一个完整的数据帧拼接另一个完整的数据帧。

在一种可能的设计中，第一数据帧和至少一个第二数据帧中相邻的两个数据帧之间存在帧间间隔。通过上述设计，可以使拼接的两个数据帧之间存在一个缓冲，从而可以提高数据传输的准确性。

第三方面，本申请实施例提供了线路编码方法，包括：接收并解析目标编码块。其中，目标编码块包括指示位以及负荷，指示位包括第一取值、第二取值、第三取值以及第四取值，其中，第一取值用于指示负荷包括数据帧的第一个分片，第二取值用于指示负荷包括数据帧的中间分片，第三取值指示负荷包括数据帧的最后一个分片，第四取值用于指示负荷包括非数据信息。数据帧是泛指具有特定帧格式的报文，比如，Ethernet MAC帧、IP帧，等等，本申请实施例不约束数据帧的具体类型。

本申请实施例中，数据帧的第一个分片(即数据帧的开始)、最后一个分片(即数据帧的结束)以及中间分片(即数据帧的延续)直接由指示位进行指示，与通过同步字指示数据/控制，再由块类型字段指示负荷的格式的方式相比，将数据帧开始、结束的位置与块类型字段解耦，直接由指示位进行指示，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，对目标编码块进行解析时，若目标编码块的指示位为第一取值，则可以确定目标编码块的负荷携带的分片为数据帧的第一个分片；若目标编码块的指示位为第二取值，则可以确定目标编码块的负荷携带的分片为数据帧的中间分片；若目标编码块的指示位为第三取值，则可以确定目标编码块的负荷携带的分片为数据帧的最后一个分片。上述设计中，在发送数据帧的各个分片时，通过携带各个分片的编码块的指示位的取值，使得接收节点可以确定该编码块所携带分片在数据帧中的位置，从而可以对接收到的分片进行拼接，获得完整的数据帧。

在一种可能的设计中，该N个分片可以是等长度的。

在一种可能的设计中，非数据信息包括如下至少一项：填充比特、子指示位、控制信息。上述设计中，负荷可以承载多种控制信息、Padding等，从而编码块可以支持复杂的控制信息。

在一种可能的设计中，若负荷携带的比特为填充比特，指示位为第四取值。

在一种可能的设计中，指示位为第四取值，负荷携带子指示位。子指示位用于指示负荷携带物理层填充比特；或者，子指示位用于指示负荷携带控制信息；或者，子指示位用于指示负荷携带数据帧。上述设计中，负荷可以承载多种控制信息、数据量较小的完整数据帧、Padding等，并且可以通过子指示位进一步指示负荷携带的内容，从而编码块可以支持复杂的控制信息，并且可以提高指示的灵活性。并且，负荷支持承载数据量较小的完整数据帧，从而降低数据量较小的数据帧传输开销，使能在数据帧分片间插入数据量较小的完整数据帧，降低数据量较小的完整数据帧的传输时延。

在一种可能的设计中，子指示位可以进一步指示负荷携带的控制信息的类型。上述设计中，可以通过子指示位进一步指示负荷携带的内容，可以提高指示的灵活性。

在一种可能的设计中，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

在一种可能的设计中，若负荷携带控制信息，负荷中还包括用于检验保护的循环冗余校验CRC字段。上述设计中，通过CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

第四方面，本申请实施例提供了一种线路编码方法，包括：接收并解析目标编码块。其中，目标编码块包括指示位以及负荷，指示位包括第一取值和第二取值，其中，第一取值用于指示负荷包括第一数据帧的一个分片，第二取值用于指示负荷包括非数据信息；若指示位为第二取值，负荷包括子指示位，子指示位用于指示如下信息中至少一项：目标编码块的下一个编码块携带第一数据帧的第一个分片、目标编码块的上一个编码块携带第一数据帧的最后一个分片、目标编码块的负荷携带的比特为物理层填充比特、目标编码块的负荷携带控制信息、目标编码块的负荷携带第一数据帧、第一数据帧和至少一个第二数据帧在目标编码块的负荷中拼接。数据帧是泛指具有特定帧格式的报文，比如，Ethernet MAC帧、IP帧，等等，本申请实施例不约束数据帧的具体类型。

本申请实施例中，通过子指示位指示数据帧开始或结束，可以降低指示位的开销，并通过在数据帧的第一个分片之前、最后一个分片之后分别插入指示数据帧开始的编码块和指示数据帧结束的编码块，与由块类型字段指示负荷的格式的方式相比，由子指示位直接指示数据帧开始或结束，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，若目标编码块的下一个编码块携带第一数据帧的第一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片。上述设计中，通过在携带第一个分片的编码块之前插入一个编码块，该编码块可以通过子指示位的取值指示数据帧的开始，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，若目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片。上述设计中，通过在携带最后一个分片的编码块之前插入一个编码块，该编码块可以通过子指示位的取值指示数据帧的结束，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

在一种可能的设计中，若目标编码块的负荷携带的比特为物理层填充比特，子指示位指示目标编码块的负荷携带的比特为物理层填充比特。

在一种可能的设计中，若目标编码块的负荷携带控制信息，子指示位指示负荷携带控制信息。上述设计中，负荷可以承载多种控制信息，从而编码块可以支持复杂的控制信息，并且可以提高指示的灵活性。

在一种可能的设计中，子控制位进一步指示控制信息的类型。上述设计中，可以通过子指示位进一步指示负荷携带的内容，可以提高指示的灵活性。

在一种可能的设计中，若目标编码块的负荷携带第一数据帧，子指示位指示目标编码块的负荷携带第一数据帧。通过上述设计，负荷支持承载数据量较小的完整数据帧，从而降低数据量较小的数据帧传输开销，使能在数据帧分片间插入数据量较小的完整数据帧，降低数据量较小的完整数据帧的传输时延。

在一种可能的设计中，若目标编码块的负荷携带第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，子指示位指示第一数据帧和至少一个第二数据帧拼接。通过上述设计，负荷支持两个或多个数据帧的拼接，从而可以提高数据传输的灵活性。

在一种可能的设计中，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

在一种可能的设计中，对目标编码块进行解析时，若目标编码块的指示位为第二取值且子指示位用于指示目标编码块的下一个编码块携带第一数据帧的第一个分片，则可以确定目标编码块的下一个编码块携带的分片为第一数据帧的第一个分片；若目标编码块的指示位为第一取值，则可以确定目标编码块的负荷携带的分片为第一数据帧的中间分片；若目标编码块的指示位为第二取值且子指示位用于指示目标编码块的上一个编码块携带第一数据帧的最后一个分片，则可以确定目标编码块的上一个编码块携带的分片为第一数据帧的最后一个分片。

上述设计中，在发送数据帧的各个分片时，通过携带各个分片的编码块的指示位的取值以及前后编码块的子指示位的取值，使得接收节点可以确定该编码块所携带分片在数据帧中的位置，从而可以对接收到的分片进行拼接，获得完整的数据帧。

在一种可能的设计中，该N个分片可以是等长度的。

在一种可能的设计中，若子指示位指示目标编码块的负荷携带控制信息，负荷包括用于检验保护的CRC字段。上述设计中，通过负荷中包括CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

在一种可能的设计中，若子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片，或者，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷包括用于检验保护的CRC字段。上述设计中，通过负荷中包括CRC字段，可以确保指示数据帧开始、结束的编码块的可靠性，从而可以避免错误指示。

在一种可能的设计中，子指示位指示第一数据帧和至少一个第二数据帧拼接，包括：子指示位还指示第一数据帧和至少一个第二数据帧在负荷中的分界位置。通过上述设计，可以提高数据传输的准确性。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧，其中，第一个分片在第一数据帧之后。通过上述设计，可以支持一个完整的数据帧拼接另一个数据帧的第一个分片。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧的最后一个分片，其中，第一个分片在最后一个分片之后。通过上述设计，可以支持一个数据帧的最后一个分片拼接另一个数据帧的第一个分片。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧的最后一个分片和至少一个第二数据帧，其中，该至少一个第二数据帧在最后一个分片之后。通过上述设计，可以支持一个数据帧的最后一个分片拼接另一个完整的数据帧。

在一种可能的设计中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧和至少一个第二数据帧，其中，该至少一个第二数据帧在第一数据帧之后。通过上述设计，可以支持一个完整的数据帧拼接另一个完整的数据帧。

在一种可能的设计中，第一数据帧和至少一个第二数据帧中相邻的两个数据帧之间存在帧间间隔。通过上述设计，可以使拼接的两个数据帧之间存在一个缓冲，从而可以提高数据传输的准确性。

第五方面，本申请提供一种线路编码装置，该装置可以是通信设备，也可以是通信设备内的芯片或芯片组，通信设备可以是发送节点，也可以是接收节点。该装置可以包括处理单元和收发单元。当该装置是通信设备时，该处理单元可以是处理器，该收发单元可以是收发器；该装置还可以包括存储模块，该存储模块可以是存储器；该存储模块用于存储指令，该处理单元执行该存储模块所存储的指令，以执行上述第一方面中相应的功能或上述第二方面中相应的功能，或者，以执行上述第三方面中相应的功能或上述第四方面中相应的功能。当该装置是通信设备内的芯片或芯片组时，该处理单元可以是处理器，该收发单元可以是输入/输出接口、管脚或电路等；该处理单元执行存储模块所存储的指令，以执行上述第一方面中相应的功能或者上述第二方面中相应的功能，或者，以执行上述第三方面中相应的功能或上述第四方面中相应的功能。该存储模块可以是该芯片或芯片组内的存储模块(例如，寄存器、缓存等)，也可以是该通信设备内的位于该芯片或芯片组外部的存储模块(例如，只读存储器、随机存取存储器等)。

第六方面，本申请提供了一种线路编码装置，包括：处理器，还可以包括通信接口和存储器。通信接口用于该装置与其它装置之间传输信息、和/或消息、和/或数据。该存储器用于存储计算机执行指令，当该装置运行时，该处理器执行该存储器存储的该计算机执行指令，以使该装置执行如上述第一方面或第一方面中任一设计、第二方面或第二方面中任一设计、上述第三方面或第三方面中任一设计、第四方面或第四方面中任一设计的方法。

第七方面，本申请还提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面中任一设计、第二方面或第二方面中任一设计、上述第三方面或第三方面中任一设计、第四方面或第四方面中任一设计的方法。

第八方面，本申请还提供一种包括指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述第一方面或第一方面中任一设计、第二方面或第二方面中任一设计、上述第三方面或第三方面中任一设计、第四方面或第四方面中任一设计的方法。

第九方面，本申请还提供一种通信系统，该系统包括发送节点和接收节点，其中，发送节点可以执行上述第一方面中相应的功能，接收节点可以执行上述第三方面中相应的功能。

第十方面，本申请还提供一种通信系统，该系统包括发送节点和接收节点，其中，发送节点可以执行上述第二方面中相应的功能，接收节点可以执行上述第四方面中相应的功能。

第十一方面，本申请实施例提供的一种芯片，芯片包括至少一个处理器和通信接口，处理器与存储器耦合，用于读取存储器中存储的计算机程序以执行本申请实施例第一方面或第一方面中任一设计、第二方面或第二方面中任一设计的方法、上述第三方面或第三方面中任一设计、第四方面或第四方面中任一设计。

第十二方面，本申请实施例提供一种芯片，包括通信接口和至少一个处理器，所述处理器运行以执行本申请实施例第一方面或第一方面中任一设计、第二方面或第二方面中任一设计、上述第三方面或第三方面中任一设计、第四方面或第四方面中任一设计的方法。

需要说明的是，本申请实施例中“耦合”是指两个部件彼此直接或间接地结合。

附图说明

图1为本申请实施例提供的一种64B/66B线路编码示意图；

图2为本申请实施例提供的一种64B/65B线路编码示意图；

图3为本申请实施例提供的一种线路编码方法的流程示意图；

图4为本申请实施例提供的一种编码块指示位示意图；

图5为本申请实施例提供的一种数据帧传输示意图；

图6为本申请实施例提供的一种控制编码块传输示意图；

图7为本申请实施例提供的一种CRC块示意图；

图8为本申请实施例提供的一种间歇测试过程示意图；

图9为本申请实施例提供的一种休眠过程示意图；

图10为本申请实施例提供的一种链路重训练过程示意图；

图11为本申请实施例提供的一种编码块子指示位示意图；

图12为本申请实施例提供的一种CRC字段示意图；

图13为本申请实施例提供的另一种线路编码方法的流程示意图；

图14为本申请实施例提供的一种编码块示意图；

图15为本申请实施例提供的一种数据帧传输示意图；

图16为本申请实施例提供的一种携带控制信息的编码块传输示意图；

图17为本申请实施例提供的一种CRC字段示意图；

图18为本申请实施例提供的另一种CRC字段示意图；

图19为本申请实施例提供的一种通信装置的结构示意图；

图20为本申请实施例提供的另一种通信装置的结构示意图。

具体实施方式

本申请实施例的说明书和权利要求书及附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本申请实施例可以适用于有线高速点对点传输，如摄像头到自动驾驶平台多域控制器(multi domain controller，MDC)的图像和控制传输，车载摄像头或座舱域控制器(cockpit domain controller或control domain cockpit，CDC)等车载设备到大屏的图像传输等。

例如，本申请实施例涉及的通信装置可以是能够向其他设备发送信息(如数据帧、控制信息等)的设备，例如为摄像头、激光雷达等车载图像传感器，或者，也可以为MDC、CDC等图像处理设备，或者还可以为大屏等图像显示设备。又例如，本申请实施例涉及的通信装置还可以是除了车载装置之外的其他传输设备。

本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a，b，c，a和b，a和c，b和c，或，a和b和c，其中，a,b,c可以是单个，也可以是多个。

以及，除非有相反的说明，本申请实施例提及“第一”、“第二”等序数词是用于对多个对象进行区分，不用于限定多个对象的大小、内容、顺序、时序、优先级或者重要程度等。例如，第一数据包和第二数据包，只是为了便于描述而给予的名称，这两个数据包可能是同一个数据包，或者也可能是不同的数据包。

下面介绍本申请实施例涉及的技术特征。

在有线传输中，常使用线路编码方式，如8B/10B，对数据、控制信息等进行编码。8B/10B能够保证比特流中0、1个数相当，从而保持直流平衡，提升信号在线缆上的传输质量，但开销较大，达到20％。

随着有线传输速率的提升，有线信道的工作频率提升变得困难，64B/66B+扰码、64B/65B+扰码等低开销线路编码，逐渐取代8B/10B，成为主流的线路编码方案。其中，扰码用于直流平衡，64B/66B、64B/65B主要用于区分数据和控制。相较8B/10B，64B/66B、64B/65B可以将开销降低到1.5％～3％。

64B/66B线路编码块与64B/65B线路编码块类似，区别在于：每个64B/66B线路编码块，由2比特同步字和64比特净荷组成。同步字为01时，64比特净荷为数据信息，例如媒体介入控制(media access control，MAC)数据；同步字为10时，64比特包含控制信息。同步字的另外两种状态，00和11不使用。若编码块的同步字为10，即编码块的64比特的净荷包含控制信息时，编码块的64比特的净荷的前8个比特为块类型字段。64B/66B线路编码可以如图1所示。

每个64B/65B线路编码块，由1比特同步字和64比特净荷组成。同步字为0时，64比特净荷为数据信息，例如MAC数据；同步字为1时，64比特包含控制信息。若编码块的同步字为1，即编码块的64比特的净荷包含控制信息时，编码块的64比特的净荷的前8个比特为块类型字段。64B/65B线路编码可以如图2所示。

其中，图1所示的64B/66B线路编码块、图2所示的64B/65B线路编码块中，C表示控制信息，D表示数据信息，O表示顺序序列，S表示数据帧的开始，T表示数据帧的结束。

64B/66B线路编码块中块类型字段与净荷格式的对应关系与64B/65B线路编码块中块类型字段与净荷格式的对应关系相同。

下面以64B/66B线路编码块为例对块类型字段进行介绍。

当块类型字段为0x1e时，之后的56比特为8个7比特的子块，每个7比特的子块携带一个控制信息，如填充(Padding)。

当块类型字段为0x2d时，表示O

当块类型字段为0x33时，表示D

当块类型字段为0x87、0x99到0xff时，指示数据帧的最后一个分片，并根据类型的不同，指示数据帧的最后一个分片结束的位置。

应理解，块类型字段的取值还可以为图1未示出的其他取值，这里不再一一说明。

接收节点通过块类型字段的取值确定净荷携带S(用于指示数据帧的第一个分片)的编码块、净荷为数据信息的编码块、净荷携带T(用于指示数据帧的最后一个分片)的编码块，顺序抽取拼接编码块携带的数据信息，获得完整的数据帧。例如，发送节点向接收节点依次发送编码块1～7，其中，编码块1的同步字为10且块类型字段的取值为0x78，编码块2-6的同步字为01，编码块7的同步字为10且块类型字段的取值为0xe1。接收节点根据同步字和块类型字段的取值确定编码块1的净荷携带的D

在64B/66B线路编码、64B/65B线路编码中，数据帧的开始结束指示依赖于对块类型字段的进一步解析。由于同步字指示编码块的64比特的净荷包含控制信息，编码块的净荷的格式存在多种状态，处理的复杂度比较高，导致有线传输的时延较大。如果块类型字段存在错误，可能导致数据帧起始位置的丢失。

基于此，本申请实施例提供一种线路编码方法及装置，用于解决上述线路编码方式中数据帧的处理复杂度较高，时延较大且准确性较低的问题。其中，方法和装置是基于同一技术构思的，由于方法及设备解决问题的原理相似，因此装置与方法的实施可以相互参见，重复之处不再赘述。本申请实施例提供一种线路编码方法及装置，可以应用于车内网，特别是自动驾驶汽车车内网，也可以应用于其它有线传输设备。

下面将结合附图，对本申请实施例进行详细描述。

本申请提供一种线路编码方法，该方法可以应用于有线传输系统。如图3所示，该方法包括：

S301，发送节点生成目标编码块，目标编码块包括指示位以及负荷，指示位包括第一取值、第二取值、第三取值以及第四取值。

其中，第一取值用于指示负荷包括数据帧的第一个分片，即指示位为第一取值时可以指示该编码块携带的数据为数据帧的开始部分。

本申请实施例中，数据帧是泛指具有特定帧格式的报文，比如，Ethernet MAC帧、IP帧，等等，本申请实施例不约束数据帧的具体类型。

第二取值用于指示负荷包括数据帧的中间分片，即指示位为第二取值时可以指示该编码块携带的数据为数据帧的中间部分。

第三取值指示负荷包括数据帧的最后一个分片，即指示位为第三取值时可以指示该编码块携带的数据为数据帧的结束部分。

第四取值用于指示负荷包括非数据信息，即指示位为第四取值时可以指示该编码块携带非数据信息，例如物理层填充比特、子指示位、控制信息等。

一种可能的实施方式中，指示位可以包括2比特，该2比特的4种取值分别指示：负荷包括数据帧的第一个分片、负荷包括数据帧的中间分片、负荷包括数据帧的最后一个分片、负荷包括非数据信息。例如，如图4所示，指示位为00时，指示负荷包括数据帧的中间分片。指示位为01时，指示负荷包括数据帧的第一个分片。指示位为10时，指示数据帧的最后一个分片。指示位为11时，指示负荷包括非数据信息。

应理解，这里仅以2比特的指示位为例进行说明，在具体实施中，指示位包括的比特数量也可以为其他，例如3比特、4比特等，这里不做具体限定。若指示位包括的比特数大于2个，该指示位的其他取值也可以用来指示其他内容，或者也可以预留，这里不做具体限定。

本申请实施例中，负荷包括的比特数可以为Y个，Y为大于0的整数，例如，Y可以为64等。

本申请实施例中，数据帧的第一个分片(即数据帧的开始)、最后一个分片(即数据帧的结束)以及中间分片(即数据帧的延续)直接由指示位进行指示，与通过同步字指示数据/控制，再由块类型字段指示负荷的格式的方式相比，将数据帧开始、结束的位置与块类型字段解耦，直接由指示位进行指示，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

为了描述上的方便，下面将负荷包括数据信息的编码块称为数据编码块，即指示位取值为第一取值、第二取值或者第三取值时的编码块称为数据编码块，将负荷包括非数据信息的编码块称为控制编码块，即指示位取值为第四取值时的编码块称为控制编码块。

下面以目标编码块为数据编码块，即目标编码块的负荷包括数据信息，也就是目标编码块的指示位取值为第一取值、第二取值或者第三取值为例，对目标编码块进行说明。

一种实现方式中，发送节点生成目标编码块时，可以将数据帧划分成N个分片，N为大于1的整数，并对N个分片进行编码，得到N个数据编码块，其中，一个数据编码块可以携带数据帧的一个分片。该N个数据编码块包括目标编码块，若目标编码块的负荷包括N个分片中的第一个分片，目标编码块的指示位为第一取值；若目标编码块的负荷包括N个分片中的第n个分片，目标编码块的指示位为第二取值，n为大于1且小于N的整数；若目标编码块的负荷包括N个分片中的第N个分片，目标编码块的指示位为第三取值。

一种示例性中，在对数据帧进行分片时，可以将数据帧等长度的进行划分，即将数据帧划分为N个等长度的分片。例如，可以将数据帧划分为N个Y比特的分片，其中，Y比特为负荷的长度。

为了便于对方案的理解，下面结合图4所示的编码块结构，以指示位包括2比特、负荷包括64比特为例，对数据帧的编码过程进行示例性说明：

A1，发送节点将第一数据帧划分为N个64比特的分片。

A2，发送节点将N个分片进行编码，得到N个数据编码块，其中，第1个数据编码块的指示位取值为01且负荷携带第一数据帧的第1个分片，第2个数据编码块～第N-1个数据编码块的指示位取值为00，且第2个数据编码块～第N-1个数据编码块的负荷分别携带第一数据帧的第2个分片～第N-1个分片，第N个数据编码块的指示位取值为10且负荷携带第一数据帧的第N个分片，如图5所示。

需要说明的是，该N个数据编码块可以是连续发送的，也可以是不连续的发送的，即控制编码块可以穿插在该N个编码块中任意两个编码块中间发送，例如，如图6所示，控制编码块可以在第2个数据编码块和第3个数据编码块之间发送。其中，该控制编码块的负荷(64B)可以携带物理层填充比特，或者也可以携带控制信息，或者还可以携带第二数据帧，第二数据帧为一个完整(未分片)的数据帧，可选的，第二数据帧与第一数据帧可以来自不同的接口，例如，第一数据帧来自MAC层接口，第二数据帧来自IP层接口等。

应理解，图6仅是一种示例性说明，并不对在数据编码块中穿插发送的控制编码块的数量、发送位置进行具体限定。

下面以目标编码块为控制编码块，即目标编码块的负荷包括非数据信息，也就是目标编码块的指示位取值为第四取值为例，对目标编码块进行说明。

一种示例性说明中，若目标编码块的负荷携带的比特为物理层填充比特，指示位可以为第四取值。

另一种示例性说明中，若指示位为第四取值，或者，若负荷携带物理层填充比特、负荷携带控制信息、负荷携带数据帧等非数据信息，目标编码块的负荷包括子指示位，例如，目标编码块的负荷的前X个比特为子指示位。例如，负荷的前8比特为子指示位。

子指示位可以通过不同取值分别指示：负荷携带物理层填充比特、负荷携带控制信息、负荷携带数据帧。

其中，若负荷携带物理层填充比特，子指示位可以指示负荷携带物理层填充比特，其中，负荷携带物理层填充比特可以是用于匹配速率，接收节点收到后可以丢弃。

若负荷携带控制信息，子指示位可以指示负荷携带控制信息。

可选的，子指示位还可以进一步指示负荷携带的控制信息的类型。示例性的，控制信息的类型可以包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。其中，不同类型可以通过子指示位的不同取值进行指示。

其中，块标识信息可以为循环冗余校验(cyclic redundancy check，CRC)块的控制信息(如CRC块编号，是否支持重传等)，其中，CRC块可以由块标识信息、多个编码块、CRC校验构成的。CRC块可以采用一个编码块承载CRC块的控制信息。示例性的，可以在CRC块的第一个编码块或者最后一个编码块的负荷携带CRC块的控制信息。例如，如图7所示。

传输确认信息可以用于指示CRC块是否被正确接收。

间歇测试信息用于控制设备进入/退出在线测试模式。通过在线测试，设备可以短暂暂停数据传输，发送约定好的序列，进行干扰检测、误比特率(bit error ratio，BER)、误块率(block error ratio，BLER)等测试。退出在线测试后，设备可以快速恢复数据传输。间歇测试信息可以包括如下信息：间歇测试信息的类型，例如间歇测试请求信息、间隙测试响应信息、间歇测试开始信息、间歇测试结束信息等；间歇测试启动的时间，比如间歇测试在多少个编码块或者多少个CRC块之后启动，其中，在间歇测试启动的时间可以在间歇测试开始类型的间歇测试信息中携带；间歇测试的持续时间，该持续时间可以是一个固定时长，或在请求消息中指示；在线测试退出，例如到时退出，又例如使用间歇测试结束退出等。示例性的，间歇测试过程可以如图8所示。

休眠信息用于控制进入/退出低功耗模式。在不需要进行数据传输时，设备可以进入低功耗模式，节省功耗。重新需要传输时，设备可以通过唤醒信息退出低功耗模式。休眠信息可以包括：休眠信息的类型，例如休眠请求、休眠响应、休眠开始、唤醒等；进入低功耗模式的时间，比如在多少个编码块或者多少个CRC块之后进入低功耗模式，其中，进入低功耗模式的时间可以在休眠开始类型的休眠信息中携带。示例性的，休眠过程可以如图9所示。

链路重训练信息用于控制进入链路重训练。由于传输信道随时间、温度等环境状态发生变化，链路质量变差。通过重训练，设备可获得更好的传输质量。链路重训练信息可以包括：链路重训练信息的类型，例如重训练请求、重训练响应、重训练开始等；重训练启动的时间，比如在多少个编码块或者多少个CRC块之后启动链路重训练。示例性的，链路重训练过程可以如图10所示。

若子指示位指示负荷携带数据帧，负荷可以携带一个完整的数据帧，即没有分片的数据帧，应理解，该数据帧的比特数不大于负荷包括的比特数。

为了便于对方案的理解，下面结合图4所示的编码块结构，以指示位包括2比特、负荷包括64比特为例，假设子指示位为负荷的前8比特，可以采用该8比特的7个取值分别指示：负荷携带物理层填充比特、负荷携带数据帧、负荷携带链路重训练信息、负荷携带休眠信息、负荷携带间歇测试信息、负荷携带块标识信息、负荷携带传输确认信息。例如，如图11所示，若子指示位为0x1e时，指示负荷携带物理层填充比特；若子指示位为0x2d时，指示负荷携带数据帧；若子指示位为0x33时，指示负荷携带链路重训练信息；若子指示位为0x4b时，指示负荷携带休眠信息；若子指示位为0x66时，指示负荷携带间歇测试信息；若子指示位为0x78时，指示负荷携带块标识信息；若子指示位为0x87时，指示负荷携带传输确认信息。

应理解，这里仅以8比特的子指示位为例进行说明，在具体实施中，子指示位包括的比特数量也可以为其他，例如7比特、9比特等，这里不做具体限定。若子指示位的状态值大于7个，该指示位的其他状态值也可以用来指示其他内容，或者也可以预留，这里不做具体限定。

应理解，本申请实施例中子指示位指示的内容仅是一种示例性说明，在具体实施中，子指示位指示的内容可以包括上述内容的全部或部分，此外，子指示位还可以指示其他内容，这里不再一一列举。

本申请实施例中，负荷可以承载多种控制信息、数据量较小的完整数据帧、Padding等，并且可以通过子指示位进一步指示负荷携带的内容，从而编码块可以支持复杂的控制信息，并且可以提高指示的灵活性。并且，本申请实施例中负荷支持承载数据量较小的完整数据帧，从而降低数据量较小的数据帧传输开销，使能在数据帧分片间插入数据量较小的完整数据帧，降低数据量较小的完整数据帧的传输时延。

在一些实施例中，若负荷携带控制信息，即指示位为第四取值，负荷中还可以包括CRC字段，该CRC字段可以用于对控制信息进行校验保护。示例性的，CRC字段可以为8比特或者16比特。

例如，以图4所示的编码块结构，以指示位包括2比特、负荷包括64比特为例，假设子指示位为负荷的前8比特，该CRC字段可以为负荷的最后8比特或者16比特，如图12所示。

上述设计中，通过CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

S302，发送节点发送目标编码块。相应的，接收节点接收目标编码块。

S303，接收节点对目标编码块进行解析。

一种实现方式中，接收节点可以根据目标编码块的指示位的取值确定负荷携带的内容。其中，目标编码块的指示位、目标编码块的负荷具体可以参阅上述目标编码块的相关描述，这里不再重复赘述。

一个示例中，若负荷携带数据帧的一个分片，接收节点可以根据指示位的取值确定负荷携带的分片在数据帧中的位置，例如，指示位为第一取值时，负荷携带的分片为数据帧的第一个分片，即为数据帧的开始。指示位为第二取值时，负荷携带的分片为数据帧的中间分片，即为数据帧的延续。指示位为第三取值时，负荷携带的分片为数据帧的最后一个分片，即为数据帧的结束。接收节点根据负荷携带的分片在数据帧中的位置可以对接收到分片进行拼接，从而可以获得完整的数据帧。

本申请实施例中，数据帧的第一个分片(即数据帧的开始)、最后一个分片(即数据帧的结束)以及中间分片(即数据帧的延续)直接由指示位进行指示，与通过同步字指示数据/控制，再由块类型字段指示负荷的格式的方式相比，将数据帧开始、结束的位置与块类型字段解耦，直接由指示位进行指示，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

进一步的，若指示位为第四取值，负荷可以承载多种控制信息、数据量较小的完整数据帧、Padding等，从而编码块可以支持复杂的控制信息，并且可以提高指示的灵活性。并且，本申请实施例中负荷支持承载数据量较小的完整数据帧，从而降低数据量较小的数据帧传输开销，使能在数据帧分片间插入数据量较小的完整数据帧，降低数据量较小的完整数据帧的传输时延。

此外，在负荷携带控制信息时，通过负荷中包括CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

本申请提供另一种线路编码方法，该方法可以应用于有线传输系统。如图13所示，该方法包括：

S1301，发送节点生成目标编码块，目标编码块包括指示位以及负荷，指示位包括第一取值和第二取值，其中，第一取值用于指示负荷包括第一数据帧的一个分片，第二取值用于指示负荷包括非数据信息。

本申请实施例中，数据帧是泛指具有特定帧格式的报文，比如，Ethernet MAC帧、IP帧，等等，本申请实施例不约束数据帧的具体类型。

一种可能的实施方式中，指示位可以包括1比特，该1比特的2种取值分别指示：负荷包括第一数据帧的一个分片、负荷包括非数据信息。例如，指示位为0时，指示负荷包括第一数据帧的一个分片。指示位为1时，指示负荷包括非数据信息。

应理解，这里仅以1比特的指示位为例进行说明，在具体实施中，指示位包括的比特数量也可以为其他，例如2比特、5比特等，这里不做具体限定。若指示位包括的比特数大于1个，该指示位的其他取值也可以用来指示其他内容，或者也可以预留，这里不做具体限定。

本申请实施例中，负荷包括的比特数可以为Y个，Y为大于0的整数，例如，Y可以为64等。

若指示位为第二取值，负荷包括子指示位，子指示位用于指示如下信息中至少一项：目标编码块的下一个编码块携带第一数据帧的第一个分片、目标编码块的上一个编码块携带第一数据帧的最后一个分片、目标编码块的负荷携带的比特为物理层填充比特、目标编码块的负荷携带控制信息、目标编码块的负荷携带第一数据帧、第一数据帧和至少一个第二数据帧拼接。

本申请实施例中，通过子指示位指示数据帧开始或结束，可以降低指示位的开销，并通过在数据帧的第一个分片之前、最后一个分片之后分别插入指示数据帧开始的编码块和指示数据帧结束的编码块，与由块类型字段指示负荷的格式的方式相比，由子指示位直接指示数据帧开始或结束，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

示例性的，若目标编码块的下一个编码块携带第一数据帧的第一个分片，目标编码块的负荷携带的比特为物理层填充比特，子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片。

或者，若目标编码块的上一个编码块携带第一数据帧的最后一个分片，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片，且目标编码块的负荷携带的比特为物理层填充比特。

或者，若目标编码块的负荷携带的比特为物理层填充比特，子指示位指示目标编码块的负荷携带的比特为物理层填充比特。

或者，若目标编码块的负荷携带控制信息，子指示位指示负荷携带控制信息，可进一步指示控制信息的类型。其中，控制信息具体可以参阅步骤S301中的控制信息的相关描述，这里不再重复赘述。

或者，若目标编码块的负荷携带第一数据帧，子指示位指示目标编码块的负荷携带第一数据帧。

或者，若目标编码块的负荷携带第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，子指示位指示第一数据帧和至少一个第二数据帧拼接。一种示例中，子指示位指示第一数据帧和至少一个第二数据帧拼接，具体可以指示第一数据帧和至少一个第二数据帧在负荷中的分界位置。其中，第一数据帧和至少一个第二数据帧在负荷中的位置可以指第一数据帧的边界，即第一数据帧结束的位置，至少一个第二数据帧的边界，即至少一个第二数据帧开始的位置、结束的位置。

以第一数据帧和一个第二数据帧拼接为例对目标编码块的负荷进行示例性说明。

示例一，目标编码块的负荷包括第二数据帧的第一个分片和第一数据帧，其中，第一个分片在第一数据帧之后。其中，第一数据帧为一个完整的数据帧，即没有分片的数据帧。

示例二，目标编码块的负荷包括第二数据帧的第一个分片和第一数据帧的最后一个分片，其中，第一个分片在最后一个分片之后。

示例三，目标编码块的负荷包括第一数据帧的最后一个分片和第二数据帧，其中，第二数据帧在最后一个分片之后。其中，第二数据帧为一个完整的数据帧，即没有分片的数据帧。

示例四，目标编码块的负荷包括第一数据帧和第二数据帧，其中，第二数据帧在第一数据帧之后。其中，第一数据帧、第二数据帧为完整的数据帧，即没有分片的数据帧。

一种可能的实施方式中，第一数据帧和至少一个第二数据帧中相邻的两个数据帧之间存在帧间间隔。该帧间间隔可以具有帧间缓冲作用，示例性的，帧间间隔可以是8比特的填充，接收节点可以直接丢弃。

为了便于对方案的理解，以指示位包括1比特、负荷包括64比特为例，假设子指示位为负荷的前8比特，可以采用该8比特的9个取值分别指示：目标编码块的下一个编码块携带第一数据帧的第一个分片、目标编码块的上一个编码块携带第一数据帧的最后一个分片、目标编码块的负荷携带的比特为物理层填充比特、目标编码块的负荷携带第一数据帧、目标编码块的负荷携带第一数据帧、目标编码块的负荷携带链路重训练信息、目标编码块的负荷携带休眠信息、目标编码块的负荷携带间歇测试信息、目标编码块的负荷携带块标识信息、目标编码块的负荷携带传输确认信息，采用该8比特的另外6个取值，指示第一数据帧和至少一个第二数据帧拼接，以及第一数据帧和至少一个第二数据帧在负荷中的不同拼接位置。

例如，如图14所示，若子指示位为0x1e时，指示目标编码块的负荷携带物理层填充比特；若子指示位为0x2d时，指示目标编码块的负荷携带第一数据帧；若子指示位为0x33时，指示目标编码块的负荷携带链路重训练信息；若子指示位为0x4b时，指示目标编码块的负荷携带休眠信息；若子指示位为0x66时，指示目标编码块的负荷携带间歇测试信息；若子指示位为0x78时，指示目标编码块的负荷携带块标识信息；若子指示位为0x87时，指示目标编码块的负荷携带传输确认信息；若子指示位为0x99时，指示目标编码块的下一个编码块携带第一数据帧的第一个分片；若子指示位为0xAA时，指示目标编码块的上一个编码块携带第一数据帧的最后一个分片；若子指示位为0xE1～0xE6时，指示第一数据帧和至少一个第二数据帧拼接，第一数据帧和至少一个第二数据帧在负荷中的位置分别为负荷的1个字节，2个字节，3个字节，4个字节，5个字节，6个字节，即第一数据帧的最后一个分片分别为1～6字节。

需要说明的是，这里仅以8比特的子指示位为例进行说明，在具体实施中，子指示位包括的比特数量也可以为其他，例如7比特、9比特等，这里不做具体限定。若子指示位的状态值大于10个，该指示位的其他状态值也可以用来指示其他内容，或者也可以预留，这里不做具体限定。

应理解，本申请实施例中子指示位指示的内容仅是一种示例性说明，在具体实施中，子指示位指示的内容可以包括上述内容的全部或部分，此外，子指示位还可以指示其他内容，这里不再一一列举。

为了描述上的方便，下面将负荷包括数据信息的编码块称为数据编码块，即指示位取值为第一取值时的编码块称为数据编码块，将负荷包括非数据信息的编码块称为控制编码块，即指示位取值为第二取值时的编码块称为控制编码块。

一种实现方式中，发送节点生成目标编码块时，可以将第一数据帧划分成N个分片，N为大于1的整数。并对N个数据块进行编码，得到N+2个编码块，其中，N+2个编码块包括目标编码块，若目标编码块为N+2个编码块中的第一个编码块，目标编码块的指示位为第二取值且子指示位用于指示目标编码块的下一个编码块携带第一数据帧的第一个分片；若目标编码块为N+2个编码块中的第n个编码块，目标编码块的指示位为第一取值，n为大于1且小于N+2的整数；若目标编码块为N+2个编码块中的第N+2个编码块，目标编码块的指示位为第二取值且子指示位用于指示目标编码块的上一个编码块携带第一数据帧的最后一个分片。

一种示例性中，在对数据帧进行分片时，可以将数据帧等长度的进行划分，即将数据帧划分为N个等长度的分片。例如，可以将数据帧划分为N个Y比特的分片，其中，Y比特为负荷的长度。

为了便于对方案的理解，下面结合图14所示的编码块结构，假设负荷包括64比特，对数据帧的编码过程进行示例性说明：

B1，发送节点将数据帧1划分为N个64比特的分片。

B2，发送节点将N个分片进行编码，得到N+2个编码块，其中，第1个编码块的指示位取值为1、子指示位取值为0x99且负荷携带物理层填充比特，第2个数据编码块～第N-1个数据编码块的指示位取值为0，且第2个数据编码块～第N+1个数据编码块的负荷分别携带数据帧1的第1个分片～第N个分片，第N+2个数据编码块的指示位取值为1、子指示位取值为0xAA且负荷携带物理层填充比特，如图15所示。

需要说明的是，该N+2个编码块可以是连续发送的，也可以是不连续的发送的，即控制编码块可以穿插在该N+2个编码块中任意两个编码块中间发送，如图16所示。其中，该控制编码块的负荷可以携带物理层填充比特，或者也可以携带控制信息，或者还可以携带第二数据帧，第二数据帧为一个完整(未分片)的数据帧，可选的，第二数据帧与第一数据帧可以来自不同的接口，例如，第一数据帧来自MAC层接口，第二数据帧来自IP层接口等。

应理解，图16仅是一种示例性说明，并不对携带控制信息的其他编码块的数量、发送位置进行具体限定。

上述设计中，通过在数据帧的第一个分片之前以及最后一个分片之后分别插入一个编码块来指示数据帧的开始和结束，接收节点可以简单直接的确定数据帧的开始和结束，与通过同步字指示数据/控制，再由块类型字段指示负荷的格式的方式相比，以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

示例性的，若子指示位指示目标编码块的负荷携带控制信息，即负荷携带控制信息，负荷可以包括CRC字段，该CRC字段用于对控制信息进行校验保护。

若子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片，或者，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片，或者，子指示位指示目标编码块的负荷携带物理层填充比特，负荷也可以包括CRC字段。

示例性的，CRC字段可以为8比特或者16比特。

例如，以图14所示的编码块结构，假设负荷包括64比特，子指示位为负荷的前8比特，该CRC字段可以为负荷的最后8比特或者16比特，如图17或图18所示。

上述设计中，通过CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

S1302，发送节点发送目标编码块。相应的，接收节点接收目标编码块。

S1303，接收节点对目标编码块进行解析。

一种实现方式中，接收节点可以根据目标编码块的指示位的取值以及子指示位的取值确定负荷携带的内容。其中，目标编码块的指示位、负荷、子指示位具体可以参阅上述S1301中目标编码块的相关描述，这里不再重复赘述。

一个示例中，若第一编码块的负荷携带数据帧的一个分片，接收节点可以根据该第一编码块之前的第二编码块、该第一编码块之后的第三编码块的指示位的取值以及子指示位的取值确定第一编码块的负荷携带的分片在数据帧中的位置，例如，若第二编码块的指示位为第二取值且子指示位指示该编码块的下一个编码块携带数据帧的第一个分片，第一编码块的负荷携带的分片为数据帧的第一个分片，即为数据帧的开始。若第三编码块的指示位为第二取值且子指示位指示该编码块的上一个编码块携带数据帧的最后一个分片，第一编码块的负荷携带的分片为数据帧的最后一个分片，即为数据帧的结束。若第二编码块和第三编码块的指示位均为第一取值，第一编码块的负荷携带的分片为数据帧的中间分片，即为数据帧的延续。接收节点根据第一编码块的负荷携带的分片在数据帧中的位置可以对接收到的分片进行拼接，从而可以获得完整的数据帧。

本申请实施例中，通过子指示位指示数据帧开始或结束，可以降低指示位的开销，并通过在数据帧的第一个分片之前、最后一个分片之后分别插入指示数据帧开始的编码块和指示数据帧结束的编码块，与由块类型字段指示负荷的格式的方式相比，由子指示位直接指示数据帧开始或结束，可以简化数据处理复杂度，从而可以降低有线传输的复杂度以及时延。

此外，若指示位为第二取值，负荷可以承载多种控制信息、数据量较小的完整数据帧、Padding等，从而编码块可以支持复杂的控制信息，并且可以提高指示的灵活性。并且，本申请实施例中负荷支持承载数据量较小的完整数据帧，从而降低数据量较小的数据帧传输开销。而且，本申请实施例中负荷支持两个或两个以上数据帧的拼接，从而可以提高数据传输的灵活性。

此外，通过负荷中包括CRC字段，可以确保控制信息的可靠性，从而可以避免错误控制。

基于与方法实施例的同一技术构思，本申请实施例提供一种通信装置。该装置的结构可以如图19所示，包括处理单元1901以及收发单元1902。

一种实现方式中，通信装置具体可以用于实现图3至图12的实施例中发送节点执行的方法，该装置可以是发送节点本身，也可以是发送节点中的芯片或芯片组或芯片中用于执行相关方法功能的一部分。其中，处理单元1901，用于生成目标编码块，目标编码块包括指示位以及负荷，指示位包括第一取值、第二取值、第三取值以及第四取值，其中，第一取值用于指示负荷包括数据帧的第一个分片，第二取值用于指示负荷包括数据帧的中间分片，第三取值指示负荷包括数据帧的最后一个分片，第四取值用于指示负荷包括非数据信息；收发单元1902，用于发送目标编码块。

一个实施例中，处理单元1901，具体用于：将数据帧划分成N个分片，N为大于1的整数；对N个分片进行编码，得到N个编码块，其中，N个编码块包括目标编码块，若目标编码块的负荷包括N个分片中的第一个分片，目标编码块的指示位为第一取值；若目标编码块的负荷包括N个分片中的第n个分片，目标编码块的指示位为第二取值，n为大于1且小于N的整数；若目标编码块的负荷包括N个分片中的第N个分片，目标编码块的指示位为第三取值。

示例性的，非数据信息包括如下至少一项：填充比特、子指示位、控制信息。

可选的，若负荷携带的比特为填充比特，指示位为第四取值。

可选的，子指示位用于指示负荷携带物理层填充比特；或者，子指示位用于指示负荷携带控制信息；或者，子指示位用于指示负荷携带数据帧。

示例性的，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

一种示例性说明中，若负荷携带控制信息，负荷中还包括用于检验保护的CRC字段。

另一种实现方式中，通信装置具体可以用于实现图13至图18的实施例中发送节点执行的方法，该装置可以是发送节点本身，也可以是发送节点中的芯片或芯片组或芯片中用于执行相关方法功能的一部分。其中，处理单元1901，用于生成目标编码块，目标编码块包括指示位以及负荷，指示位包括第一取值和第二取值，其中，第一取值用于指示负荷包括第一数据帧的一个分片，第二取值用于指示负荷包括非数据信息；若指示位为第二取值，负荷包括子指示位。

子指示位用于指示如下信息中至少一项：

目标编码块的下一个编码块携带第一数据帧的第一个分片；

目标编码块的上一个编码块携带第一数据帧的最后一个分片；

目标编码块的负荷携带的比特为物理层填充比特；

目标编码块的负荷携带控制信息；

目标编码块的负荷携带第一数据帧；

所述第一数据帧和至少一个第二数据帧在所述目标编码块的负荷中拼接。

收发单元1902，用于发送目标编码块。

示例性的，若目标编码块的下一个编码块携带第一数据帧的第一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片。

或者，若目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片。

或者，若目标编码块的负荷携带的比特为物理层填充比特，子指示位指示目标编码块的负荷携带的比特为物理层填充比特。

或者，若目标编码块的负荷携带控制信息，子指示位指示负荷携带控制信息，可选的，子控制位进一步指示控制信息的类型。

或者，若目标编码块的负荷携带第一数据帧，子指示位指示目标编码块的负荷携带第一数据帧。

或者，若目标编码块的负荷携带第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，子指示位指示第一数据帧和至少一个第二数据帧拼接。

可选的，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

一个实施例中，处理单元1901，具体用于：将第一数据帧划分成N个分片，N为大于1的整数；对N个数据块进行编码，得到N+2个编码块，其中，N+2个编码块包括目标编码块，若目标编码块为N+2个编码块中的第一个编码块，目标编码块的指示位为第二取值且子指示位用于指示目标编码块的下一个编码块携带第一数据帧的第一个分片；若目标编码块为N+2个编码块中的第n个编码块，目标编码块的指示位为第一取值，n为大于1且小于N+2的整数；若目标编码块为N+2个编码块中的第N+2个编码块，目标编码块的指示位为第二取值且子指示位用于指示目标编码块的上一个编码块携带第一数据帧的最后一个分片。

示例性的，若子指示位指示目标编码块的负荷包含的控制信息的类型，负荷包括用于检验保护的CRC字段；和/或，若子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片，或者，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷包括用于检验保护的CRC字段。

可选的，子指示位指示第一数据帧和至少一个第二数据帧拼接，包括：子指示位还指示第一数据帧和至少一个第二数据帧在负荷中的分界位置。

一种示例性说明中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧，其中，第一个分片在第一数据帧之后。

或者，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧的最后一个分片，其中，第一个分片在最后一个分片之后。

或者，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧的最后一个分片和至少一个第二数据帧，其中，至少一个第二数据帧在最后一个分片之后。

或者，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧和至少一个第二数据帧，其中，至少一个第二数据帧在第一数据帧之后。

可选的，第一数据帧和至少一个第二数据帧中相邻的两个数据帧之间存在帧间间隔。

再一种实现方式中，通信装置具体可以用于实现图3至图12的实施例中接收节点执行的方法，该装置可以是接收节点本身，也可以是接收节点中的芯片或芯片组或芯片中用于执行相关方法功能的一部分。其中，收发单元1902，用于接收目标编码块，目标编码块包括指示位以及负荷，指示位包括第一取值、第二取值、第三取值以及第四取值，其中，第一取值用于指示负荷包括数据帧的第一个分片，第二取值用于指示负荷包括数据帧的中间分片，第三取值指示负荷包括数据帧的最后一个分片，第四取值用于指示负荷包括非数据信息；处理单元1901，用于对所述目标编码块进行解析。

一个实施例中，处理单元1901，具体用于：若所述目标编码块的所述指示位为所述第一取值，确定所述目标编码块的所述负荷携带的分片为所述数据帧的第一个分片；若所述目标编码块的所述指示位为所述第二取值，确定所述目标编码块的所述负荷携带的分片为所述数据帧的中间分片；若所述目标编码块的所述指示位为所述第三取值，确定所述目标编码块的所述负荷携带的分片为所述数据帧的最后一个分片。

示例性的，非数据信息包括如下至少一项：填充比特、子指示位、控制信息。

可选的，若负荷携带的比特为填充比特，指示位为第四取值。

可选的，子指示位用于指示负荷携带物理层填充比特；或者，子指示位用于指示负荷携带控制信息；或者，子指示位用于指示负荷携带数据帧。

示例性的，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

一种示例性说明中，若负荷携带控制信息，负荷中还包括用于检验保护的CRC字段。

又一种实现方式中，通信装置具体可以用于实现图13至图18的实施例中接收节点执行的方法，该装置可以是接收节点本身，也可以是接收节点中的芯片或芯片组或芯片中用于执行相关方法功能的一部分。其中，收发单元1902，用于接收目标编码块，目标编码块包括指示位以及负荷，指示位包括第一取值和第二取值，其中，第一取值用于指示负荷包括第一数据帧的一个分片，第二取值用于指示负荷包括非数据信息；若指示位为第二取值，负荷包括子指示位。

子指示位用于指示如下信息中至少一项：

目标编码块的下一个编码块携带第一数据帧的第一个分片；

目标编码块的上一个编码块携带第一数据帧的最后一个分片；

目标编码块的负荷携带的比特为物理层填充比特；

目标编码块的负荷携带控制信息；

目标编码块的负荷携带第一数据帧；

所述第一数据帧和至少一个第二数据帧在所述目标编码块的负荷中拼接。

处理单元1901，用于对所述目标编码块进行解析。

示例性的，若目标编码块的下一个编码块携带第一数据帧的第一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片。

或者，若目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷携带的比特为物理层填充比特，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片。

或者，若目标编码块的负荷携带的比特为物理层填充比特，子指示位指示目标编码块的负荷携带的比特为物理层填充比特。

或者，若目标编码块的负荷携带控制信息，子指示位指示负荷携带控制信息，可选的，子控制位进一步指示控制信息的类型。

或者，若目标编码块的负荷携带第一数据帧，子指示位指示目标编码块的负荷携带第一数据帧。

或者，若目标编码块的负荷携带第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，子指示位指示第一数据帧和至少一个第二数据帧拼接。

可选的，控制信息的类型包括如下至少一项：块标识信息、传输确认信息、间歇测试信息，休眠信息、链路重训练信息。

一个实施例中，处理单元1901，具体用于：若所述目标编码块的所述指示位为所述第二取值且所述子指示位用于指示所述目标编码块的下一个编码块携带所述第一数据帧的第一个分片，确定所述目标编码块的下一个编码块携带的分片为所述第一数据帧的第一个分片；若所述目标编码块的所述指示位为所述第一取值，确定所述目标编码块的负荷携带的分片为所述第一数据帧的中间分片；若所述目标编码块的所述指示位为所述第二取值且所述子指示位用于指示所述目标编码块的上一个编码块携带所述第一数据帧的最后一个分片，确定所述目标编码块的上一个编码块携带的分片为所述第一数据帧的最后一个分片。

示例性的，若子指示位指示目标编码块的负荷包含的控制信息的类型，负荷包括用于检验保护的CRC字段；和/或，若子指示位指示目标编码块的下一个编码块携带第一数据帧的第一个分片，或者，子指示位指示目标编码块的上一个编码块携带第一数据帧的最后一个分片，负荷包括用于检验保护的CRC字段。

可选的，子指示位指示第一数据帧和至少一个第二数据帧拼接，包括：子指示位还指示第一数据帧和至少一个第二数据帧在负荷中的分界位置。

一种示例性说明中，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧，其中，第一个分片在第一数据帧之后。

或者，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：一个第二数据帧的第一个分片和第一数据帧的最后一个分片，其中，第一个分片在最后一个分片之后。

或者，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧的最后一个分片和至少一个第二数据帧，其中，至少一个第二数据帧在最后一个分片之后。

或者，第一数据帧的全部或部分数据以及至少一个第二数据帧的全部或部分数据，包括：第一数据帧和至少一个第二数据帧，其中，至少一个第二数据帧在第一数据帧之后。

可选的，第一数据帧和至少一个第二数据帧中相邻的两个数据帧之间存在帧间间隔。

本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，另外，在本申请各个实施例中的各功能模块可以集成在一个处理器中，也可以是单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。可以理解的是，本申请实施例中各个模块的功能或者实现可以进一步参考方法实施例的相关描述。

一种可能的方式中，通信装置可以如图20所示，该装置可以是发送节点或者发送节点中的芯片。该装置可以包括处理器2001，通信接口2002，存储器2003。其中，处理单元1901可以为处理器2001。收发单元1902可以为通信接口2002。

处理器2001，可以是一个CPU，或者为数字处理单元等等。通信接口2002可以是收发器、也可以为接口电路如收发电路等、也可以为收发芯片等等。该装置还包括：存储器2003，用于存储处理器2001执行的程序。存储器2003可以是非易失性存储器，比如硬盘(hard disk drive，HDD)或固态硬盘(solid-state drive，SSD)等，还可以是易失性存储器(volatile memory)，例如随机存取存储器(random-access memory，RAM)。存储器2003是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质，但不限于此。

处理器2001用于执行存储器2003存储的程序代码，具体用于执行上述处理单元1901的动作，本申请在此不再赘述。通信接口2002具体用于执行上述收发单元1902的动作，本申请在此不再赘述。

本申请实施例中不限定上述通信接口2002、处理器2001以及存储器2003之间的具体连接介质。本申请实施例在图20中以存储器2003、处理器2001以及通信接口2002之间通过总线2004连接，总线在图20中以粗线表示，其它部件之间的连接方式，仅是进行示意性说明，并不引以为限。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图20中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

本申请实施例还提供一种通信系统，包括用于实现图3至图12的实施例中发送节点功能的通信装置和用于实现图3至图12的实施例中接收节点功能的通信装置。

本申请实施例还提供一种通信系统，包括用于实现图13至图18的实施例中发送节点功能的通信装置和用于实现图13至图18的实施例中接收节点功能的通信装置。

本申请实施例还提供了一种计算机可读存储介质，用于存储为执行上述处理器所需执行的计算机软件指令，其包含用于执行上述处理器所需执行的程序。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的保护范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。