一种阵列基板制作工艺降低成本的方法

技术领域

本发明涉及显示器技术领域，具体地涉及一种阵列基板制作工艺降低成本的方法。

背景技术

在液晶面板的生产厂商不断投建高世代线、扩大生产规模的今天，各液晶面板厂商面对强大的市场竞争压力，其液晶面板制造的利润已大大摊薄。在竞争加剧、价格持续跳水的市场压力下，降低成本已是各液晶面板厂商维持生存的必要手段。降低原材料成本、减少生产工艺流程等级手段已被各厂商采用。以此来压缩生产成本，提高企业利润额，提升市场竞争力。

现有的内嵌式触控TFT-LCD阵列基板生产工艺过程中需要两种结构不同的光罩分别形成孔洞和层图形化(patten)的制作，光罩也称为掩膜版。内嵌式触控技术(In-Cell技术)是指将触面板功能嵌入到液晶像素中的方法，即在显示屏内部嵌入触摸传感器功能，采用内嵌式触控技术的屏幕更轻、厚度更低，透光性更好，减少了各层屏幕贴合的时间，提高了生产效率。

参阅图1，现有的行驱动技术的内嵌式触控阵列基板的结构示意图，阵列基板分为GIP电路区与面内显示区，图中GIP电路区仅用了一个TFT器件来代替画出，仅为了体现GIP电路区漏极和面内显示区栅极之间存在打孔连接这个设计。图1的阵列基板的传统制作方法是：(1)在玻璃衬底10的上表面固定设置GIP电路区栅极21与面内显示区栅极22，在此工艺采用第一个光罩；(2)在所述GIP电路区栅极21、面内显示区栅极22与玻璃衬底10的上表面固定设置第一绝缘层11；(3)在所述第一绝缘层11的上表面固定设置GIP电路区有源层23与面内显示区有源层24，在此工艺采用了第二个光罩；(4)在所述第一绝缘层11开设DC孔111，在此工艺采用了第三个光罩；DC孔是用于GIP电路区漏极与面内显示区栅极连接的孔；DC孔是在GIP电路区，面内显示区栅极的左端延伸到GIP电路区；(5)在所述第一绝缘层11的上表面固定设置GIP电路区源极31、GIP电路区漏极32、面内显示区源极33与面内显示区漏极34，在此工艺采用了第四个光罩，GIP电路区漏极32通过DC孔111与面内显示区栅极22连接；(6)在所述GIP电路区的源极、漏极、有源层与所述面内显示区的源极、漏极、有源层以及第一绝缘层11的上表面固定设置第二绝缘层12；(7)在所述第二绝缘层12的上表面固定设置TP走线41，在此工艺采用了第五个光罩；TP走线是给公共电极提供电压信号；(8)在所述TP走线41与第二绝缘层12的上表面固定设置第三绝缘层13；(9)在所述第三绝缘层13开设PV孔131，此工艺采用了第六个光罩；PV孔是用于画素电极与面内显示区漏极连接的孔；(10)在所述第三绝缘层13固定设置画素电极51，画素电极51通过PV孔131与面内显示区的漏极34连接，在此工艺采用了第七个光罩；(11)在所述画素电极51与第三绝缘层13的上表面固定设置第四绝缘层14；(12)在所述第四绝缘层14开设CH孔141，在此工艺采用了第八个光罩；CH孔是用于公共电极与TP走线连接的孔；(13)在所述第四绝缘层14固定设置公共电极61，公共电极61通过CH孔141与TP走线41连接，在此工艺采用了第九个光罩。

图1的阵列基板的传统制作合计采用了九个不同结构的光罩，光罩的费用是阵列基板的生产成本之一，从而生产成本较高；因此，如何减少光罩数量，降低生产成本，是本领域亟待解决的一个技术问题。

发明内容

本发明要解决的技术问题，在于提供一种阵列基板制作工艺降低成本的方法，减少光罩数量，降低生产成本。

本发明是这样实现的：

一种阵列基板制作工艺降低成本的方法，包括以下步骤：

S1、在玻璃衬底的上表面固定设置GIP电路区栅极与面内显示区栅极，具体为：

在玻璃衬底的上表面固定设置第一金属膜层；

将第一负型光阻固定设置在所述第一金属膜层的上表面；

通过第一灰阶光罩对所述第一负型光阻进行曝光处理，所述第一灰阶光罩具有第一左部分透光区、第一右部分透光区、第一完全透光区与第一遮光区，所述第一左部分透光区对准阵列基板的GIP区电路栅极位置，所述第一右部分透光区对准阵列基板的面内显示区栅极位置，所述第一完全透光区对准阵列基板的DC孔位置；

然后对所述第一负型光阻进行显影处理，使所述第一负型光阻变成由第一负型左基准块、第一负型右基准块和第一凸块组成的形状，并且露出第一金属膜层，所述第一负型左基准块的位置与所述第一左部分透光区的位置对应，所述第一负型右基准块的位置与所述第一右部分透光区的位置对应，所述第一凸块的位置与所述第一完全透光区的位置对应，所述露出第一金属膜层的位置与所述第一遮光区的位置对应；

对所述第一金属膜层进行湿式蚀刻，形成GIP电路区栅极与面内显示区栅极，所述GIP电路区栅极在所述第一负型左基准块的正下方，所述面内显示区栅极在所述第一负型右基准块的正下方；

剥离所述第一负型光阻；

S2、在所述GIP电路区栅极、面内显示区栅极与玻璃衬底的上表面固定设置第一绝缘层；

S3、在所述第一绝缘层的上表面固定设置GIP电路区有源层与面内显示区有源层；

S4、在所述第一绝缘层开设DC孔，所述面内显示区栅极露出于所述DC孔，具体为：

将第一正型光阻固定设置在所述GIP电路区有源层、面内显示区有源层与第一绝缘层的上表面；

通过所述第一灰阶光罩对所述第一正型光阻进行曝光处理；

然后对所述第一正型光阻进行显影处理，使所述第一正型光阻变成由第一正型左基准块、第一正型右基准块、第一凹坑和第一包围层组成的形状，所述第一正型左基准块的位置与所述第一左部分透光区的位置对应，所述第一正型右基准块的位置与所述第一右部分透光区的位置对应，所述第一凹坑的位置与所述第一完全透光区的位置对应，所述第一包围层的位置与所述第一遮光区的位置对应；

使用干式蚀刻，从所述第一凹坑向下蚀刻所述第一绝缘层，形成DC孔，所述面内显示区栅极露出于所述DC孔；

剥离所述第一正型光阻；

S5、在所述第一绝缘层的上表面固定设置GIP电路区源极、GIP电路区漏极、面内显示区源极、面内显示区漏极，所述GIP电路区源极、GIP电路区漏极分别与所述GIP电路区有源层的两端连接，所述面内显示区源极、面内显示区漏极分别与所述面内显示区有源层的两端连接，所述GIP电路区漏极通过所述DC孔与所述面内显示区栅极连接；

S6、在所述GIP电路区源极、GIP电路区漏极、GIP电路区有源层、面内显示区源极、面内显示区漏极、面内显示区有源层与所述第一绝缘层的上表面固定设置第二绝缘层；

S7、在所述第二绝缘层的上表面固定设置TP走线；

S8、在所述TP走线与所述第二绝缘层的上表面固定设置第三绝缘层；

S9、在所述第三绝缘层开设PV孔，所述PV孔还穿透所述第二绝缘层并且露出所述面内显示区漏极；

S10、在所述第三绝缘层固定设置画素电极，所述画素电极通过所述PV孔与所述面内显示区漏极连接；

S11、在所述画素电极与所述第三绝缘层的上表面固定设置第四绝缘层；

S12、在所述第四绝缘层开设CH孔，所述CH孔还穿透所述第三绝缘层并且露出所述TP走线；

S13、在所述第四绝缘层的上表面固定设置公共电极，所述公共电极通过所述CH孔与所述TP走线连接。

本发明的优点在于：优化生产工艺，根据层极与连接孔在阵列基板的位置预先制作灰阶光罩，在制作连接孔时使用正型光阻，在制作层极时使用负型光阻，利用这个灰阶光罩对正负型光阻进行曝光以及显影蚀刻，实现了连接孔和层极结构这两道制作工艺共用一个灰阶光罩，与背景技术相比，本发明的方法减少光罩数量，降低生产成本。

附图说明

下面参照附图结合实施例对本发明作进一步的说明。

图1是背景技术的阵列基板的结构示意图。

图2是本发明的阵列基板制作工艺降低成本的方法的流程图。

图3是本发明的方法实施例一的薄膜制程的示意图。

图4是本发明的方法实施例一的第一负型光阻的黄光制程的示意图。

图5是本发明的方法实施例一的第一负型光阻的蚀刻制程的示意图。

图6是本发明的方法实施例一的第一负型光阻的剥膜制程的示意图。

图7是本发明的方法实施例一的第一正型光阻的黄光制程的示意图。

图8是本发明的方法实施例一的第一正型光阻的蚀刻制程的示意图。

图9是本发明的方法实施例一的第一正型光阻的剥膜制程的示意图。

图10是本发明的方法实施例二的第二负型光阻的黄光制程的示意图。

图11是本发明的方法实施例二的第二负型光阻的蚀刻制程的示意图。

图12是本发明的方法实施例二的第二正型光阻的黄光与蚀刻的示意图。

图13是本发明的方法实施例三的第三负型光阻的黄光制程的示意图。

图14是本发明的方法实施例三的第三负型光阻的蚀刻制程的示意图。

图15是本发明的方法实施例三的第三正型光阻的黄光与蚀刻的示意图。

图16是本发明的方法实施例四的第四正型光阻的黄光与蚀刻的示意图。

图17是本发明的方法实施例四的第四负型光阻的黄光制程的示意图。

图18是本发明的方法实施例四的第四负型光阻的蚀刻制程的示意图。

图19是本发明的方法实施例五的第五正型光阻的黄光与蚀刻的示意图。

图20是本发明的方法实施例五的第五负型光阻的黄光制程的示意图。

图21是本发明的方法实施例五的第五负型光阻的蚀刻制程的示意图。

图22是本发明的方法实施例六的第六正型光阻的黄光与蚀刻的示意图。

图23是本发明的方法实施例六的第六负型光阻的黄光制程的示意图。

图24是本发明的方法实施例六的第六负型光阻的蚀刻制程的示意图。

具体实施方式

本发明实施例提供一种阵列基板制作工艺降低成本的方法，克服了背景技术中阵列基板的传统制作合计用了九个不同结构的光罩，生产成本较高的缺点，实现了优化生产工艺，减少光罩数量，降低生产成本的技术效果。

本发明实施例的技术方案的总体思路如下：

根据层极与连接孔在阵列基板的位置预先制作灰阶光罩，层极与连接孔的组合包括栅极与DC孔，源漏极与PV孔，TP走线与CH孔，源漏极与DC孔，画素电极与PV孔，公共电极与CH孔。灰阶光罩具有部分透光区、完全透光区和遮光区，部分透光区对准阵列基板的层极位置，完全透光区对准阵列基板的连接孔位置，相应地遮光区对准阵列基板的其余位置。在制作连接孔时使用正型光阻，在制作层极时使用负型光阻，利用这个灰阶光罩对正负型光阻进行曝光以及显影蚀刻，实现了连接孔和层极结构这两道制作工艺共用灰阶光罩。

为了更好地理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。

参阅图1至图9，本发明的实施例一。

一种阵列基板制作工艺降低成本的方法，包括以下步骤：

S1、在玻璃衬底10的上表面固定设置GIP电路区栅极21与面内显示区栅极22，具体为：

薄膜制程：在玻璃衬底10的上表面固定设置第一金属膜层20；所述第一金属膜层20是MO/AL/MO叠层结构或者Ti/AL/Ti叠层结构，所述第一金属膜层20是通过PVD成膜技术镀在所述玻璃衬底10的上表面。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变，也可以防止AL的氧化。

黄光制程：将第一负型光阻71固定设置在所述第一金属膜层20的上表面；在第一金属膜层20镀上一整面的第一负型光阻71，所述第一负型光阻71的上表面是平坦面，有助于后序第一负型光阻71形成特定的形状。负型光阻是其照到光的部分不会溶于光阻显影液，而没有照到光的部分会溶于光阻显影液。

光线200照射第一灰阶灰罩。通过第一灰阶光罩70对所述第一负型光阻71进行曝光处理，所述第一灰阶光罩70具有第一左部分透光区701、第一右部分透光区702、第一完全透光区703与第一遮光区704，所述第一左部分透光区701对准阵列基板的GIP区电路栅极位置，所述第一右部分透光区702对准阵列基板的面内显示区栅极22位置，所述第一完全透光区703对准阵列基板的DC孔111位置；相应地所述第一遮光区704对准阵列基板的其余位置。完全透光区是100％透光，遮光区是100％不透光，而部分透光区的透光率是50％。

所述第一左部分透光区701和所述第一右部分透光区702都是光栅，所述第一完全透光区703是透光通孔，所述第一遮光区704是遮光板。所述第一右部分透光区702包围所述第一完全透光区703，所述第一遮光区704包围所述第一左部分透光区701和所述第一右部分透光区702。

然后对所述第一负型光阻71进行显影处理，使所述第一负型光阻71变成由第一负型左基准块711、第一负型右基准块712和第一凸块713组成的形状，并且露出第一金属膜层20，所述第一负型左基准块711的位置与所述第一左部分透光区701的位置对应，所述第一负型右基准块712的位置与所述第一右部分透光区702的位置对应，所述第一凸块713的位置与所述第一完全透光区703的位置对应，所述露出第一金属膜层20的位置与所述第一遮光区704的位置对应；

利用显影液对曝光后的第一负型光阻71进行显影处理，经过显影处理之后，在需要做出栅极的位置上方是有光阻的，其它位置上方是没有光阻的。

蚀刻制程：对所述第一金属膜层20进行湿式蚀刻，形成GIP电路区栅极21与面内显示区栅极22，所述GIP电路区栅极21在所述第一负型左基准块711的正下方，所述面内显示区栅极22在所述第一负型右基准块712的正下方；

通过酸液湿刻的方式对第一金属膜层20进行蚀刻，直至形成GIP电路区栅极21与面内显示区栅极22的形状。

剥膜制程：剥离所述第一负型光阻71；用特定的剥膜液利用化学反应来移除剩余的第一负型光阻71。GIP电路区栅极21与面内显示区栅极22的制作工艺完成。

S2、在所述GIP电路区栅极21、面内显示区栅极22与玻璃衬底10的上表面固定设置第一绝缘层11；镀上第一绝缘层11的作用是充当绝缘介质，材质用SiOx单层或者SiNx/SiOx双层，CVD成膜。

S3、在所述第一绝缘层11的上表面固定设置GIP电路区有源层23与面内显示区有源层24；有源层的材料选择为金属氧化物半导体，PVD成膜，蚀刻方式为湿刻。

S4、在所述第一绝缘层11开设DC孔111，所述面内显示区栅极22露出于所述DC孔111，具体为：

黄光制程：将第一正型光阻72固定设置在所述GIP电路区有源层23、面内显示区有源层24与第一绝缘层11的上表面；在第一绝缘层11镀上一整面的第一正型光阻72，所述第一正型光阻72的上表面是平坦面，有助于后序第一光阻形成特定的形状。正型光阻是其照到光的部分会溶于光阻显影液，而没有照到光的部分不会溶于光阻显影液。

光线200照射第一灰阶光罩70。通过所述第一灰阶光罩70对所述第一正型光阻72进行曝光处理；

然后对所述第一正型光阻72进行显影处理，使所述第一正型光阻72变成由第一正型左基准块721、第一正型右基准块722、第一凹坑723和第一包围层724组成的形状，所述第一正型左基准块721的位置与所述第一左部分透光区701的位置对应，所述第一正型右基准块722的位置与所述第一右部分透光区702的位置对应，所述第一凹坑723的位置与所述第一完全透光区703的位置对应，所述第一包围层724的位置与所述第一遮光区704的位置对应；

利用显影液对曝光后的第一正型光阻72进行显影处理，经过显影处理之后，在需要开设DC孔111的位置上方是没有光阻，即设置第一凹坑723，在需要做出栅极的位置上方光阻是较薄的，其它位置的光阻是较厚的。

蚀刻制程：使用干式蚀刻，从所述第一凹坑723向下蚀刻所述第一绝缘层11，形成DC孔111，所述面内显示区栅极22露出于所述DC孔111；在图中，DC孔111是在GIP电路区，面内显示区栅极22的左端延伸到GIP电路区。通过干刻方式对第一绝缘层11进行蚀刻，直至露出面内显示区栅极22。

剥膜制程：剥离所述第一正型光阻72；用特定的剥膜液利用化学反应来移除剩余的第一正型光阻72；DC孔111的制作工艺完成。实现了栅极与DC孔111这两道制作工艺共用一个光罩，即共用第一灰阶光罩70。

S5、在所述第一绝缘层11的上表面固定设置GIP电路区源极31、GIP电路区漏极32、面内显示区源极33、面内显示区漏极34，所述GIP电路区源极31、GIP电路区漏极32分别与所述GIP电路区有源层23的两端连接，所述面内显示区源极33、面内显示区漏极34分别与所述面内显示区有源层24的两端连接，所述GIP电路区漏极32通过所述DC孔111与所述面内显示区栅极22连接；在第一绝缘层11镀上第二金属膜层30用于制作GIP电路区源极31、GIP电路区漏极32、面内显示区源极33、面内显示区漏极34，材料可以选择MO/AL/MO叠层、Ti/AL/Ti叠层等，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变，也可以防止AL的氧化。

S6、在所述GIP电路区源极31、GIP电路区漏极32、GIP电路区有源层23、面内显示区源极33、面内显示区漏极34、面内显示区有源层24与所述第一绝缘层11的上表面固定设置第二绝缘层12；镀上第二绝缘层12的作用是充当绝缘介质和保护TFT器件，材质用SiOx单层，CVD成膜。

S7、在所述第二绝缘层12的上表面固定设置TP走线41；在第二绝缘层12镀上第三金属膜层40用于制作TP走线41，材料可以选择MO/AL/MO叠层、Ti/AL/Ti叠层等，PVD成膜，酸液湿蚀刻。AL的电阻小用来导电(可用Cu代替)，可以减小阻抗，降低功耗；其次外层金属MO或者Ti的膨胀系数都较小可以抑制在高温制程中AL的形变，也可以防止AL的氧化。

S8、在所述TP走线41与所述第二绝缘层12的上表面固定设置第三绝缘层13；镀上第三绝缘层13的作用是充当绝缘介质，材质用SiOx单层或者SiNx/SiOx双层，CVD成膜，

S9、在所述第三绝缘层13开设PV孔131，所述PV孔131还穿透所述第二绝缘层12并且露出所述面内显示区漏极34；通过干式蚀刻的方式蚀刻出PV孔131，即画素电极51与面内显示区漏极34的连接孔。

S10、在所述第三绝缘层13固定设置画素电极51，所述画素电极51通过所述PV孔131与所述面内显示区漏极34连接；镀上画素电极51，材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。

S11、在所述画素电极51与所述第三绝缘层13的上表面固定设置第四绝缘层14；镀上第四绝缘层14的作用是充当绝缘介质，材质用SiOx或者SiNx单层，CVD成膜。

S12、在所述第四绝缘层14开设CH孔141，所述CH孔141还穿透所述第三绝缘层13并且露出所述TP走线41；通过干式蚀刻的方式蚀刻出CH孔141，即公共电极61与TP走线41的连接孔。

S13、在所述第四绝缘层14的上表面固定设置公共电极61，所述公共电极61通过所述CH孔141与所述TP走线41连接。镀上公共电极61，材料选择为ITO，主要是因为ITO具有良好的导电性和透光性，PVD成膜，酸液湿蚀刻。

本发明的阵列基板制作工艺降低成本的方法的实施例一，是在现有的行驱动技术的内嵌式触控阵列基板的结构下，对生产工艺进行优化，根据栅极与DC孔111在阵列基板的位置预先制作第一灰阶光罩70，在制作DC孔111时使用正型光阻，在制作栅极时使用负型光阻，利用第一灰阶光罩70对正负型光阻进行曝光以及显影蚀刻，实现了DC孔111和栅极结构这两道制作工艺共用一个灰阶光罩，与背景技术的采用九个光罩数量相比，本发明的实施例一总共用的光罩数量为八个，降低生产成本。

参阅图1、图10至图12，本发明的实施例二。

所述S5、在所述第一绝缘层11的上表面固定设置GIP电路区源极31、GIP电路区漏极32、面内显示区源极33、面内显示区漏极34，所述GIP电路区源极31、GIP电路区漏极32分别与所述GIP电路区有源层23的两端连接，所述面内显示区源极33、面内显示区漏极34分别与所述面内显示区有源层24的两端连接，所述GIP电路区漏极32通过所述DC孔111与所述面内显示区栅极22连接，具体为：

在所述第一绝缘层11的上表面固定设置第二金属膜层30，所述第二金属膜层30通过所述DC孔111与所述面内显示区栅极22连接；

将第二负型光阻81固定设置在所述第二金属膜层30的上表面；

通过第二灰阶光罩80对所述第二负型光阻81进行曝光处理，所述第二灰阶光罩80具有第二GIP左部分透光区801、第二GIP右部分透光区802、第二面内左部分透光区803、第二面内右部分透光区804、第二完全透光区805与第二遮光区806，所述第二GIP左部分透光区801对准阵列基板的GIP电路区源极31位置，所述第二GIP右部分透光区802对准阵列基板的GIP电路区漏极32位置，所述第二面内左部分透光区803对准阵列基板的面内显示区源极33位置，所述第二面内右部分透光区804对准阵列基板的面内显示区漏极34位置，所述第二完全透光区805对准阵列基板的PV孔131位置；

然后对所述第二负型光阻81进行显影处理，使所述第二负型光阻81变成由第二负型GIP左基准块811、第二负型GIP右基准块812、第二负型面内左基准块813、第二负型面内右基准块814和第二凸块815组成的形状，并且露出第二金属膜层30，所述第二负型GIP左基准块811的位置与所述第二GIP左部分透光区801的位置对应，所述第二负型GIP右基准块812的位置与所述第二GIP右部分透光区802的位置对应，所述第二负型面内左基准块813的位置与所述第二面内左部分透光区803的位置对应，所述第二负型面内右基准块814的位置与所述第二面内右部分透光区804的位置对应，所述第二凸块815的位置与所述第二完全透光区805的位置对应，所述露出第二金属膜层30的位置与所述第二遮光区806的位置对应；

对所述第二金属膜层30进行湿式蚀刻，形成GIP电路区源极31、GIP电路区漏极32、面内显示区源极33与面内显示区漏极34，所述GIP电路区源极31在所述第二负型GIP左基准块811的正下方，所述GIP电路区漏极32在所述第二负型GIP右基准块812的正下方，所述GIP电路区源极31、GIP电路区漏极32分别与所述GIP电路区有源层23的两端连接，所述GIP电路区漏极32通过所述DC孔111与所述面内显示区栅极22连接，所述面内显示区源极33在所述第二负型面内左基准块813的正下方，所述面内显示区漏极34在所述第二负型面内右基准块814的正下方，所述面内显示区源极33、面内显示区漏极34分别与所述面内显示区有源层24的两端连接；

剥离所述第二负型光阻81；

所述S9、在所述第三绝缘层13开设PV孔131，所述PV孔131还穿透所述第二绝缘层12并且露出所述面内显示区漏极34，具体为：

将第二正型光阻82固定设置在所述第三绝缘层13的上表面；

通过所述第二灰阶光罩80对所述第二正型光阻82进行曝光处理；

然后对所述第二正型光阻82进行显影处理，使所述第二正型光阻82变成由第二正型GIP左基准块821、第二正型GIP右基准块822、第二正型面内左基准块823、第二正型面内右基准块824、第二凹坑825和第二包围层826组成的形状，所述第二正型GIP左基准块821的位置与所述第二GIP左部分透光区801的位置对应，所述第二正型GIP右基准块822的位置与所述第二GIP右部分透光区802的位置对应，所述第二正型面内左基准块823的位置与所述第二面内左部分透光区803的位置对应，所述第二正型面内右基准块824的位置与所述第二面内右部分透光区804的位置对应，所述第二凹坑825的位置与所述第二完全透光区805的位置对应，所述第二包围层826的位置与所述第二遮光区806的位置对应；

使用干式蚀刻，从所述第二凹坑825向下蚀刻所述第三绝缘层13，形成PV孔131，所述PV孔131还穿透所述第二绝缘层12并且露出所述面内显示区漏极34；

剥离所述第二正型光阻82。

在本发明的实施例二，根据源漏极与PV孔131在阵列基板的位置预先制作第二灰阶光罩80，在制作PV孔131时使用正型光阻，在制作源漏极时使用负型光阻，利用第二灰阶光罩80对正负型光阻进行曝光以及显影蚀刻，实现了PV孔131和源漏极结构这两道制作工艺共用一个灰阶光罩。

GIP电路区源极31、GIP电路区漏极32、面内显示区源极33、面内显示区漏极34的制作工艺流程主要是：通过薄膜制程，在第一绝缘层11镀上一整面的第二金属膜层30；在所述第二金属膜层30是MO/AL/MO叠层结构或者Ti/AL/Ti叠层结构，所述第二金属膜层30是通过PVD成膜技术镀在所述第一绝缘层11的上表面。再通过黄光制程，在第二金属膜层30的上表面镀上一整面的第二负型光阻81；光线200照射第二灰阶光罩80，通过第二灰阶光罩80对第二负型光阻81进行曝光处理，其中第二遮光区806对准阵列基板的其余位置；然后利用显影液处理曝光后的第二负型光阻81，改变第二负型光阻81的形状；再通过蚀刻制程，通过酸液湿式蚀刻的方式对第二金属膜层30进行蚀刻，直至形成GIP电路区源极31、GIP电路区漏极32、面内显示区源极33、面内显示区漏极34的形状；最后通过剥膜制程，用特定的剥膜液利用化学反应来移除剩余的第二负型光阻81，源漏极的制作工艺完成。

PV孔131的制作工艺流程主要是：通过黄光制程，在第三绝缘层13镀上一整面的第二正型光阻82；光线200照射第二灰阶光罩80，通过第二灰阶光罩80对第二正型光阻82进行曝光处理，然后利用显影液处理曝光后的第二正型光阻82，改变第二正型光阻82的形状；再通过蚀刻制程，通过干式蚀刻的方式从第二凹坑825的位置对第三绝缘层13以及第二绝缘层12进行蚀刻，直至露出面内显示区漏极34；最后通过剥膜制程，用剥膜液利用化学反应来移除剩余的第二正型光阻82，PV孔131的制作工艺完成。实现了源漏极与PV孔131这两道制作工艺共用一个光罩，即共用第二灰阶光罩80。

其它未述部分请参考本发明的实施例一。在本发明的实施例一的技术方案减少光罩的数量基础上，本发明的实施例二的技术方案所采用的光罩数量再减少一个，本发明的实施例二总共采用的光罩数量为七个。降低生产成本。

参阅图1、图13至图15，本发明的实施例三。

所述S7、在所述第二绝缘层12的上表面固定设置TP走线41，具体为：

在所述第二绝缘层12的上表面固定设置第三金属膜层40；

将第三负型光阻91固定设置在所述第三金属膜层40的上表面；

通过第三灰阶光罩90对所述第三负型光阻91进行曝光处理，所述第三灰阶光罩90具有第三部分透光区901、第三完全透光区902与第三遮光区903，所述第三部分透光区901对准阵列基板的TP走线41位置，所述第三完全透光区902对准阵列基板的CH孔141位置；

然后对所述第三负型光阻91进行显影处理，使所述第三负型光阻91变成由第三负型基准块911和第三凸块912组成的形状，并且露出第三金属膜层40，所述第三负型基准块911的位置与所述第三部分透光区901的位置对应，所述第三凸块912的位置与所述第三完全透光区902的位置对应，所述露出第三金属膜层40的位置与所述第三遮光区903的位置对应；

对所述第三金属膜层40进行湿式蚀刻，形成TP走线41，所述TP走线41在所述第三负型基准块911的正下方；

剥离所述第三负型光阻91；

所述S12、在所述第四绝缘层14开设CH孔141，所述CH孔141还穿透所述第三绝缘层13并且露出所述TP走线41，具体为：

将第三正型光阻92固定设置在所述第四绝缘层14的上表面；

通过所述第三灰阶光罩90对所述第三正型光阻92进行曝光处理；

然后对所述第三正型光阻92进行显影处理，使所述第三正型光阻92变成由第三正型基准块921、第三凹坑922和第三包围层923组成的形状，所述第三正型基准块921的位置与所述第三部分透光区901的位置对应，所述第三凹坑922的位置与所述第三完全透光区902的位置对应，所述第三包围层923的位置与所述第三遮光区903的位置对应；

使用干式蚀刻，从所述第三凹坑922向下蚀刻所述第四绝缘层14，形成CH孔141，所述CH孔141还穿透所述第三绝缘层13并且露出所述TP走线41；

剥离所述第三正型光阻92。

在本发明的实施例三，根据TP走线41与CH孔141在阵列基板的位置预先制作第三灰阶光罩90，在制作CH孔141时使用正型光阻，在制作TP走线41时使用负型光阻，利用第三灰阶光罩90对正负型光阻进行曝光以及显影蚀刻，实现了CH孔141和TP走线41这两道制作工艺共用一个灰阶光罩。

TP走线41的制作工艺流程主要是：通过薄膜制程，在第二绝缘层12镀上一整面的第三金属膜层40；在所述第三金属膜层40是MO/AL/MO叠层结构或者Ti/AL/Ti叠层结构，所述第三金属膜层40是通过PVD成膜技术镀在所述第二绝缘层12的上表面。再通过黄光制程，在第三金属膜层40的上表面镀上一整面的第三负型光阻91；光线200照射第三灰阶光罩90，通过第三灰阶光罩90对第三负型光阻91进行曝光处理，其中第三遮光区903对准阵列基板的其余位置，然后利用显影液处理曝光后的第三负型光阻91，改变第三负型光阻91的形状；再通过蚀刻制程，通过酸液湿式蚀刻的方式对第三金属膜层40进行蚀刻，直至形成TP走线41的形状；最后通过剥膜制程，用特定的剥膜液利用化学反应来移除剩余的第三负型光阻91，TP走线41的制作工艺完成。

CH孔141的制作工艺流程主要是：通过黄光制程，在第四绝缘层14镀上一整面的第三正型光阻92；光线200照射第三灰阶光罩90，通过第三灰阶光罩90对第三正型光阻92进行曝光处理，然后利用显影液处理曝光后的第三正型光阻92，改变第三正型光阻92的形状；再通过蚀刻制程，通过干式蚀刻的方式从第三凹坑922的位置对第四绝缘层14以及第三绝缘层13进行蚀刻，直至露出TP走线41；最后通过剥膜制程，用剥膜液利用化学反应来移除剩余的第三正型光阻92，CH孔141的制作工艺完成。实现了TP走线41与CH孔141这两道制作工艺共用一个光罩，即共用第三灰阶光罩90。

其它未述部分请参考本发明的实施例二。在本发明的实施例二的技术方案减少光罩的数量基础上，本发明的实施例三的技术方案所采用的光罩数量再减少一个，本发明的实施例二总共采用的光罩数量为六个。降低生产成本。

参阅图1、图16至图18，本发明的实施例四。

所述S4、在所述第一绝缘层11开设DC孔111，所述面内显示区栅极22露出于所述DC孔111，具体为：

将第四正型光阻101固定设置在所述GIP电路区有源层23、面内显示区有源层24与第一绝缘层11的上表面；

通过所述第四灰阶光罩100对所述第四正型光阻101进行曝光处理，所述第四灰阶光罩100具有第四GIP左部分透光区1001、第四GIP右部分透光区1002、第四面内左部分透光区1003、第四面内右部分透光区1004、第四完全透光区1005与第四遮光区1006，所述第四GIP左部分透光区1001对准阵列基板的GIP电路区源极31位置，所述第四GIP右部分透光区1002对准阵列基板的GIP电路区漏极32位置，所述第四面内左部分透光区1003对准阵列基板的面内显示区源极33位置，所述第四面内右部分透光区1004对准阵列基板的面内显示区漏极34位置，所述第四完全透光区1005对准阵列基板的DC孔111位置；

然后对所述第四正型光阻101进行显影处理，使所述第四正型光阻101变成由第四正型GIP左基准块1011、第四正型GIP右基准块1012、第四正型面内左基准块1013、第四正型面内右基准块1014、第四凹坑1015和第四包围层1016组成的形状，所述第四正型GIP左基准块1011的位置与所述第四GIP左部分透光区1001的位置对应，所述第四正型GIP右基准块1012的位置与所述第四GIP右部分透光区1002的位置对应，所述第四正型面内左基准块1013的位置与所述第四面内左部分透光区1003的位置对应，所述第四正型面内右基准块1014的位置与所述第四面内右部分透光区1004的位置对应，所述第四凹坑1015的位置与所述第四完全透光区1005的位置对应，所述第四包围层1016的位置与所述第四遮光区1006的位置对应；

使用干式蚀刻，从所述第四凹坑1015向下蚀刻所述第一绝缘层11，形成DC孔111，所述面内显示区栅极22露出于所述DC孔111；

剥离所述第四正型光阻101；

所述S5、在所述第一绝缘层11的上表面固定设置GIP电路区源极31、GIP电路区漏极32、面内显示区源极33、面内显示区漏极34，所述GIP电路区源极31、GIP电路区漏极32分别与所述GIP电路区有源层23的两端连接，所述面内显示区源极33、面内显示区漏极34分别与所述面内显示区有源层24的两端连接，所述GIP电路区漏极32通过所述DC孔111与所述面内显示区栅极22连接，具体为：

在所述第一绝缘层11的上表面固定设置第二金属膜层30，所述第二金属膜层30通过所述DC孔111与所述面内显示区栅极22连接；

将第四负型光阻102固定设置在所述第二金属膜层30的上表面；

通过所述第四灰阶光罩100对所述第四负型光阻102进行曝光处理；

然后对所述第四负型光阻102进行显影处理，使所述第四负型光阻102变成由第四负型GIP左基准块1021、第四负型GIP右基准块1022、第四负型面内左基准块1023、第四负型面内右基准块1024和第四凸块1025组成的形状，并且露出第二金属膜层30，所述第四负型GIP左基准块1021的位置与所述第四GIP左部分透光区1001的位置对应，所述第四负型GIP右基准块1022的位置与所述第四GIP右部分透光区1002的位置对应，所述第四负型面内左基准块1023的位置与所述第四面内左部分透光区1003的位置对应，所述第四负型面内右基准块1024的位置与所述第四面内右部分透光区1004的位置对应，所述第四凸块1025的位置与所述第四完全透光区1005的位置对应，所述露出第二金属膜层30的位置与所述第四遮光区1006的位置对应；

对所述第二金属膜层30进行湿式蚀刻，形成GIP电路区源极31、GIP电路区漏极32、面内显示区源极33与面内显示区漏极34，所述GIP电路区源极31在所述第四负型GIP左基准块1021的正下方，所述GIP电路区漏极32在所述第四负型GIP右基准块1022的正下方，所述GIP电路区源极31、GIP电路区漏极32分别与所述GIP电路区有源层23的两端连接，所述GIP电路区漏极32通过所述DC孔111与所述面内显示区栅极22连接，所述面内显示区源极33在所述第四负型面内左基准块1023的正下方，所述面内显示区漏极34在所述第四负型面内右基准块1024的正下方，所述面内显示区源极33、面内显示区漏极34分别与所述面内显示区有源层24的两端连接；

剥离所述第四负型光阻102。

在本发明的实施例四，根据源漏极与DC孔111在阵列基板的位置预先制作第四灰阶光罩100，在制作DC孔111时使用正型光阻，在制作源漏极时使用负型光阻，利用第四灰阶光罩100对正负型光阻进行曝光以及显影蚀刻，实现了DC孔111和源漏极结构这两道制作工艺共用一个灰阶光罩；即共用第四灰阶光罩100。

其它未述部分请参考本发明的实施例一。与背景技术的采用九个光罩数量相比，本发明的实施例四的技术方案所采用的光罩数量减少了一个，本发明的实施例四总共采用的光罩数量为八个。降低生产成本。

参阅参阅图1、图19至图21，本发明的实施例五。

所述S9、在所述第三绝缘层13开设PV孔131，所述PV孔131还穿透所述第二绝缘层12并且露出所述面内显示区漏极34，具体为：

将第五正型光阻111固定设置在所述第三绝缘层13的上表面；

通过第五灰阶光罩110对所述第五正型光阻111进行曝光处理，所述第五灰阶光罩110具有第五部分透光区1101、第五完全透光区1102与第五遮光区1103，所述第五部分透光区1101对准阵列基板的画素电极51位置，所述第五完全透光区1102对准阵列基板的PV孔131位置；

然后对所述第五正型光阻111进行显影处理，使所述第五正型光阻111变成由第五正型基准块1111、第五凹坑1112和第五包围层1113组成的形状，所述第五正型基准块1111的位置与所述第五部分透光区1101的位置对应，所述第五凹坑1112的位置与所述第五完全透光区1102的位置对应，所述第五包围层1113的位置与所述第五遮光区1103的位置对应；

使用干式蚀刻，从所述第五凹坑1112向下蚀刻所述第三绝缘层13，形成PV孔131，所述PV孔131还穿透所述第二绝缘层12并且露出所述面内显示区漏极34；

剥离所述第五正型光阻111；

所述S10、在所述第三绝缘层13固定设置画素电极51，所述画素电极51通过所述PV孔131与所述面内显示区漏极34连接，具体为：

在所述第三绝缘层13的上表面固定设置第一透明导电膜层50，所述第一透明导电膜层50通过所述PV孔131与所述面内显示区漏极34连接；

将第五负型光阻112固定设置在所述第一透明导电膜层50的上表面；

通过所述第五灰阶光罩110对所述第五负型光阻112进行曝光处理；

然后对所述第五负型光阻112进行显影处理，使所述第五负型光阻112变成由第五负型基准块1121和第五凸块1122组成的形状，并且露出第一透明导电膜层50，所述第五负型基准块1121的位置与所述第五部分透光区1101的位置对应，所述第五凸块1122的位置与所述第五完全透光区1102的位置对应，所述露出第一透明导电膜层50的位置与所述第五遮光区1103的位置对应；

对所述第五金属膜层进行湿式蚀刻，形成画素电极51，所述画素电极51在所述第五负型基准块1121的正下方，所述画素电极51通过所述PV孔131与所述面内显示区漏极34连接；

剥离所述第五负型光阻112。

所述第一透明导电膜层50是ITO材质，所述第一透明导电膜层50是通过PVD成膜技术镀在所述第三绝缘层13的上表面。

在本发明的实施例五，根据画素电极51与PV孔131在阵列基板的位置预先制作第五灰阶光罩110，在制作PV孔131时使用正型光阻，在制作画素电极51时使用负型光阻，利用第五灰阶光罩110对正负型光阻进行曝光以及显影蚀刻，实现了PV孔131和画素电极51这两道制作工艺共用一个灰阶光罩；即共用第五灰阶光罩110。

其它未述部分请参考本发明的实施例四。在本发明的实施例四的技术方案减少光罩的数量基础上，本发明的实施例五的技术方案所采用的光罩数量再减少一个，本发明的实施例五总共采用的光罩数量为七个，降低生产成本。

参阅参阅图1、图22至图24，本发明的实施例六。

所述S12、在所述第四绝缘层14开设CH孔141，所述CH孔141还穿透所述第三绝缘层13并且露出所述TP走线41，具体为：

将第六正型光阻121固定设置在所述第四绝缘层14的上表面；

通过所述第六灰阶光罩120对所述第六正型光阻121进行曝光处理，所述第六灰阶光罩120具有第六部分透光区1201、第六完全透光区1202与第六遮光区1203，所述第六部分透光区1201对准阵列基板的公共电极61位置，所述第六完全透光区1202对准阵列基板的CH孔141位置；

然后对所述第六正型光阻121进行显影处理，使所述第六正型光阻121变成由第六正型基准块1211、第六凹坑1212和第六包围层1213组成的形状，所述第六正型基准块1211的位置与所述第六部分透光区1201的位置对应，所述第六凹坑1212的位置与所述第六完全透光区1202的位置对应，所述第六包围层1213的位置与所述第六遮光区1203的位置对应；

使用干式蚀刻，从所述第六凹坑1212向下蚀刻所述第四绝缘层14，形成CH孔141，所述CH孔141还穿透所述第三绝缘层13并且露出所述TP走线41；

剥离所述第六正型光阻121；

所述S13、在所述第四绝缘层14的上表面固定设置公共电极61，所述公共电极61通过所述CH孔141与所述TP走线41连接，具体为：

在所述第四绝缘层14的上表面固定设置第二透明导电膜层60，所述第二透明导电膜层60通过所述CH孔141与所述TP走线41连接；

将第六负型光阻122固定设置在所述第二透明导电膜层60的上表面；

通过所述第六灰阶光罩120对所述第六负型光阻122进行曝光处理；

然后对所述第六负型光阻122进行显影处理，使所述第六负型光阻122变成由第六负型基准块1221和第六凸块1222组成的形状，并且露出第六透明导电膜层，所述第六负型基准块1221的位置与所述第六部分透光区1201的位置对应，所述第六凸块1222的位置与所述第六完全透光区1202的位置对应，所述露出第二透明导电膜层60的位置与所述第六遮光区1203的位置对应；

对所述第六金属膜层进行湿式蚀刻，形成公共电极61，所述共公电极在所述第六负型基准块1221的正下方，所述公共电极61通过所述CH孔141与所述TP走线41连接；

剥离所述第六负型光阻122。

所述第二透明导电膜层60是ITO材质，所述第二透明导电膜层60是通过PVD成膜技术镀在所述第四绝缘层14的上表面。

在本发明的实施例六，根据公共电极61与CH孔141在阵列基板的位置预先制作第六灰阶光罩120，在制作CH孔141时使用正型光阻，在制作公共电极61时使用负型光阻，利用第六灰阶光罩120对正负型光阻进行曝光以及显影蚀刻，实现了CH孔141和公共电极61这两道制作工艺共用一个灰阶光罩；即共用第六灰阶光罩120。

其它未述部分请参考本发明的实施例五。在本发明的实施例五的技术方案减少光罩的数量基础上，本发明的实施例六的技术方案所采用的光罩数量再减少一个，本发明的实施例六总共采用的光罩数量为六个，降低生产成本。