光学模块

技术领域

本公开内容涉及光学模块并且涉及制造光学模块的方法。

背景技术

本公开内容涉及包括附接至半导体器件的发射器的光学模块，并且涉及制造这样的光学模块的方法。

已知的光学模块包括附接至半导体器件但与半导体器件间隔开的发射器。发射器可以例如是垂直腔面发射激光器(VCSEL)。半导体器件包括被配置成引导由发射器发射的光的波导，并且包括用于将来自发射器的光耦合到波导中的光学元件。光学元件可以例如是衍射光栅。光学元件还可以包括一个或更多个传感器，或者感测或使用光的其他电气元件。这样的光学模块可以被称为光子集成电路(PIC)，因为其在半导体器件中引导或操纵光，该半导体器件还可以包括集成电光部件和/或电气部件。

与已知的光学模块相关联的问题是来自发射器的光可能遭受不稳定性(例如，强度的波动)。在一些情况下，发射器可能会随着时间的推移而损坏，使得光学模块不再正确地工作。

本公开内容的目的是解决以上问题中的一个或更多个。

发明内容

总体上，本公开内容提出通过在半导体器件的面向发射器的表面上设置衍射光栅来克服以上问题。该衍射光栅可以定位在位于半导体器件内的衍射光栅的上方，并且可以与位于半导体器件内的衍射光栅具有相同的间距。半导体器件的表面上的衍射光栅可以被称为表面光栅，并且半导体器件内的衍射光栅可以被称为耦合光栅(其可以被配置成将光耦合到例如波导中)。表面光栅可以是耦合光栅的投影，并且可以经由半导体材料在耦合光栅上的沉积来形成。

根据本发明的第一方面，提供了一种光学模块，包括发射器和半导体器件，发射器附接至半导体器件并且通过间隙与半导体器件分开，其中，半导体器件包括位于半导体器件的半导体内的衍射光栅和波导，衍射光栅是被配置成将从发射器发射的光耦合到波导中的耦合衍射光栅，并且其中，半导体器件还包括附加的衍射光栅，该附加的衍射光栅设置在半导体器件的面向发射器的表面上。

有利地，半导体器件的表面上的衍射光栅减少或防止光到发射器中的背反射。

半导体器件的表面上的衍射光栅可以具有与耦合衍射光栅相同的间距。

半导体器件的表面上的衍射光栅可以与耦合衍射光栅对准。

半导体器件的表面上的衍射光栅可以是耦合衍射光栅到半导体器件的表面的投影。

半导体器件的表面上的衍射光栅的凸起部分可以具有倾斜侧。

耦合衍射光栅的线可以具有基本上垂直的侧。

发射器可以是激光器。

发射器可以是垂直腔面发射激光器(VCSEL)。

发射器可以被配置成发射红外光。

半导体器件可以包括第一半导体材料和第二半导体材料，第一半导体材料具有比第二半导体材料更高的折射率。耦合衍射光栅和波导可以由包封在第二半导体材料中的第一半导体材料形成。半导体器件的表面上的衍射光栅可以由第二半导体材料形成。

第一半导体材料可以是SiN。第二半导体材料可以是SiO

半导体器件还可以包括集成电路和至少一个电光器件。

根据本发明的第二方面，提供了一种形成光学模块的方法，该方法包括：在第一半导体材料的层的顶部上设置第二半导体材料的层；使用光刻将图案蚀刻到第二半导体材料中，该图案包括耦合衍射光栅和波导；使用沉积工艺在衍射光栅和波导的顶部上设置更多的第一半导体材料，其中，在第一半导体表面的上表面上形成附加的衍射光栅，该表面衍射光栅是耦合衍射光栅的投影；以及将发射器附接至半导体器件，该发射器通过间隙与半导体器件分开。

蚀刻可以穿过第二半导体材料并蚀刻到第一半导体材料中。

表面衍射光栅可以具有与耦合衍射光栅相同的间距。

表面衍射光栅可以与耦合衍射光栅对准。

表面衍射光栅的凸起部分可以具有倾斜侧。

耦合衍射光栅的线可以具有基本上垂直的侧。

第一半导体材料可以是SiN。第二半导体材料可以是SiO

本发明的不同方面的特征可以组合在一起。

最后，此处公开的本显示系统利用新颖的方法至少在于在半导体器件的耦合光栅的顶部上设置有表面光栅，并且防止或减少发射的光从半导体器件到发射器中的背反射。

优选实施方式的简要说明

现在将仅以示例的方式并参照附图来描述本公开内容的一些实施方式，在附图中：

图1以截面示意性地描绘了根据本公开内容的实施方式的光学模块；

图2示意性地描绘了制造图1中描绘的模块的半导体器件的方法；

图3示意性地描绘了制造图1中描绘的模块的半导体器件的替选方法；以及

图4是根据本公开内容的实施方式的半导体器件的一部分的扫描电子显微镜图片。

优选实施方式的详细描述

一般来说，本公开内容提供了光学模块和制造光学模块的方法。在光学模块的半导体器件的表面上形成有光栅。光栅防止或减少光到光学模块的发射器中的背反射。

在附图中给出了解决方案的一些示例。

图1以截面示意性地描绘了光学模块2，该光学模块2包括附接至半导体器件6(仅示出了部分)的垂直腔面发射激光器(VCSEL)4。半导体器件6包括光栅8和波导10，并且可以包括其他元件(如以下进一步说明的)。光栅8具有被配置成接收从VCSEL 4发射的光并将该光耦合到波导10中的间距。光栅8的间距在以下进一步描述。VCSEL 4附接至半导体器件6。在所描绘的光学模块中，附接是经由接合件12，该接合件12可以例如由焊料或某种其他导体形成。半导体器件6可以包括被配置成向VCSEL供电的驱动器。电源可以在半导体器件6的外部，并且例如可以连接至半导体器件以形成混合组件。为了便于描述，图1和其他附图包括笛卡尔坐标。这不旨在暗示光学模块2必须具有任何特定的取向。

半导体器件6可以在x方向上进一步延伸，如虚线所指示的。波导10可以被配置成将光引导至半导体器件6的其他元件(未描绘)。其他元件可以例如是一个或更多个传感器、检测器、干涉仪、光学开关、空间光调制器和/或光学逻辑门等。半导体器件6可以被配置成例如用于电信(例如，被配置成在用于电信的波长例如1.5μm下操作)。半导体器件可以被配置成例如用于光学计算(例如，包括光学逻辑门)。光学模块2可以被称为光子集成电路(PIC)，因为其在还可以包括集成电路和至少一个电光器件的结构中引导或操纵光。

在半导体器件的表面上(在光栅8上方，该光栅8被配置成将光耦合到波导10中)设置有附加的光栅14。为了区分光学模块2的两个光栅，半导体器件的表面上的光栅14被称为表面光栅14，并且将光耦合到波导10中的光栅8被称为耦合光栅8。表面光栅14面向VCSEL4。表面光栅14可以被定向成使得从VCSEL 4发射的光垂直地入射(或基本上垂直地入射)到表面光栅上。

在VCSEL 4与半导体器件6之间存在间隙16。间隙16可以例如在5μm至50μm之间(即，VCSEL与半导体器件6之间的分隔可以在5μm至50μm之间)。间隙可以例如包含空气(或某种其他气体)。半导体器件6的半导体具有比空气(或其他气体)高得多的折射率。VCSEL 4被配置成从其底表面即朝向半导体器件6(在-z方向上)发射激光(例如，红外光)。换句话说，VCSEL 4面向半导体器件6的表面。由VCSEL 4发射的光由箭头15示意性地描绘。因为在间隙16与半导体器件6之间存在折射率的阶跃变化，所以从VCSEL 4发射的光中的一些光将从半导体器件的表面反射。

如果不存在表面光栅14，则反射光将垂直于半导体器件表面反射并且将行进回到VCSEL 4中。这是不期望的，因为激光到VCSEL 4中特别是到VCSEL的激光腔中的背反射将干扰VCSEL的激光腔内的光，并且导致VCSEL的次优操作。VCSEL的光学性能会劣化，并且随着时间的推移，VCSEL会损坏。这种损坏可能非常严重，以至于光子集成电路(PIC)停止正确地工作。

有利地，表面光栅14衍射入射到半导体器件6上的来自VCSEL 4的光。因此，从半导体器件6的表面反射的光不会行进回到VCSEL 4中。而是，反射光以处于VCSEL(特别是VCSEL的激光腔)的入口孔径之外的角度衍射，并且因此不会行进回到VCSEL中。这有利地避免了通过背反射光VCSEL的操作中的不稳定性，并且避免了由于背反射光VCSEL的性能的劣化。此外，避免了背反射光造成严重损坏的可能性，这种严重损坏会阻止光子集成电路(PIC)正确地工作。衍射的反射光由箭头17示意性地描绘。

透射穿过半导体器件6的表面的光也被表面光栅14衍射。该透射的衍射光由箭头18示意性地描绘。透射的衍射光入射到耦合光栅8上。耦合光栅将光耦合到波导10中。该光于是通过耦合光栅8耦合到波导10中。在波导10中传播的光由箭头19示意性地描绘。

表面光栅14和耦合光栅8具有相同的间距。由箭头18示意性地描绘的透射的衍射光可以是一阶衍射光。耦合光栅8接收该一阶衍射光并将光耦合到波导10中。

有利地，通过在耦合光栅8的顶部上沉积半导体材料形成表面光栅14。

耦合光栅8是包括被空间(其可以被称为较低部分)分开的一系列凸起部分的结构。凸起部分和较低部分可以被称为线和空间。凸起部分相对于较低部分的高度可以例如为至少200nm(并且可以例如高达500nm)。耦合光栅8的间距可以例如在0.5μm至1μm之间。凸起部分与较低部分的比率(该比率可以被称为线-空间比)可以例如在0.4至0.6之间。这些值可以取决于由VCSEL发射的光的波长和光的其他参数而变化。耦合光栅8可以例如具有大约50μm×50μm的面积(从上方看)。通常，耦合光栅8可以具有至少1000μm

在耦合光栅结构的顶部上沉积有半导体材料。如果沉积的半导体材料均匀地分布，则沉积在耦合光栅结构的凸起部分上的材料的厚度可以与沉积在光栅结构的较低部分上的材料的厚度基本上相同。这意味着，即使耦合光栅结构已经被半导体材料完全覆盖，半导体材料的覆盖物的上表面仍然具有光栅结构。该光栅可以被认为是耦合光栅的投影，并且即使设置了相当大厚度的半导体材料覆盖物(例如，大于耦合光栅的高度的厚度)也可以存在。当在耦合光栅8的顶部上设置了厚度为1μm或更大(例如，高达5μm)的半导体材料时，可以存在耦合光栅的投影。

在图1中，耦合光栅8在半导体材料的覆盖物的表面中的投影是表面光栅14。表面光栅具有与耦合光栅的间距对应的间距。此外，表面光栅与耦合光栅对准(即，位于耦合光栅的正上方)。这有利地避免了对确保单独实现的耦合光栅与表面光栅之间的对准的需要(这在实践中可能难以实现并且实现起来较昂贵)。

图2示意性地描绘了根据本公开内容的实施方式的具有耦合光栅和表面光栅的光学模块的形成。首先参照图2的A，设置硅衬底220，并且在硅衬底上沉积SiO

在SiN层224的顶部上施加一层抗蚀剂226。然后使用掩模执行光刻曝光。掩模阻挡光入射到抗蚀剂226的一些区域上，但使得光能够入射到抗蚀剂的其他区域上。在光入射到抗蚀剂上的情况下，这导致抗蚀剂经历化学反应(这可能是由于曝光于光刻光而引起的交联)。然后对抗蚀剂进行显影以将曝光的图案固定到抗蚀剂中。此后，去除未曝光的抗蚀剂。这种光刻工艺是众所周知的，并且因此在此不作进一步描述。可以使用光刻工艺的变型。

图2的B描绘了执行光刻曝光、对曝光的抗蚀剂进行显影和去除未曝光的抗蚀剂的结果。如可以看到的，光栅结构228形成在抗蚀剂226中。光栅结构228的线为大致矩形。光栅结构228的线具有基本上垂直的侧。光栅结构228可以部分地跨SiN层224的表面(即，在y方向上)延伸。也就是说，光栅结构228可以在其到达SiN层224的侧之前结束。为了形成波导，设置在x方向上延伸的抗蚀剂线229。抗蚀剂线的任一侧都不设置抗蚀剂。图案化显影的抗蚀剂可以被称为蚀刻掩模。

如图2的C中所描绘的，使用诸如反应离子蚀刻(RIE)的蚀刻工艺。蚀刻能够蚀刻到SiN层224中，但不能蚀刻到显影的抗蚀剂226中。蚀刻在未被显影的抗蚀剂226保护的位置处蚀刻掉SiN 224。这在图2的C的一部分的放大视图中进行了描绘。已经通过蚀刻在SiN层224中形成了空间228b。这些空间228b与剩余的SiN 228a一起形成光栅。在光栅的左侧，可以看到SiN 224的线。这将形成波导的一部分。

如图2的D中所描绘的，将显影的抗蚀剂从SiN层224中去除。这可以被称为蚀刻掩模剥离。这留下了位于SiO

参照图2的E，在SiN层224的顶部上沉积SiO

在x方向上延伸的SiN的线形成波导210。SiO

在另外的步骤(未描绘)中，VCSEL接合到SiN 232上以形成光学模块(如图1中所描绘的)。

材料的沉积可以使用化学气相沉积(CVD)例如等离子体增强化学气相沉积(PECVD)来执行。SiO

可以使用其他配方。

图3示意性地描绘了可以用于本公开内容的实施方式的替选制造方法。该方法的一些步骤与以上结合图2描述的方法的步骤相对应，并且因此不再结合图3进行描述。

在图3的方法中，硅衬底320、SiO

然而，参照图3的C，当执行蚀刻时，执行蚀刻的时间段比图2中所描绘的方法长。因此，蚀刻不仅蚀刻掉SiN 324，而且继续并蚀刻到SiN之下的SiO

图3的D与图2的D的对应之处在于，去除显影的抗蚀剂，留下光栅308。

图3的E描绘了上包层SiO

光栅的凸起部分314a被比上述实施方式更深的空间314b(或较低部分)分开。这是因为蚀刻到SiO

当SiO

图4是一对扫描电子显微镜(SEM)图像，其示出了根据本发明的实施方式形成的半导体器件的一部分。与上述实施方式一样，使用SiO

图4B示出了从上方以45度角观看的表面光栅414。可以看到表面光栅414的端部440。这些端部在位置上与耦合光栅的端部(不可见)对应。

组合参照图4A和图4B，耦合光栅408具有大致矩形结构，但表面光栅414不具有大致矩形结构。而是，表面光栅414包括一系列伸长的凸起部分，所述伸长的凸起部分具有平坦的上表面414a和与平坦的较低表面414c相遇的倾斜侧表面414b。这些光栅配置是有利的。特别地，大致矩形的耦合光栅408的垂直(或基本上垂直)侧壁提供光到相邻波导(未描绘)中的最有效耦合。表面光栅的倾斜侧表面414b在非垂直方向上(即，不在位于表面光栅上方的VCSEL腔的方向上)提供光的漫反射。

通常，本发明的实施方式的表面光栅可以设置有倾斜侧表面。如上所述，这可以有利地引导光的任何漫反射离开发射器(例如，VCSEL)。由于材料在耦合光栅上积聚的方式(例如，当使用PECVD时)，表面光栅的倾斜侧表面可能自然地发生。例如，当使用以上进一步阐述的SiO

尽管本公开内容的上述实施方式使用了SiN，但是也可以使用诸如Si的其他材料。可以使用诸如AlGaAs、GaSbAs等的GaAs兼容材料。在另一替选方案中，可以使用诸如InGaAs、InAlGaAs和GaN的兼容材料和InP。如以上进一步提及的，衬底可以由Si形成。然而，可以使用其他材料例如玻璃、蓝宝石、GaAs等来形成衬底。

本公开内容的上述实施方式都具有VCSEL。然而，这仅仅是可以使用的发射器的示例，并且可以使用不同的发射器。可以使用的替选发射器的一个示例是边缘发射半导体激光器。通常，可以使用任何合适的发射器。发射器可以是红外发射器(即，被配置成发射红外光)。发射器可以例如被配置成在850nm或大约850nm下发射，或者在1530nm至1565nm(例如，1550nm)范围内的波长下发射。发射器可以被配置成在非红外波长下发射。

对波导的引用可以被解释为意指第一半导体的材料的被第二半导体包围的伸长部分，该第一半导体具有比第二半导体更高的折射率并且具有被配置成引导已知波长或波长范围的光的截面大小。波导的芯可以例如具有0.2μm×0.6μm或更大的截面。波导的芯可以例如具有0.5μm×1μm或更小的截面。

对衍射光栅的引用可以被解释为意指具有规则间距的一系列线和空间。光栅的间距可以参考入射光的波长来选择，以获得期望的衍射角度。在本发明的实施方式中，耦合光栅的线的截面可以为大致矩形。在本发明的实施方式中，耦合光栅的线可以具有基本上垂直的侧。在本发明的实施方式中，表面光栅的线可以具有倾斜侧。

在本文中，存在对表面光栅的引用，该表面光栅是耦合光栅的“投影”。这可以被解释为意指光栅的结构已经通过SiO

在本发明的所描述的实施方式中，表面光栅与耦合光栅对准。当材料在耦合光栅上的沉积不使用定向沉积(即，使用非定向沉积)时，可以实现光栅的对准。如果使用定向沉积，则可能引入表面光栅相对于耦合光栅的偏移。

在本发明的实施方式中，表面光栅是与耦合光栅不同的光栅。表面光栅可以被称为附加光栅。

附图标记列表：

2光学模块

4垂直腔面发射激光器(VCSEL)

6半导体器件

8耦合光栅

10波导

12接合件

14表面光栅

15由VCSEL发射的光

16间隙

17衍射的反射光

18衍射的透射光

19在波导中传播的光

208光栅(耦合光栅)

210波导

214光栅(表面光栅)

214a光栅结构的凸起部分

214b光栅结构的较低部分

220硅衬底

222SiO

224SiN层

226抗蚀剂

228光栅结构

228a光栅结构的凸起部分

228b光栅结构的空间

229抗蚀剂的线

232SiO

308光栅(耦合光栅)

310波导

314光栅(表面光栅)

314a光栅结构的凸起部分

314b光栅结构的较低部分320硅衬底

322SiO

324SiN层

326抗蚀剂

228光栅结构

328a光栅结构的SiN

328b光栅结构的空间

328c光栅结构的SiO

332SiO

414光栅(表面光栅)

414a表面光栅的上表面

414b表面光栅的侧表面

414c表面光栅的较低表面

422SiO

432SiO

440表面光栅的端部

本领域技术人员将理解，在前面的描述和所附权利要求中，诸如“上方”、“沿着”、“侧”、最上、最下、顶部、底部等的位置术语是参照概念性图示(诸如附图中所示的)而做出的。为了便于参考而使用这些术语，但这些术语并不旨在是限制性本质的。因此，这些术语应被理解为指的是当处于如附图中所示的取向时的对象。

尽管已经根据如上所述的优选实施方式描述了本公开内容，但是应当理解，这些实施方式仅是说明性的，并且权利要求不限于这些实施方式。本领域技术人员将能够根据本公开内容进行修改和替换，这些修改和替换被认为落入所附权利要求的范围内。本说明书中公开或示出的每个特征可以单独地或以与本文中公开或示出的任何其他特征的任何适当组合的方式结合在任何实施方式中。