存储器阵列和用于形成存储器阵列的方法

技术领域

本文公开的实施例涉及存储器阵列且涉及用于形成存储器阵列的方法。

背景技术

存储器是一种类型的集成电路系统且用于计算机系统中以存储数据。存储器可被制造成各个存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)和存取线(其也可称为字线)来写入到存储器单元或从存储器单元读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。每一存储器单元可通过感测线与存取线的组合唯一地寻址。

存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。非易失性存储器通常被指定为具有至少约10年保持时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的保留时间。无论如何，存储器单元被配置成以至少两个不同可选状态保留或存储存储器。在二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些各个存储器单元可被配置成存储两个以上水平或状态的信息。

场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分离。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极去除电压时，大大地防止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区。

快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可使BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代传统的硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使制造商能够提供针对增强特征远程升级装置的能力。

NAND可以是集成式快闪存储器的基本架构。NAND单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为NAND串)。NAND架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元单独地包括可以可逆方式编程的竖直晶体管。控制件或其它电路系统可形成于竖直堆叠的存储器单元之下。其它易失性或非易失性存储器阵列架构也可包括单独地包括晶体管的竖直堆叠的存储器单元。

附图说明

图1是根据本发明实施例的工艺中的衬底的一部分的横截面示意图。

图1A是图1的一部分的放大视图。

图2是在图1所示工艺步骤之后的工艺步骤处且穿过图3中的线2-2截取的图1衬底的视图。

图3是穿过图2中的线3-3截取的视图。

图4是在图3所示工艺步骤之后的工艺步骤处的图3衬底的视图。

图5是在图4所示工艺步骤之后的工艺步骤处且穿过图6中的线5-5截取的图4衬底的视图。

图6是穿过图5中的线6-6截取的视图。

图7是在图6所示工艺步骤之后的工艺步骤处的图6衬底的视图。

图8是在图7所示工艺步骤之后的工艺步骤处的图7衬底的视图。

图9是在图8所示工艺步骤之后的工艺步骤处且穿过图10中的线9-9截取的图8衬底的视图。

图10是穿过图9中的线10-10截取的视图。

图11是图10的一部分的放大视图。

图12是在图10所示工艺步骤之后的工艺步骤处的图10衬底的视图。

图12A是图12的一部分的放大视图。

图13是在图12所示工艺步骤之后的工艺步骤处的图12衬底的视图。

图13A是图13的一部分的放大视图。

图14是在图13所示工艺步骤之后的工艺步骤处的图13衬底的视图。

图14A是图14的一部分的放大视图。

图14B是图14的一部分的放大视图。

图15是在图14所示工艺步骤之后的工艺步骤处的图14衬底的视图。

图15A是图15的一部分的放大视图。

图16是图15衬底的一部分的横截面示意图和编辑图。

图17是根据本发明实施例的工艺中的衬底的一部分的横截面示意图。

图17A是图17的一部分的放大视图。

图18是在图17A所示工艺步骤之后的工艺步骤处的图17A衬底的视图。

图19是在图18所示工艺步骤之后的工艺步骤处的图18衬底的视图。

图20是在图19所示工艺步骤之后的工艺步骤处的图19衬底的视图。

图21是在图20所示工艺步骤之后的工艺步骤处的图20衬底的视图。

图22是在图21所示工艺步骤之后的工艺步骤处的图21衬底的视图。

图23是在图22所示工艺步骤之后的工艺步骤处的图22衬底的视图。

图24是根据本发明实施例的衬底的一部分的横截面示意图。

具体实施方式

本发明的实施例涵盖用于形成晶体管和/或存储器单元阵列的方法，所述阵列例如NAND或具有阵列下外围控制电路系统(例如阵列下CMOS)的其它存储器单元的阵列。本发明的实施例涵盖所谓的“后栅”或“替换栅”工艺、所谓的“先栅”工艺，以及不论是现有的还是未来开发的与晶体管栅极的形成时间无关的其它工艺。本发明的实施例还涵盖独立于制造方法的晶体管和/或存储器单元(例如NAND或其它存储器单元)的阵列。第一实例方法实施例参考图1-15(包含图1A、12A、13A、14A、14B和15A)描述，其可被视为“后栅”或“替换栅”工艺。

图1和1A示出在形成晶体管和/或存储器单元(尚未示出)竖向延伸串阵列12的方法中工艺中的衬底构造10。衬底构造10包括具有传导性的/导体/传导的(即，本文中电传导)、半传导性的/半导体/半传导的、或绝缘性的/绝缘体/绝缘的(即，本文中电绝缘)材料中的任何一种或多种的基底衬底11。各种材料已经竖向形成于基底衬底11上方。材料可在图1和1A所描绘的材料的旁边、竖向朝内或竖向朝外。例如，可以在基底衬底11上方、周围或内部的某处提供集成电路系统的其它部分或全部制造的组件。还可以制造用于操作存储器单元竖向延伸串阵列(例如，阵列12)内的组件的控制件和/或其它外围电路系统，并且所述系统可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。在此文件中，“子阵列”也可视为阵列。

衬底构造10包括堆叠18，所述堆叠包括在实例导电掺杂半导体材料16正上方的竖直交替绝缘层20和字线层22(例如在金属材料上方的导电掺杂多晶硅)。字线层22可能不包括导电材料且绝缘层20可能不包括绝缘材料或在工艺中的这一点处是绝缘的。仅示出少量的层20和22，其中堆叠18更可能包括几十、一百或更多等个层20和22。字线层22包括第一材料26(例如氮化硅)，其可完全或部分牺牲。绝缘层20包括第二材料24(例如二氧化硅)，其与第一材料26的组成不同且可完全或部分牺牲。在一个实施例中，材料26可被视为第一牺牲材料26，并且在一个实施例中，材料24可被视为第二牺牲材料24。导电材料16可包括控制电路系统的一部分(例如，阵列下的外围电路系统)，其用于控制对将在阵列12内形成的晶体管和/或存储器单元的读取和写入存取。可能是也可能不是外围和/或控制电路系统(未示出)的一部分的其它电路系统可以在导电材料16与堆叠18之间。例如，此类电路系统的导电材料和绝缘材料(未示出)的多个垂直交替层可以低于字线层22的最低层和/或高于字线层22的最高层。

参考图2和3，已将沟道开口25形成(例如，通过干式各向异性蚀刻)至交替层20和22中。仅作为实例，沟道开口25示为以交错行的组或列排列，每行四个开口25。可使用任何现有或未来开发的替代布置和构造。如图所示，沟道开口25可以进入导电材料16，或者可以在导电材料的顶部停止(未示出)。

在一个实施例中，晶体管沟道材料形成在各个沟道开口中以竖向地延伸穿过绝缘层和字线层，并且阵列的各个存储器单元形成为包括栅极区(例如，控制栅极区)和横向位于栅极区与沟道材料之间的存储器结构。在一个此类实施例中，存储器结构形成为包括电荷阻挡区、电荷存储材料和绝缘电荷传递材料。各个存储器单元的电荷存储材料(例如，例如掺杂或未掺杂的硅的浮动栅极材料或例如氮化硅的电荷捕获材料、金属点等)竖向地沿着各个电荷阻挡区。绝缘电荷传递材料(例如，具有夹在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程结构)横向位于沟道材料与电荷存储材料之间。

图4示出一个实施例，其中已竖向地沿着绝缘层20和字线层22在各个沟道开口25中形成电荷阻挡材料31/30、电荷存储材料32和电荷传递材料34。晶体管材料31/30、32和34(例如存储器单元材料)可通过例如在堆叠18上方和各个沟道开口25内沉积所述晶体管材料的相应薄层(layer)，随后将这种背部至少平坦化到堆叠18的最上部表面来形成。可进行冲孔蚀刻以从沟道开口25的基底去除材料31/30、32和34以暴露导电材料16。然后沟道材料36已经竖向地沿着绝缘层20和字线层22形成于沟道开口25中。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多种硅、锗和所谓的III/V半导体材料(例如，GaAs、InP、GaP和GaN)。材料30、32、34和36中的每一种的实例厚度是25到100埃。沟道开口25示为包括径向中心固体电介质材料38(例如，旋涂电介质、二氧化硅和/或氮化硅)。替代地且仅作为举例，沟道开口25内的径向中心部分可包含空隙空间(未示出)和/或不含实心材料(未示出)。

参考图5和6，已将水平拉长的沟槽40形成(例如，通过各向异性蚀刻)至堆叠18中，并且在一个实施例中已经形成至导电材料16(至少形成至材料16)中。借助于实例，如此形成了绝缘层20和字线层22，以包括相对的纵向边缘17、19(例如，成对的此类边缘)，其共同构成将在各个字线层22中形成的各个字线的纵向轮廓23的纵向形状。关于两个相对的纵向边缘17、19，仅示出了一个完整的纵向轮廓23，其中关于一个纵向边缘17和一个纵向边缘19，只有邻近纵向轮廓23形成的两个横向邻近的字线的部分纵向轮廓可见。待形成的字线可以相对于纵向边缘17和19横向向外突出或横向向内凹陷，这将从继续的讨论中显而易见。

参考图7，已相对于第二材料24对字线层22的第一材料26(未示出)进行选择性蚀刻(例如，使用液体或蒸汽H

参考图8，已将导电材料48通过沟槽40形成至字线层22中，并且所述导电材料将包括要形成的各个字线的导电材料。可使用任何合适的导电材料，例如金属材料和/或导电掺杂半导体材料中的一或两种。

参考图9-11，已从各个沟槽40中去除第一导电材料48。这已引起字线29和各个晶体管和/或存储器单元56的竖向延伸串49的形成。晶体管和/或存储器单元56的大致位置在图11中用括号指示，且一些在图10中用虚线轮廓指示，其中晶体管和/或存储器单元56在所描绘的实例中基本上是环状或环形的。第一导电材料48可视为具有对应于各个晶体管和/或存储器单元56的控制栅极区52的末端50(图11)。在所描绘的实施例中，控制栅极区52包括各个字线29的各个部分。材料31/30、32和34可视为横向位于控制栅极区52与沟道材料36之间的存储器结构65。

电荷阻挡区(例如，电荷阻挡材料31/30)处于电荷存储材料32与各个控制栅极区52之间。电荷块可在存储器单元中具有以下功能：在编程模式中，电荷块可阻止电荷载流子流出电荷存储材料(例如，浮动栅极材料、电荷俘获材料等)流向控制栅极，且在擦除模式中，电荷块可阻止电荷载流子从控制栅极流入电荷存储材料。因此，电荷块可用以阻挡各个存储器单元的控制栅极区与电荷存储材料之间的电荷迁移。如图所示的实例电荷阻挡区包括绝缘体材料31/30。作为另外的实例，电荷阻挡区可包括电荷存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此类电荷存储材料是绝缘的(例如，在绝缘电荷存储材料32与导电材料48之间不存在任何不同组成材料的情况下)。无论如何，作为附加实例，电荷存储材料和控制栅极的导电材料的界面可足以在不存在任何单独组合物绝缘体材料31/30的情况下充当电荷阻挡区。另外，具有材料31/30(存在时)的导电材料48的界面可与绝缘体材料31/30组合一起充当电荷阻挡区，且替代地或另外，可以是绝缘电荷存储材料(例如，氮化硅材料32)的横向外侧区。实例材料31是任何氧化硅铪，并且实例材料30是二氧化硅和/或氮化硅。

参考图12和12A，已将第二导电材料37选择性地横向沉积(即，相对于其它向外暴露的材料选择性地沉积)超出绝缘层20的相对的纵向边缘17、19，且由此第二导电材料37向上和向下突出到各个邻近的绝缘层20中，并且包括各个字线29的部分。第一导电材料48和第二导电材料37可具有彼此相同的组成或不同的组成。在一个实施例中且如图所示，在开始选择性地沉积第二导电材料37时，第一导电材料48从绝缘层20(图10)的相对的纵向边缘17、19横向凹陷。可使用任何现有或未来开发的选择性沉积/生长技术。作为导电材料48和37包括元素钨和/或铝以及其它暴露材料包括二氧化硅和/或氮化硅的又一个实例，实例技术公开于1991年8月27日发布给常(Chang)等人的第5,043,299号美国专利中。

在其中绝缘层至少初始地包括牺牲材料(例如，材料24，且不管是绝缘的、半导电的还是导电的)的一个实施例中，本发明的实施例进一步包括在图12和12A所示的选择性沉积行为之后去除此类牺牲材料。仅作为实例在图13和13A中示出其中所有牺牲材料24(现在示出)已例如通过相对于其它暴露材料的湿式各向同性选择性蚀刻去除。在例如材料24包括二氧化硅、材料37和38包括元素钨且材料31包括氧化硅铪的情况下，实例湿式蚀刻化学物质为液体或蒸汽HF。

参考图14、14A和14B，已将绝缘体材料51(例如，氮化硅、氮氧化硅、氧化铝、氧化铪，其组合等)形成为在竖直紧邻的字线层22的选择性沉积的第二导电材料37的向上和向下突出部分之间完全竖向地延伸。在一个此类实施例中且如图所示，如此在各个绝缘层20中形成纵向拉长的空隙53(延伸进出图14、14A和14B所处的页面的平面)。

参考图15和15A，已竖向地沿着其中的绝缘体材料51且横跨于所述绝缘体材料之间而在各个沟槽40中形成另一材料57(电介质和/或含硅材料，例如多晶硅)。

参考图14、14A、15和15A，形成的各个字线29的实例可被视为包括横向外侧纵向边缘部分35和43以及相应横向内侧部分39或41，这些横向内侧部分横向邻近各个横向外侧纵向边缘部分35、43，其中各个横向外侧纵向边缘部分35和43相对于其横向邻近的横向内侧部分39或41向上和向下突出。在一个实施例中，绝缘体材料51在竖直紧邻的字线层22的各个横向外侧纵向边缘部分35与43之间竖向地完全延伸。在其中形成纵向拉长的空隙53的一个实施例中，如图所示，这些空隙可由绝缘体材料51横向周向包围。在一个实施例中，各个横向外侧纵向边缘部分35和43可被视为包括从横向紧邻的上部表面61以一定角度Θ(图14A)向上突出的上突出部45和从横向紧邻的下部表面63以一定角度Φ向下突出的下突出部47。在一个此类实施例中，角度Θ和Φ中的每一者是90°，并且在一个实施例中，横向紧邻的上部表面61和下部表面63中的每一者分别是水平的。在一个实施例中，上突出部45和下突出部47分别从其相应横向紧邻的上部表面61或下部表面63突出相同的最大量(量A1)。在一个实施例中，各个横向外侧纵向边缘部分35和43(尺寸T1)比各个横向内侧部分39或41(尺寸T2)高。

在一个实施例中，各个字线29在与各个字线29的主要纵向定向(即，方向)正交的竖直横截面上具有大体水平的工字梁形状。图16示出各个字线29的此实例工字梁形状，其中为了清楚地感知一般工字梁形状，未示出其中的沟道开口和材料。

可以关于上述实施例使用本文关于其它实施例示出和/或描述的任何其它属性或方面。

接下来参考图17-23(包含图17A)描述用于形成存储器阵列12的替代实例方法。已在适当时使用上文所描述实施例的相同标号，用后缀“a”或用不同标号指示某些构造差异。

参考图17和17A，如此示出了图7所描绘工艺的替代工艺的实例。在这种实施例中，图6的材料26和24可被视为包括第一牺牲材料26和具有与第一牺牲材料26的组成不同组成的第二材料24(例如，其可以是牺牲的)。已将第三牺牲材料67从第一牺牲材料26选择性地横向沉积(即，相对于其它向外暴露的材料选择性地沉积)超出绝缘层20的相对的纵向边缘17、19，并向上和向下突出到各个邻近的绝缘层20中。第三牺牲材料67具有与第二材料24的组成不同的组成。第一牺牲材料26和第三牺牲材料67可具有彼此相同的组成或不同的组成。例如且仅作为举例，仅在材料26和67是氮化硅且第二材料24是二氧化硅的情况下，可通过初始地致使二氧化硅为羟基封端的(例如，通过暴露于H

参考图18，已在选择性沉积的第三牺牲材料67的正上方和正下方形成与第一牺牲材料26和第三牺牲材料67的组成不同组成的第四材料71，所述第四材料分别向上和向下突出到各个绝缘层20中。在一个实施例中，第四材料71是牺牲性的。无论如何，在一个实施例中，图18还示出了在沟槽40内在第三牺牲材料67的纵向边缘55上横向形成的第四材料71。

图19示出例如通过使用HF相对于第三牺牲材料67选择性地进行的短时各向同性蚀刻(其中材料71是二氧化硅且第三牺牲材料67是氮化硅)而从纵向边缘55上去除第四材料71。

参考图20，已相对于第二材料24和第四材料71选择性地去除(例如，通过湿式各向同性蚀刻)第一牺牲材料26(未示出)和第三牺牲材料67(未示出)以形成：a)在第四材料71中向上延伸的空腔73和向下延伸的空腔75，和b)字线层空隙77。

参考图21，已在空腔73、75和字线层空隙77中形成了第一导电材料48。在一个实施例中，如图所示，第一导电材料48完全填充空腔73、75和字线层空隙77。

参考图22，已从沟槽40中去除第一导电材料48，并由此形成各个字线29，所述字线包括位于空腔73和75中且位于字线层空隙77中的第一导电材料48。

参考图23，并且在一个实施例中，在已形成第一导电材料48之后，已相对于第一导电材料48选择性地去除(例如，通过湿式各向同性蚀刻)第二材料24(未示出)和第四材料71(未示出)。可以使用如本文关于其它实施例示出和/或描述的任何其它属性或方面。

本发明的实施例涵盖独立于制造方法的存储器阵列。尽管如此，此类存储器阵列可具有如本文在方法实施例中所描述的属性中的任一个。类似地，上文所描述的方法实施例可并入且形成相对于装置实施例描述的属性中的任一个。

在一个实施例中，独立于制造方法的存储器阵列(例如，12)包括交替绝缘层(例如，20)和字线层(例如，22)的竖直堆叠(例如，18)。字线层包括各个存储器单元(例如56)的栅极区(例如52)。栅极区分别包括各个字线层中的字线(例如，29)的部分。沟道材料(例如，36)竖向延伸穿过绝缘层和字线层。各个存储器单元包括栅极区与沟道材料之间的存储器结构(例如65)。在一个实施例中，各个字线包括横向外侧纵向边缘部分(例如35和43)和横向邻近各个横向外侧纵向边缘部分的相应横向内侧部分(例如39或41)。各个横向外侧纵向边缘部分相对于其横向邻近的横向内侧部分向上和向下突出。在一个实施例中，各个横向外侧纵向边缘部分(例如T1)比各个横向内侧部分(例如T2)高。可使用如本文关于其它实施例示出和/或描述的任何其它属性或方面。

上述实施例示出了产生一个且仅一个上突出部45和一个且仅一个下突出部47的实例方法和具有所述突出部的结构。关于图24描述替代实例实施例。已在适当时使用上文所描述实施例的相同标号，用后缀“b”指示某些构造差异。构造10b具有多个上突出部45和多个下突出部47。无论如何，在一个实施例中，上突出部的总数和下突出部的总数彼此相同(例如，即使这样的总数仅为1)。图24的实施例可以例如通过进行选择性沉积和第四材料形成的多次迭代来形成，如图17、17A、18和19所示。

上文所论述的组合件和结构可用于集成电路/电路系统中且可并入于电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如相机、无线装置、显示器、芯片组、机顶盒、游戏、照明系统、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

在此文件中，除非另有指示，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在...下”、“底下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的在制造期间工艺衬底可相对的大体方向(即，10度内)，且竖直为与其大体正交的方向。“恰好水平”是沿着主衬底表面的在制造期间工艺衬底可相对的方向(即，与其不成角度)。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且独立于三维空间中衬底的定向。另外，“竖向延伸”及“竖向地延伸”是指从恰好水平倾斜至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸的”、水平地延伸和水平延伸的是指在操作中电流在源极/漏极区之间流动所沿的晶体管的沟道长度的定向。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、水平地延伸和水平延伸参考了电流在操作中在发射极与集电极之间流动所沿的基极长度的定向。在一些实施例中，竖向地延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。

此外，“正上方”和“正下方”要求两个所陈述的区/材料/组件相对彼此的至少一些横向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向外(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。类似地，使用前面没有“正”的“下方”仅要求在另一所陈述区/材料/组件下方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件的竖向向内(即，与两个所陈述区/材料/组件是否存在任何橫向重叠无关)。

本文中所描述的材料、区以及结构中的任一个可为均匀的或非均匀的，且无论如何在其上覆的任何材料上方可为连续的或不连续的。当针对任何材料提供一或多个实例组合物时，所述材料可包括此类一或多个组合物、主要由此类一或多个组合物组成或由此一类或多个组合物组成。此外，除非另行说明，否则可使用任何合适的或尚待开发的技术来形成每种材料，所述技术的实例为原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子注入。

另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有基本恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且所述材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并非均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文件中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，一材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“正”的“在...上方(over)”、“在...上(on)”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构使得所陈述材料、区或结构相对于彼此无物理接触的构造。

本文中，如果在正常操作中，电流能够从一个区-材料-组件连续流动到另一区-材料-组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行所述流动，那么所述区-材料-组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。

另外，“金属材料”是元素金属、两种或大于两种元素金属的混合物或合金以及任何导电金属化合物中的任一者或组合。

本文中，关于蚀刻(etch)、蚀刻(etching)、去除(removing)、去除(removal)、沉积、形成(forming)和/或形成(formation)的“选择性”是这种动作：一种所陈述材料以按体积计至少2:1的速率相对于另一所陈述材料起作用。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一种或多种所陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。

除非另有指示，否则本文中“或”的使用涵盖任一个和两者。

在一些实施例中，一种用于形成存储器阵列的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。所述绝缘层包括相对的纵向边缘，所述相对的纵向边缘包括将在各个所述字线层中形成的各个字线的纵向轮廓的纵向形状。所述字线层包括待形成的所述各个字线的第一导电材料。将第二导电材料从所述第一导电材料选择性地横向沉积超出所述绝缘层的所述相对的纵向边缘。所述选择性沉积的第二导电材料向上和向下突出到各个所述绝缘层中，并且包括所述各个字线的部分。

在一些实施例中，一种用于形成存储器阵列的方法包括形成包括竖直交替的绝缘层和字线层的堆叠。所述绝缘层和所述字线层包括相对的纵向边缘，所述相对的纵向边缘包括将在各个所述字线层中形成的各个字线的纵向轮廓的纵向形状。所述字线层包括第一牺牲材料。所述绝缘层包括与所述第一牺牲材料的组成不同组成的第二材料。将第三牺牲材料从所述第一牺牲材料选择性地横向沉积超出所述绝缘层的所述相对的纵向边缘。所述选择性沉积的第三牺牲材料向上和向下突出到各个所述绝缘层中。所述第三牺牲材料具有与所述第二材料的组成不同的组成。在所述选择性沉积的第三牺牲材料的正上方和正下方形成分别向上和向下突出到所述各个绝缘层中的第四材料。所述第四材料具有与所述第一和第三牺牲材料的组成不同的组成。相对于所述第二和第四材料选择性地去除所述第一和第三牺牲材料以形成：a)在所述第四材料中向上和向下延伸的空腔，和b)字线层空隙。在所述空腔和在所述字线层空隙中形成导电材料并形成所述各个字线以包括所述空腔和所述字线层空隙中的所述导电材料。

在一些实施例中，一种存储器阵列包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和字线层。所述字线层包括各个存储器单元的栅极区。所述栅极区分别包括各个所述字线层中的字线的部分。沟道材料竖向地延伸穿过所述绝缘层和所述字线层。所述各个存储器单元包括横向位于所述栅极区与所述沟道材料之间的存储器结构。各个所述字线包括横向外侧纵向边缘部分和横向邻近各个所述横向外侧纵向边缘部分的相应横向内侧部分。所述各个横向外侧纵向边缘部分相对于其横向邻近的横向内侧部分向上和向下突出。

在一些实施例中，一种存储器阵列包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和字线层。所述字线层包括各个存储器单元的栅极区。所述栅极区分别包括各个所述字线层中的字线的部分。沟道材料竖向地延伸穿过所述绝缘层和所述字线层。所述各个存储器单元包括横向位于所述栅极区与所述沟道材料之间的存储器结构。各个所述字线包括横向外侧纵向边缘部分和横向邻近各个所述存储器结构的相应横向内侧部分。所述各个横向外侧纵向边缘部分比各个所述横向内侧部分高。

在一些实施例中，一种存储器阵列包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和字线层。所述字线层包括各个存储器单元的控制栅极区。所述控制栅极区分别包括各个所述字线层中的字线的部分。所述各个存储器单元的电荷阻挡区竖向地沿着所述各个控制栅极区。所述各个存储器单元的电荷存储材料竖向地沿着各个所述电荷阻挡区。沟道材料竖向地延伸穿过所述绝缘层和所述字线层。绝缘电荷传递材料横向位于所述沟道材料与所述电荷存储材料之间。各个所述字线包括横向外侧纵向边缘部分和横向邻近各个所述横向外侧纵向边缘部分的相应横向内侧部分。所述各个横向外侧纵向边缘部分相对于其横向邻近的横向内侧部分向上和向下突出。

在一些实施例中，一种存储器阵列包括竖直堆叠，所述竖直堆叠包括交替的绝缘层和字线层。所述字线层包括各个存储器单元的控制栅极区。所述控制栅极区分别包括各个所述字线层中的字线的部分。所述各个存储器单元的电荷阻挡区竖向地沿着所述各个控制栅极区。所述各个存储器单元的电荷存储材料竖向地沿着各个所述电荷阻挡区。沟道材料竖向地延伸穿过所述绝缘层和所述字线层。绝缘电荷传递材料横向位于所述沟道材料与所述电荷存储材料之间。各个所述字线包括横向外侧纵向边缘部分和横向邻近各个所述存储器结构的相应横向内侧部分。所述各个横向外侧纵向边缘部分比各个所述横向内侧部分高。