一种套刻精度的监控方法

技术领域

本发明涉及半导体制造技术领域，具体涉及一种套刻精度的监控方法。

背景技术

套刻精度(overlay)是集成电路制造过程中的一项重要参数，如果套刻精度异常会导致不同层之间的对准异常，从而导致电路失效，晶圆报废。因此，对于套刻精度的监控就显得愈发重要。

现阶段通用的对于套刻精度监控方式是通过对套刻精度的量测，监控其偏移值的均值、最大值、最小值、标准差。然而在实际生产中，如果仅仅是最大、最小值的位置发生变化，那么以上四种参数均值、最大值、最小值、标准差均不能监控到套刻精度异常，从而导致监控失效。这种监控失效现象在量测多点或全点的时候更加容易发生。

发明内容

有鉴于此，本发明提供一种套刻精度的监控方法，用以解决现有监控方法不能完全有效实现对套刻精度监控的问题。

本发明提供一种套刻精度的监控方法，包括以下步骤：

步骤一、收集光刻机台上多个批次中已完成某层光刻且套刻精度稳定正常的多片晶圆光刻时的对准参数；

步骤二、将所述对准参数的均值设置为该层光刻的套刻精度的基准值；

步骤三、提供晶圆进行该层光刻并实时收集所述晶圆上多点或全点的套刻精度的量测值；

步骤四、将所述量测值与所述基准值作差分得到减差值；

步骤五、根据所述减差值确定套刻误差；

步骤六、将所述套刻误差与预设阈值进行比较，实现对套刻精度的监控。

优选地，步骤一中所述多个批次为至少三个批次。

优选地，步骤一中所述多片晶圆为至少75片晶圆。

优选地，步骤一中所述对准参数和步骤三中所述量测值为水平方向对准精度X和竖直方向对准精度Y中的至少一种。

优选地，步骤五中所述套刻误差为所述减差值的均值与三倍所述减差值的标准差之和。

优选地，步骤六中所述预设阈值为预先设定的判断套刻精度情况的值。

优选地，步骤六中所述将套刻误差与预设阈值进行比较以实现对套刻精度的监控包括：当所述套刻误差不超过所述预设阈值时，套刻精度正常；当所述套刻误差超过所述预设阈值时，套刻精度异常。

优选地，步骤六中所述对套刻精度的监控通过统计工艺控制系统。

优选地，所述方法用于对晶圆上多点或全点的位置异常的套刻精度监控。

本发明先确定当前层次套刻精度的基准值，然后以该基准值为准，对监控的套刻精度量测值进行差分，并对差分结果进行SPC(Statistical Process Control，统计工艺控制)规格监控，可以更敏感地发现套刻精度异常，并能够直接观测到套刻精度异常的位置，有利于后续套刻精度的改善补偿。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：

图1显示为稳定情况下的某道层次套刻精度的示意图；

图2显示为某个异常批次套刻精度的示意图；

图3显示为本发明实施例的套刻精度的监控方法的流程图；

图4显示为正常批次套刻精度和图1基准套刻精度的减差图；

图5显示为异常批次套刻精度和图1基准套刻精度的减差图。

具体实施方式

以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。

此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。

除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。

在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

套刻精度(overlay，ovl)是指在光刻制造工艺中当层图形和前层图形的叠对位置精度。由于集成电路芯片的制造是通过多层电路层叠加而成，如果当层和前层没有对准的话，芯片将无法正常工作。因此对套刻精度进行监控是极为重要的一件事情。

如图1和图2所示，图1显示为稳定情况下的某道层次套刻精度的示意图；图2显示为某个异常批次套刻精度的示意图。其中，稳定情况指的是套刻精度正常、稳定的情况。将如图1中这种套刻精度表现的套刻精度作为该层次的套刻精度基准。对套刻精度监控可通过该层套刻精度的均值、最大值、最小值、标准差。通常会用均值与3倍标准差的和(M3S)来进行套刻精度正常与否的判定。例如，图1中套刻精度的M3S为71.2nm，图2中套刻精度的M3S为72.3nm，两者的数值差距并不大，套刻精度的监控结果应为正常，但实际上图2为某个异常批次套刻精度。

也就是说，在对图2所示的套刻精度的监控中现有的套刻精度监控方法失效。这种套刻精度监控失效的情况，经过分析为如果仅仅是套刻精度量测中最大、最小值的位置发生变化，那么以上四种参数均值、最大值、最小值、标准差均不能监控到套刻精度异常，从而导致监控失效。也即，套刻标记图形并没有对准，只是套刻精度量测的数值类似，但位置不同，就会导致套刻精度监控失效。这种监控失效现象在量测多点或全点的时候更加容易发生。

鉴于上述情况，本发明提出一种新的套刻精度的监控方法，用以解决现有技术中存在的进行多点或全点的套刻精度监控时无法监测到由于位置变化导致套刻精度异常的问题。下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。

图3显示为本发明实施例的套刻精度的监控方法的流程图。如图3所示，包括以下步骤：

步骤一、收集光刻机台上多个批次中已完成某层光刻且套刻精度稳定正常的多片晶圆光刻时的对准参数。

步骤二、将对准参数的均值设置为该层光刻的套刻精度的基准值。

收集较多批次多个晶圆的套刻精度表现良好的套刻精度数据可确保设置的套刻精度基准的准确性。因而，本发明实施例中，多个批次为至少三个批次，多片晶圆为至少75片晶圆。对准参数为水平方向对准精度X和竖直方向对准精度Y中的至少一种。将收集的各对准参数的均值作为基准值。

步骤三、提供晶圆进行该层光刻并实时收集晶圆上多点或全点的套刻精度的量测值。

完整的套刻精度是量测整片晶圆上每个曝光场的当层与前层的矢量位置变化。但在实际生产中，通常在一片晶圆上测量5-10点来表征这片晶圆的套刻精度。本发明实施例中，收集当前光刻晶圆上多点或全点的套刻精度的量测值。量测值为水平方向对准精度X和竖直方向对准精度Y中的至少一种。当然，量测值类型与步骤一中对准参数一致。

步骤四、将量测值与基准值作差分得到减差值。

本发明实施例中，利用将量测值与基准值作差分，也即，将套刻精度的量测值与套刻精度的基准值相减，来避免监控失效现象的产生。

步骤五、根据减差值确定套刻误差。

为了保证设计在上下两层的电路能可靠连接，当前层中的某一点与参考层中的对应点之间的套刻误差必须小于图形最小间距的1/3。本发明实施例中，套刻误差为减差值的均值与三倍减差值的标准差之和。当然，也可为根据实际情况的其他设定。

步骤六、将套刻误差与预设阈值进行比较，实现对套刻精度的监控。

在本发明实施例，预设阈值为预先设定的判断套刻精度情况的值，对套刻精度的监控通过SPC(Statistical Process Control，统计工艺控制)。当套刻误差不超过预设阈值时，套刻精度正常。当套刻误差超过预设阈值时，套刻精度异常。如图4所示，图4显示为正常批次套刻精度和图1基准套刻精度的减差图，套刻误差为16.6nm。如图5所示，图5显示为异常批次套刻精度和图1基准套刻精度的减差图。其中，异常批次为图2所示的批次。套刻误差为47.5nm。按常规思路，正常批次与基准差分的套刻误差为16.6nm，那么预设阈值应该在16.6nm左右较小的范围内，但图2所示批次与基准批次差分后的套刻误差为47.5nm，超过16.6nm许多，显然图2所示批次为异常批次。与之前根据现有套刻精度监控方法得出的图2为正常批次的结论相比，本发明实施例对套刻精度的监控结果是正确的。也就是说，本发明实施例的套刻精度监控方法能够更加有效地对套刻精度进行监控。

而且，对比图2与图5可知，与现有套刻精度的监控方式相比，本发明实施例经过与基准值差分后的套刻精度的监控可以更敏感的发现套刻精度异常，并能够直观看到异常的位置。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。