半导体结构及其制备方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

随着半导体器件尺寸的缩小及新材料和结构的使用，半导体器件的负偏置温度不稳定性(Negative bias temperature instability，NBTI)效应越来越显著，对器件性能的影响也更加严峻。其中，器件氧化层的击穿、漏电以及多晶硅栅极(Gate Poly)中硼(B)扩散而导致的NBTI问题是阻碍半导体集成电路发展的重要因素。

氮(N)元素被证明是一种能够有效阻挡硼扩散的材料，在传统技术中，氧化层的氮化技术(譬如对氧化硅层进行氮化处理以形成氮氧化硅层)能够有效改善上述问题。

然而，随着氧化层厚度的降低，氮元素不可避免会扩散到器件界面，而导致很严重的NBTI问题，由此可见精确控制氮元素位于氧化层上表面是目前的技术难点。

发明内容

基于此，有必要针对上述背景技术中的问题，提供一种能够解决上述问题的半导体结构及其制备方法。

为了实现上述目的或其他目的，一方面，本申请根据一些实施例，提供了一种半导体结构的制备方法，其特征在于，包括如下步骤：

形成氧化材料层；

于所述氧化材料层的表面形成扩散阻挡材料层；

对所得结构进行氮化处理，以使得部分所述氧化材料层转化为含氮材料层；所述含氮材料层位于所述扩散阻挡材料层与保留的所述氧化材料层之间。

在其中一个实施例中，所述对所得结构进行氮化处理，以使得部分所述氧化材料层转化为含氮材料层，包括如下步骤：

对所得结构进行氮化处理，以自所述氧化材料层与所述扩散阻挡材料层相接触的表面向所述氧化材料层内掺杂氮元素；所述氮元素与部分所述氧化材料层反应，以形成所述含氮材料层。

在其中一个实施例中，所述扩散阻挡材料层包括第一栅极材料层；

所述对所得结构进行氮化处理，以使得部分所述氧化材料层转化为含氮材料层之后，还包括如下步骤：

于所述扩散阻挡材料层远离所述含氮材料层的表面形成第二栅极材料层。

在其中一个实施例中，所述半导体结构包括栅极结构；

所述于所述扩散阻挡材料层远离所述含氮材料层的表面形成第二栅极材料层的步骤之后，还包括如下步骤：

对所述第二栅极材料层、所述扩散阻挡材料层、所述含氮材料层及所述氧化材料层进行图形化，以得到包括由下至上依次叠置的氧化层、含氮层、扩散阻挡层及栅极层的所述栅极结构。

在其中一个实施例中，所述对所得结构进行氮化处理，以使得部分所述氧化材料层转化为含氮材料层之后，还可以包括如下步骤：

去除所述扩散阻挡材料层。

在其中一个实施例中，所述扩散阻挡层包括第一栅极材料层；

所述去除所述扩散阻挡层的步骤之后，还包括如下步骤：

于所述含氮材料层远离所述氧化材料层的表面形成第二栅极材料层。

在其中一个实施例中，所述半导体结构包括栅极结构；

所述于所述含氮材料层远离所述氧化材料层的表面形成第二栅极材料层的步骤之后，还包括如下步骤：

对所述第二栅极材料层、所述含氮材料层及所述氧化材料层进行图形化，以得到包括由下至上叠置的氧化层、含氮层及栅极层的所述栅极结构。

在其中一个实施例中，所述第二栅极材料层的厚度大于所述扩散阻挡材料层的厚度。

在其中一个实施例中，于衬底上形成所述氧化材料层；所述扩散阻挡材料层形成于所述氧化材料层远离所述衬底的表面。

在其中一个实施例中，采用远距离等离子渗氮工艺或去耦合等离子体氮化工艺对所得结构进行氮化处理。

另一方面，本申请还根据一些实施例提供了一种半导体结构，包括：

氧化层；

含氮层，位于所述氧化层的表面，由含氮材料层图形化而得到；所述含氮材料层为部分氧化材料层在扩散阻挡材料层的保护下氮化处理而得到。

在其中一个实施例中，所述半导体结构包括栅极结构；所述半导体结构还包括：

扩散阻挡层，位于所述含氮层远离所述氧化层的表面，由所述扩散阻挡材料层图形化而得到；

栅极层，位于所述扩散阻挡层远离所述含氮层的表面；

所述栅极层的厚度大于所述扩散阻挡层的厚度。

在其中一个实施例中，所述半导体结构包括栅极结构；所述半导体结构还包括：

栅极层，位于所述含氮层远离所述氧化层的表面。

在其中一个实施例中，所述扩散阻挡材料层和/或所述栅极层包括多晶硅层。

在其中一个实施例中，所述半导体结构还包括衬底；

所述氧化层位于所述衬底的表面；

所述含氮层位于所述氧化层远离所述衬底的表面。

本申请提供的半导体结构及其制备方法至少具有以下优点：

本申请提供的半导体结构的制备方法在形成氧化材料层后，先在所得结构的表面形成扩散阻挡材料层，再对所得结构进行氮化处理，对所得结构进行氮元素掺杂能够有效地阻挡硼扩散，减少由于硼扩散而导致的NBTI效应；并且，对所得结构进行氮元素掺杂还能够使得半导体结构的漏电低，热稳定性好，界面态密度低，偏压温度不稳定性(BiasTemperature Instabilities，BTI)特性优良。

同时，本申请提供的半导体结构的制备方法仅使得部分氧化材料层转化为含氮材料层，由于氮元素的掺杂深度小于氧化材料层的厚度以及扩散阻挡材料层的阻挡作用，可以精确地控制氮元素位于氧化材料层上表面，减少NBTI效应，提升器件性能的可靠性和稳定性。

本申请提供的半导体结构中，由于含氮层由含氮材料层图形化而得到，且含氮材料层为部分氧化材料层在扩散阻挡材料层的保护下氮化处理而得到，使得形成含氮层的过程中，能够有效地避免硼扩散，减少由于硼扩散而导致的NBTI效应；并且，含氮层还能够使得半导体结构的漏电低，热稳定性好，界面态密度低，偏压温度不稳定性特性优良。

同时，由于含氮层是在扩散阻挡材料层的保护下氮化处理而得到的，扩散阻挡材料层的阻挡作用能够有效地阻挡氮元素向器件界面的扩散和进入，精确地控制氮元素位于氧化层上表面，减少NBTI效应，提升器件性能的可靠性和稳定性。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种传统半导体结构的截面示意图；

图2为本申请一个实施例中提供的半导体结构的制备方法的流程图；

图3为本申请一个实施例提供的半导体结构的制备方法中，步骤S1所得结构的截面示意图；

图4为本申请一个实施例提供的半导体结构的制备方法中，步骤S2所得结构的截面示意图；

图5为本申请一个实施例提供的半导体结构的制备方法中，步骤S3所得结构的截面示意图；

图6为本申请一个实施例提供的半导体结构的制备方法中，步骤S4所得结构的截面示意图；

图7为本申请一个实施例提供的半导体结构的制备方法中，步骤S5所得结构的截面示意图，图7亦为本申请一个实施例中提供的半导体结构的截面示意图；

图8为本申请另一个实施例中提供的半导体结构的制备方法的流程图；

图9为本申请一个实施例提供的半导体结构的制备方法中，步骤S6所得结构的截面示意图；

图10为本申请一个实施例提供的半导体结构的制备方法中，步骤S7所得结构的截面示意图；

图11为本申请一个实施例提供的半导体结构的制备方法中，步骤S8所得结构的截面示意图，图11亦为本申请另一个实施例中提供的半导体结构的截面示意图。

附图标记说明：

1'、衬底；2'、氧化硅层；3'、氮氧化硅层；4'、多晶硅栅极；1、衬底；2、氧化材料层；21、氧化层；3、扩散阻挡材料层；31、扩散阻挡层；4、含氮材料层；41、含氮层；5、第二栅极材料层；51、栅极层；6、栅极结构。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、其它元件或层时，其可以直接地在其它元件或层上，或者可以存在居间的元件或层。应当明白，尽管可使用术语第一、第二等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一栅极材料层称为第二栅极材料层，且类似地，可以将第二栅极材料层称为第一栅极材料层；第一栅极材料层与第二栅极材料层为不同的栅极材料层，譬如，第二栅极材料层的厚度大于第一栅极材料层的厚度，或第一栅极材料层的厚度大于第二栅极材料层的厚度。

空间关系术语例如“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。并且，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。

目前，器件氧化层的击穿、漏电以及多晶硅栅极(Poly Gate)中硼(B)扩散而导致的负偏置温度不稳定性(Negative bias temperature instability，NBTI)问题是阻碍半导体集成电路发展的重要因素。氮(N)元素被证明是一种能够有效阻挡硼扩散的材料，在传统技术中，氧化层的氮化技术(譬如对氧化硅层进行氮化处理以形成氮氧化硅层)能够有效改善上述问题。一种传统半导体结构如图1所示，该传统半导体结构包括衬底1'、氧化硅层2'、氮氧化硅层3'及多晶硅栅极4'。然而，随着半导体器件尺寸的缩小，氧化层的厚度不断降低，氮元素不可避免会扩散到器件界面，而导致很严重的NBTI问题，由此可见精确控制氮元素位于氧化层上表面是目前的技术难点。

请参阅图2，本申请根据一些实施例，提供一种半导体结构的制备方法，包括如下步骤：

S1：形成氧化材料层；

S2：于氧化材料层的表面形成扩散阻挡材料层；

S3：对所得结构进行氮化处理，以使得部分氧化材料层转化为含氮材料层；含氮材料层位于扩散阻挡材料层与保留的氧化材料层之间。

本申请提供的半导体结构的制备方法在形成氧化材料层后，先在所得结构的表面形成扩散阻挡材料层，再对所得结构进行氮化处理，对所得结构进行氮元素掺杂能够有效地阻挡硼扩散，减少由于硼扩散而导致的NBTI效应；并且，对所得结构进行氮元素掺杂还能够使得半导体结构的漏电低，热稳定性好，界面态密度低，偏压温度不稳定性(BiasTemperature Instabilities，BTI)特性优良。

同时，本申请提供的半导体结构的制备方法仅使得部分氧化材料层转化为含氮材料层，由于氮元素的掺杂深度小于氧化材料层的厚度以及扩散阻挡材料层的阻挡作用，可以精确地控制氮元素位于氧化材料层上表面，减少NBTI效应，提升器件性能的可靠性和稳定性。

在步骤S1中，请结合图2中的S1参阅图3，形成氧化材料层2。

需要说明的是，本申请对于氧化材料层2的材质并不做限定；在一个示例中，氧化材料层2可以包括但不仅限于氧化硅(SiO

具体的，形成氧化材料层2的方式可以包括但不限于热氧化、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子增强CVD(PECVD)、原子层沉积(ALD)或其他合适的工艺，本申请对于形成氧化材料层2的方式并不做限定。

请继续参阅图3，在其中一个实施例中，步骤S1可以包括：于衬底1上形成氧化材料层2。

在一个示例中，衬底1可以包括但不限于硅(Si)衬底、碳化硅(SiC)衬底或蓝宝石(Al

在步骤S2中，请结合图2中的S2参阅图4，于氧化材料层2的表面形成扩散阻挡材料层3。

可选的，如图4所示，在于衬底1上形成氧化材料层2的实施例中，扩散阻挡材料层3形成于氧化材料层2远离衬底1的表面。

可选的，扩散阻挡材料层3可以包括但不仅限于第一栅极材料层；当然，在其他实施例中，在后续氮化处理过程中，任何对氮元素可以起到阻挡作用的材料层均可以作为扩散阻挡材料层3。

在步骤S3中，请结合图2中的S3参阅图5，对所得结构进行氮化处理，以使得部分氧化材料层2转化为含氮材料层4；具体的，含氮材料层4可以位于扩散阻挡材料层3与保留的氧化材料层2之间。

请继续参阅图5，在其中一个实施例中，步骤S3可以包括如下步骤：

对所得结构进行氮化处理，以自氧化材料层2与扩散阻挡材料层3相接触的表面向氧化材料层2内掺杂氮元素；氮元素与部分氧化材料层2反应，以形成含氮材料层4。

需要说明的是，本申请对于含氮材料层4的材质并不做限定；具体的，含氮材料层4可以包括但不仅限于氮氧化硅(SiON)层；具体的，在氧化材料层2包括氧化硅层的实施例中，含氮材料层4包括氮氧化硅层；在氧化材料层2包括氧化铪层的实施例中，含氮材料层4包括氮氧化铪层。

可选的，在步骤S3中，可以采用但不限于远距离等离子渗氮工艺(Remote PlasmaNitridation，RPN)或去耦合等离子体氮化工艺(Decoupled Plasma Nitridation，DPN)等方式对所得结构进行氮化处理，本申请对于氮化处理的方式并不做限定；具体的，在其中一个实施例中，采用远距离等离子渗氮工艺或去耦合等离子体氮化工艺对所得结构进行氮化处理，上述实施例中的半导体结构的制备方法通过采用远距离等离子渗氮工艺及去耦合等离子体氮化工艺对所得结构进行氮化处理，工作环境十分清洁而无须防止公害的特别设备，从而能够降低成本；由于离子氮化法利用了离子化的气体溅射作用，因而与以往的氮化处理相比可显著的缩短处理时间；也无需特别的加热和保温设备即可获得均匀的温度分布，与间接加热方式相比加热效率较高，达到节能效果。

请结合图3参阅图6，在其中一个实施例中，步骤S3之后还可以包括如下步骤：

S4：于扩散阻挡材料层3远离含氮材料层4的表面形成第二栅极材料层5。

需要说明的是，扩散阻挡材料层3和第二栅极材料层5可以包括但不仅限于多晶硅层、金属层或金属硅化物层等，本申请对于扩散阻挡材料层3及第二栅极材料层5的材质并不做限定。

具体的，在其中一个实施例中，扩散阻挡材料层3包括多晶硅层，在另一个实施例中，第二栅极材料层5包括多晶硅层。多晶硅本质上是半导体，因此多晶硅层可以藉由掺杂不同极性的杂质来改变其功函数，尤其是在降低晶体管的阈值电压时，可以藉由直接调整多晶硅层的功函数来达成需求；同时多晶硅的熔点比大多数的金属高，而在半导体制程中习惯在高温下沉积栅极材料以增进器件效能，因此采用多晶硅层还能够提高制程所能使用的温度上限。

在又一实施例中，第二栅极材料层5包括金属层，采用金属层能够使得第二栅极材料层5电阻率低，栅电阻小；同时，还能够进一步地阻挡硼扩散。

在其中一个实施例中，第二栅极材料层5的厚度可以大于扩散阻挡材料层3的厚度，本申请对于扩散阻挡材料层3的厚度及第二栅极材料层5的厚度大小并不做限定；具体的，当第二栅极材料层5的厚度和扩散阻挡材料层3的厚度比值大于3：1时，可以提高器件的电学性能的稳定性。

请结合图2参阅图7，在其中一个实施例中，步骤S4之后还可以包括如下步骤：

S5：对第二栅极材料层5、扩散阻挡材料层3、含氮材料层4及氧化材料层2进行图形化，以得到包括由下至上依次叠置的氧化层21、含氮层41、扩散阻挡层31及栅极层51的栅极结构6。

对于步骤S5，请继续参阅图7，可以采用但不仅限于光刻刻蚀工艺对第二栅极材料层5、扩散阻挡材料层3、含氮材料层4及氧化材料层2进行图形化，以形成栅极结构6；具体的，可以采用光刻及干法刻蚀工艺对第二栅极材料层5、扩散阻挡材料层3、含氮材料层4及氧化材料层2进行图形化，以形成栅极结构6。

需要说明的是，在一些实施例中，本申请提供的半导体结构的制备方法还可以在对所得结构进行氮化处理，以使得部分氧化材料层2转化为含氮材料层4之后，就去除位于氧化材料层2表面的扩散阻挡材料层3，那么下述实施例涉及的是包括去除位于氧化材料层2表面的扩散阻挡材料层3的步骤。

请参阅图8及图9，在其中一个实施例中，步骤S3之后可以包括如下步骤：

S6：去除扩散阻挡材料层3。

在步骤S6中，请结合图8中的S6参阅图5及图9，去除扩散阻挡材料层3。具体的，可以采用但不限于湿法刻蚀、干法刻蚀或研磨工艺的方式去除扩散阻挡材料层3，本申请对于去除扩散阻挡材料层3的方式并不做限定。

请参阅图8至图10，在其中一个实施例中，步骤S6之后还可以包括如下步骤：

S7：于含氮材料层远离氧化材料层的表面形成第二栅极材料层。

具体的，请继续参阅图10，在其中一个实施例中，步骤S7可以包括：于含氮材料层4远离氧化材料层2的表面形成第二栅极材料层5。

请参阅图8及图11，在其中一个实施例中，步骤S7之后还可以包括如下步骤：

S8：对第二栅极材料层5、含氮材料层4及氧化材料层2进行图形化，以得到包括由下至上叠置的氧化层21、含氮层41及栅极层51的栅极结构6。

对于步骤S8，请参阅图11，可以采用但不仅限于光刻刻蚀工艺对氧化材料层2、含氮材料层4及第二栅极材料层5进行图形化，以形成栅极结构6；具体的，可以采用光刻及干法刻蚀工艺对氧化材料层2、含氮材料层4及第二栅极材料层5进行图形化，以形成栅极结构6。

请继续参阅图7，本申请还根据一些实施例提供一种半导体结构，包括氧化层21及含氮层41；具体的，含氮层41位于氧化层21的表面，由含氮材料层4图形化而得到；更具体的，含氮材料层4为部分氧化材料层2在扩散阻挡材料层3的保护下氮化处理而得到。

上述实施例提供的半导体结构中，由于含氮层由含氮材料层图形化而得到，且含氮材料层为部分氧化材料层在扩散阻挡材料层的保护下氮化处理而得到，使得形成含氮层的过程中，能够有效地避免硼扩散，减少由于硼扩散而导致的NBTI效应；并且，含氮层还能够使得半导体结构的漏电低，热稳定性好，界面态密度低，偏压温度不稳定性特性优良。

同时，由于含氮层是在扩散阻挡材料层的保护下氮化处理而得到的，扩散阻挡材料层的阻挡作用能够有效地阻挡氮元素向器件界面的扩散和进入，精确地控制氮元素位于氧化层上表面，减少NBTI效应，提升器件性能的可靠性和稳定性。

需要说明的是，本申请对于氧化层21的材质并不做限定；在一个示例中，氧化层21可以包括但不仅限于氧化硅(SiO

还需要说明的是，本申请对于含氮层41的材质并不做限定；具体的，含氮层41可以包括但不仅限于氮氧化硅(SiON)层；具体的，在氧化层21包括氧化硅层的实施例中，含氮层41包括氮氧化硅层；具体的，在氧化层21包括氧化铪层的实施例中，含氮层41包括氮氧化铪层。

在其中一个实施例中，如图7所示，该半导体结构可以包括栅极结构6；还可以包括扩散阻挡层31及栅极层51。

具体的，扩散阻挡层31位于含氮层41远离21氧化层的表面，由扩散阻挡材料层3图形化而得到；栅极层51位于扩散阻挡层31远离含氮层41的表面。

也就是说，在上述实施例的基础上，栅极结构6可以包括由下至上依次叠置的氧化层21、含氮层41、扩散阻挡层31及栅极层51。

在其中一个实施例中，栅极层51的厚度可以大于扩散阻挡层31的厚度；本申请对于扩散阻挡层31的厚度及栅极层51的厚度大小并不做限定；具体的，当栅极层51的厚度和扩散阻挡层31的厚度比值大于3：1时，可以提高器件的电学性能的稳定性。

需要说明的是，在本申请的一些实施例提供的半导体结构中，也可以不包括扩散阻挡层31，那么下述实施例涉及的是不包括扩散阻挡层31的情况。

在其中一个实施例中，如图11所示，该半导体结构可以包括栅极结构6；还可以包括栅极层51。

具体的，栅极层51位于含氮层41远离氧化层21的表面。

也就是说，在上述实施例的基础上，栅极结构6可以包括由下至上叠置的氧化层21、含氮层41及栅极层51。

在一个示例中，扩散阻挡层31和/或栅极层51可以包括但不仅限于多晶硅层、金属层或金属硅化物层等，本申请对于扩散阻挡层31及栅极层51的材质并不做限定；具体的，在其中一个实施例中，扩散阻挡层31包括多晶硅层，在另一个实施例中，栅极层51包括多晶硅层。多晶硅本质上是半导体，因此多晶硅层可以藉由掺杂不同极性的杂质来改变其功函数，尤其是在降低晶体管的阈值电压时，可以藉由直接调整多晶硅层的功函数来达成需求；同时多晶硅的熔点比大多数的金属高，而在半导体制程中习惯在高温下沉积栅极材料以增进器件效能，因此采用多晶硅层还能够提高制程所能使用的温度上限。

在又一实施例中，栅极层51包括金属层，采用金属层能够使得栅极层51电阻率低，栅电阻小；同时，还能够进一步地阻挡硼扩散。

请继续参阅图7，其中一个实施例提供的半导体结构还包括衬底1。

在一个示例中，衬底1可以包括但不仅限于硅(Si)衬底、碳化硅(SiC)衬底或蓝宝石(Al

在此基础上，如图7所示，在其中一个实施例中，氧化层21位于衬底1的表面，含氮层41位于氧化层21远离衬底1的表面。

应该理解的是，虽然图3及图8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图3及图8中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。