一种国产化人工智能计算设备

技术领域

本发明涉及人工智能技术领域，特别涉及一种国产化人工智能计算设备。

背景技术

随着人工智能（AI）技术的发展，越来越多的设备在采用AI技术进行目标识别、图像处理，包括某些对功耗、体积要求高的嵌入式设备，如无人机、导弹等。考虑到禁运、信息安全等因素，这类特殊应用的设备需采用低功耗、高性能、高可靠的国产化嵌入式人工智能计算硬件平台。

目前国内嵌入式人工智能计算平台有两种实现方式。一种是采用国产FPGA实现，目前还不成熟，且用FPGA开发AI目标识别程序难度大，尤其是对模型进行加速处理，需要算法工程师、嵌入式开发工程师和资深FPGA工程师共同努力才能实现。第二种方式是采用国产专用AI芯片实现，这种方式单芯片处理能力有限，满足不了特殊应用设备对智能计算资源计算算力可高性能并行、可高可靠冗余、可柔性重构的需求。例如导弹飞行过程不同阶段需要计算资源发挥不同的作用，某些阶段对并行计算性能要求高，需要将待处理数据由多个AI计算芯片并行处理；某些阶段对计算准确度要求高，需要将待处理数据由多个AI计算芯片进行多模冗余处理；两种阶段的算力资源可以在一次飞行过程中柔性重构。

发明内容

本发明提供了一种国产化人工智能计算设备，其目的是为了解决背景技术中并行计算与冗余计算不能同时进行的技术问题。

为了达到上述目的，本发明提供的一种国产化人工智能计算设备，包括电源模块、接口模块、主控模块及智能计算模块，所述电源模块用于供电，且分别与所述接口模块、所述主控模块、所述智能计算模块连接，所述主控模块与所述接口模块连接，实现与设备外部数据通信；所述主控模块与所述智能计算模块连接，实现对智能计算模块任务调度及管理；所述智能计算模块包括多个智能计算单元，每个所述智能计算单元用于完成人工智能计算；多个所述智能计算单元在所述主控模块的调度下，可进行并行计算和冗余计算工作模式重构；所述主控模块包括智能计算单元任务调度、管理模块及任务分解模块，所述智能计算单元任务调度及管理模块对多个所述智能计算单元进行统一管理配置，实现并行计算和冗余计算工作模式的重构；当所述智能计算单元处于并行工作模式下，所述任务分解模块将输入任务分解为不同的计算任务，给不同的所述智能计算单元计算；所述主控模块还包括冗余表决模块，当多个所述智能计算单元处理冗余工作模式下，所述冗余表决模块包括输入数据分发、处理结果数据同步、各智能计算单元状态检测、识别结果仲裁判读的功能。

优选地，所述智能计算单元通过PCIE总线与所述主控模块通信连接，用于接收所述主控模块发送的数据，并对该数据进行处理，再将处理结果发送给所述主控模块；所述智能计算单元通过UART和GMII与主控模块通信连接，用于实现包括状态上报、工作模式配置的功能，还通过GMII实现对网络视频流的采集，通过AI芯片解码视频流进行目标智能识别。

优选地，所述主控模块包括FPGA芯片，所述智能计算模块包括AI芯片，所述智能计算单元为AI加速计算核心，所述FPGA芯片包括多速率高速收发器SERDES资源、多个电平的接口以及MCU软核，所述多速率高速收发器SERDES资源通信连接多个所述智能计算单元，所述接口接外部数据通信接口，所述外部数据通信接口设置于接口模块上，所述MCU软核用于完成包括智能计算单元配置、工作模式重构、冗余判读、状态管理的功能。

优选地，所述主控模块还包括状态管理模块，所述状态管理模块采集智能计算单元、板卡健康状态。

本发明提供的一种国产化人工智能计算设备，并行计算模式用于满足对设备高性能计算需求，在该模式下，根据需要计算的任务划分，所述主控模块将外部输入的不同任务的数据，直接发送给对应的所述智能计算单元计算，计算完后返回给所述主控模块，将最终结果输出；

冗余计算模式用于满足对设备高可靠计算需求，在该模式下，所述主控模块将外部输入的同一任务的数据，复制多份分别给多个所述智能计算单元的冗余模块，计算结果送入主控模块的冗余仲裁模块进行结果判读，将最终结果输出；

并行计算和冗余计算模式由主控模块根据任务需要进行切换调度，实现工作模型的柔性重构。

优选地，所述冗余仲裁模块包括双重重构模块，所述双重重构模块包括AI计算单元进程重构与AI计算单元重载重构，所述AI计算单元进程重构使不需要对AI智能计算单元进行重新载入。

优选地，所述冗余仲裁模块还包括表决模块，采用动态优先级算法给各个所述冗余模块分配优先级，初始优先级相同，但是当某个冗余模块，其输出不同于其他两个相同结果的冗余模块时，将降低其优先级别；在当三个或者两个冗余模块输出结果各不相同时，表决模块根据优先级的次序，选取在统计学意义上的较为正确的结果。

优选地，所述冗余仲裁模块还包括同步模块，所述同步模块包括异步FIFO，所述异步FIFO对应每个所述冗余模块，依据输入的不同任务的数据的帧编码，动态设置读取阈值，识别结果写入异步FIFO，当异步FIFO中数据的识别结果帧编码都相同时，认为识别结果已同步，冗余仲裁模块从异步FIFO中读取数据，将读出数据对齐，送入表决模块。

采用本发明能达到的技术效果为：本发明采用多片嵌入式国产AI芯片、国产FPGA设计，支持并行计算和冗余计算重构，解决特殊应用设备对人工智能计算算力可高性能并行、可高可靠冗余、可柔性重构的需求。在需要高性能计算时采用多片AI芯片并行计算模式；在需要高可靠计算时采用多片AI芯片冗余计算模式；两种模式可以应用过程中柔性重构。本发明FPGA、AI芯片等所有关键器件均采用国产化器件实现。

附图说明

图1为本发明的一种国产化人工智能计算设备的一较佳实施例的结构框架图；

图2为本发明的一种国产化人工智能计算设备的一较佳实施例的FPGA的内部框架图；

图3为本发明的一种国产化人工智能计算设备的一较佳实施例的FPGA与接口模块连接结构示意图；

图4为本发明的一种国产化人工智能计算设备的一较佳实施例的冗余计算模块图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有的问题，提供了一种国产化人工智能计算设备，设备工作的核心思路为：主控模块用于对设备数据输入输出控制、对智能计算模块工作模式（并行计算、冗余计算）进行控制，智能计算模块用于提供人工智能计算算力，并根据主控模块的控制，进行并行计算、冗余计算。

如图1所示，本发明的一种国产化人工智能计算设备包括电源模块、接口模块、主控模块及智能计算模块，所述电源模块用于供电，且分别与所述接口模块、所述主控模块、所述智能计算模块连接，所述主控模块与所述接口模块连接，实现与设备外部数据通信；所述主控模块与所述智能计算模块连接，实现对智能计算模块任务调度及管理；所述智能计算模块包括多个智能计算单元，每个所述智能计算单元用于完成人工智能计算；多个所述智能计算单元在所述主控模块的调度下，可进行并行计算和冗余计算工作模式重构。

所述智能计算单元通过PCIE（一种高速串行计算机扩展总线标准,peripheralcomponent interconnect express)总线与所述主控模块通信连接，用于接收所述主控模块发送的数据，并对该数据进行处理，再将处理结果发送给所述主控模块；所述智能计算单元通过UART（通用异步收发传输器，Universal Asynchronous Receiver/Transmitter）和GMII（千兆MII接口，Gigabit Media Independant Interface）与主控模块通信连接，用于实现包括状态上报、工作模式配置的功能，还通过GMII实现对网络视频流的采集，通过AI芯片解码视频流进行目标智能识别。

智能计算模块由多个智能计算单元组成，根据需要可灵活配置扩展，本发明按四个智能计算单元设计，可扩展更多智能计算单元。智能计算单元为AI加速计算核心，每个智能计算单元主要部件包括一颗国产AI芯片。所述智能计算模块包括AI芯片，所述智能计算单元为AI加速计算核心。

如图2所示，所述主控模块包括FPGA芯片，所述FPGA芯片包括多速率高速收发器SERDES(SERializer串行器\DESerializer解串器的简称)资源、多个电平的接口以及MCU(微控制单元,Microcontroller Unit)软核，所述多速率高速收发器SERDES资源可配置为PCEe V1.1/2.0，所述多速率高速收发器SERDES资源通信连接多个所述智能计算单元；具备多个电平的接口，可支持LVDS(低电压差分信号,Low-Voltage Differential Signaling)和DDR3(一种计算机内存规格)，接外部数据通信接口，所述外部数据通信接口设置于接口模块上。FPGA内部可配置MCU软核，运行嵌入式linux系统，实现数据配置、管理功能，用于完成智能计算单元配置、工作模式重构、冗余判读、状态管理等功能。

所述主控模块包括智能计算单元任务调度及管理模块、任务分解模块、状态管理模块、数据采集与输出模块及冗余表决模块。

所述智能计算单元任务调度及管理模块对多个所述智能计算单元进行统一管理配置，实现并行计算和冗余计算工作模式的重构。当运行量大时，将计算任务进行分解，分配到多个智能计算单元进行并行处理；当运算数据量小但对结果准确度要求高的环境下，配置多个智能计算单元为冗余工作模式。

当所述智能计算单元处于并行工作模式下，所述任务分解模块将输入任务分解为不同的计算任务，给不同的所述智能计算单元计算。

所述状态管理模块采集智能计算单元、板卡健康状态。

所述数据采集与输出模块完成1553B、RS422、LVDS、LAN对外接口数据采集、发送，完成GPIO(通用型之输入输出,General-purpose input/output)接口控制。包括AD(模数变换, A/ D)采样接口控制模块、1553B接口控制模块、GPIO、RS232/422接口控制模块、SGMII(以太网MAC与PHY之间的媒体接口,Serial Gigabit Media Independent Interface)模块及LVDS模块，分别对不同接口进行数据处理，计算各接口的控制逻辑；

接口模块实现国产化高性能人工智能设备与外部数据通信，接口模块与FPGA连接关系如图3所示，主要包括AD、GPIO、1553B接口、RS422接口、LVDS、网口等接口。各接口芯片采用国产化芯片实现，接口数据处理采用FPGA实现，结合FPGA强大的组合逻辑实现能力，设计出各接口的控制逻辑，可减小设备板卡上占用面积。这样在不同的应用时，可以根据外部总线的不同，修改控制软件来实现各设备的连接，硬件部分不用改动。

当所述智能计算单元处理冗余工作模式下，所述冗余表决模块包括输入数据分发、处理结果数据同步、各计算单元状态检测、识别结果仲裁判读的功能。

并行计算模式用于满足对设备高性能计算需求，在该模式下，根据需要计算的任务划分，FPGA将外部LVDS或网络输入的图像数据，所述主控模块将外部输入的不同任务的数据，直接发送给对应的智能计算单元计算，计算完后返回给所述主控模块的FPGA/MCU，将最终结果输出；。

冗余计算模式用于满足对设备高可靠计算需求，在该模式下，所述主控模块将外部输入的同一任务的数据，如FPGA将外部LVDS或网络输入的图像数据，复制多份分别给多个智能计算单元，计算结果送入主控模块的冗余仲裁模块进行结果判读，将最终结果输出。

并行计算和冗余计算模式由主控模块根据任务需要进行切换调度，实现工作模型的柔性重构。

对同一个计算任务同时进行计算，由主控模块进行表决。

所述冗余仲裁模块包括双重重构模块、同步模块及表决模块。

所述双重重构模块包括AI计算单元进程重构与AI计算单元重载重构，所述AI计算单元进程重构使不需要对AI智能计算单元进行重新载入。

如图4所示，本实施例支持4个AI智能计算单元同时计算，支持4个冗余模块。在多模冗余系统中，某些因素导致的冗余模块异常，或者因降低功耗等因素需关闭某些计算单元(统一称异常模块)，冗余仲裁模块对异常冗余模块进行隔离，对系统进行降级，从四模冗余降低到三模冗余、双模冗余或者单模；异常冗余模块恢复正常之后，对系统进行升级，从单模升级到双模冗余、三模或者四模冗余。设计双重重构模块，根据异常模块的异常状态等级，分为AI计算单元进程重构与AI计算单元重载重构两种重构模式；AI计算单元进程重构不需要对AI计算单元进行重新载入，节约了系统重构时间，从而提高了系统性能避免单纯重启AI计算单元进行重构而带来的系统性能上的降低。

所述同步模块包括异步FIFO(先入先出队列,First Input First Output)，所述异步FIFO对应每个所述冗余模块，依据输入的不同任务的图像数据的帧编码，动态设置读取阈值，识别结果写入异步FIFO，当异步FIFO中数据的识别结果帧编码都相同时，认为识别结果已同步，冗余仲裁模块从异步FIFO中读取数据，将读出数据对齐，送入表决模块。

所述表决模块采用动态优先级算法给各个所述冗余模块分配优先级，初始优先级相同，但是当某个冗余模块，其输出不同于其他两个相同结果的冗余模块时，将降低其优先级别；在当三个或者两个冗余模块输出结果各不相同时，表决模块根据优先级的次序，选取在统计学意义上的较为正确的结果。此算法提高了整个系统的可靠性与无故障工作时间。

采用本发明所提供的一种国产化人工智能计算设备，其技术优点体现如下：

本发明采用多片嵌入式国产化AI芯片、国产化FPGA芯片设计，支持并行计算和冗余计算重构，解决特殊应用设备对人工智能计算算力可高性能并行、可高可靠冗余、可柔性重构的需求。在需要高性能计算时采用多片AI芯片并行计算模式；在需要高可靠计算时采用多片AI芯片冗余计算模式；两种模式可以应用过程中柔性重构。本发明FPGA、AI芯片等所有关键器件均采用国产化器件实现。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。