像素电路及驱动方法、发光控制电路、显示面板及装置

技术领域

本申请涉及显示技术领域，具体涉及一种像素电路、发光控制电路、像素电路的驱动方法、显示面板及显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板作为平面显示面板，因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示面板中的主流。

OLED显示面板中存在一些公共层，例如，与OLED发光元件的阳极接触的公共层，由于公共层具有导电性，在控制某个子像素发光时，会产生横向的漏流，从而造成其它子像素偷亮，导致显示面板偏色。

因此，如何改善显示面板的偏色问题成为本领域技术人员亟需解决的技术问题。

发明内容

本申请提供一种像素电路、发光控制电路、像素电路的驱动方法、显示面板及显示装置，能够改善显示面板的偏色问题。

第一方面，本申请实施例提供一种像素电路，其包括使能模块、发光控制模块、第一复位模块及发光元件；使能模块、发光控制模块及发光元件串联在电源电压端及公共电压端之间，第一复位模块与发光元件的第一极电连接；使能模块用于产生驱动电流，发光控制模块用于将驱动电流传输至发光元件，第一复位模块用于对发光元件的第一极进行复位；其中，发光控制模块的控制端用于接收第一发光控制信号，第一复位模块的控制端用于接收第二发光控制信号，第一发光控制信号和第二发光控制信号由发光控制电路产生；发光控制模块处于截止状态时，第一复位模块处于导通状态，发光控制模块处于导通状态时，第一复位模块处于截止状态。

第二方面，本申请实施例提供一种发光控制电路，包括级联的多个移位寄存器，移位寄存器包括输出控制模块和反相控制模块；输出控制模块包括第一输出信号端，反相控制模块包括第二输出信号端，第一输出信号端与反相控制模块的控制端电连接；第一输出信号端与如第一方面实施例的发光控制模块和第一复位模块中一者的控制端电连接，第二输出信号端与如第一方面实施例的发光控制模块和第一复位模块中另一者的控制端电连接。

第三方面，本申请实施例提供一种像素电路的驱动方法，用于驱动如第一方面实施例的像素电路，该像素电路的驱动方法包括：驱动电流产生阶段，使能模块产生驱动电流，且第一复位模块对发光元件的第一极复位；发光阶段，发光控制模块将驱动电流传输至发光元件，发光元件发光；复位阶段，发光控制模块截止驱动电流传输至发光元件，发光元件停止发光，且第一复位模块对发光元件的第一极复位。

第四方面，本申请实施例提供一种显示面板，包括像素电路和发光控制电路，其中，像素电路包括使能模块、发光控制模块、第一复位模块及发光元件；使能模块、发光控制模块及发光元件串联在电源电压端及公共电压端之间，第一复位模块与发光元件的第一极电连接；使能模块用于产生驱动电流，发光控制模块用于将驱动电流传输至发光元件，第一复位模块用于对发光元件的第一极进行复位；发光控制模块的控制端用于接收第一发光控制信号，第一复位模块的控制端用于接收第二发光控制信号，发光控制模块处于截止状态时，第一复位模块处于导通状态，发光控制模块处于导通状态时，第一复位模块处于截止状态；发光控制电路包括级联的多个移位寄存器，移位寄存器包括输出控制模块和反相控制模块；输出控制模块包括第一输出信号端，反相控制模块包括第二输出信号端，第一输出信号端与反相控制模块的控制端电连接；移位寄存器中的第一输出信号端与像素电路中的发光控制模块和第一复位模块中一者的控制端电连接，移位寄存器中的第二输出信号端与像素电路中的发光控制模块和第一复位模块中另一者的控制端电连接。

第五方面，本申请实施例提供一种显示装置，其包括如第四方面实施例的显示面板。

根据本申请实施例提供的像素电路、发光控制电路、像素电路的驱动方法、显示面板及显示装置，一方面，发光控制模块的控制端接收的第一发光控制信号以及第一复位模块的控制端接收的第二发光控制信号是由发光控制电路产生的，因此第一发光控制信号和第二发光控制信号与来自于扫描驱动电路的扫描信号是不同的；另一方面，发光控制模块处于导通状态时，使能模块产生的驱动电流传输至发光元件，发光元件发光。发光控制模块处于截止状态时，发光元件处于非发光状态，第一复位模块处于导通状态，从而第一复位模块对发光元件进行复位。也就是说，只要发光元件处于非发光状态，第一复位模块就能对发光元件进行复位，能够避免发光元件的阳极由于漏电流而积累电荷，从而避免不应该发光的发光元件出现偷亮，避免显示面板出现偏色。

附图说明

通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。

图1示出本申请一种实施例提供的子像素的结构示意图；

图2示出相关技术的一种像素电路的结构示意图；

图3示出图2的一种时序示意图；

图4示出本申请一种实施例提供的像素电路的结构示意图；

图5示出本申请一种实施例提供的像素电路与发光控制电路的连接示意图；

图6示出本申请一种实施例提供的发光控制信号的时序示意图；

图7示出本申请另一种实施例提供的发光控制信号的时序示意图；

图8示出本申请另一种实施例提供的像素电路的结构示意图；

图9示出本申请又一种实施例提供的像素电路的结构示意图；

图10示出本申请又一种实施例提供的像素电路的结构示意图；

图11示出图10的一种时序示意图；

图12示出本申请一种实施例提供的像素电路的驱动方法的流程示意图；

图13示出本申请一种实施例提供的发光控制电路的结构示意图；

图14示出本申请一种实施例提供的移位寄存器与像素电路的连接示意图；

图15示出本申请一种实施例提供的移位寄存器的结构示意图；

图16示出本申请另一种实施例提供的移位寄存器的结构示意图；

图17示出本申请一种实施例提供的显示面板的结构示意图；

图18示出本申请一种实施例提供的晶体管及电阻的剖面示意图；

图19示出本申请一种实施例提供的显示装置的结构示意图。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。

需要说明的是，在本文中，诸如目标和非目标等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如图1所示，子像素P可以包括层叠设置的阳极11、发光功能层12、阴极13，以及与阳极11连接的像素电路14，发光功能层12包括层叠设置的空穴注入层121、空穴传输层122、发光层123R/123G/123B、电子传输层124、电子注入层125。其中，发光层123R/123G/123B可以采用精密金属掩膜板(Fine Metal Mask，FMM)制备，使各子像素10的发光层是相互间隔的。空穴注入层121、空穴传输层122、电子传输层124、电子注入层125可以采用通用金属掩模版(Common Metal Mask，CMM)制备，从而各子像素P的空穴注入层121是相互连通的，空穴注入层121可以理解为公共(Common)层。空穴传输层122、电子传输层124、电子注入层125同理。

如图2所示，像素电路14中的电流产生模块、晶体管M2’及发光元件D串联在电压端PVDD和电压端PVEE之间，电流产生模块与数据信号端VDATA及扫描信号端Scan2连接，晶体管M2’的栅极与发光控制信号端EM连接，晶体管M1’的栅极与扫描信号端Scan1连接，晶体管M1’的第一极与复位信号端VREF连接，晶体管M1’的第二极与发光元件D的阳极连接。

如图3所示，以晶体管M1’和M2’均为P型管为例，其中，扫描信号端Scan1提供扫描信号s1，扫描信号端Scan2提供扫描信号s2，发光控制信号端EM提供发光控制信号Emit。在t1’阶段，扫描信号端Scan1提供为低电平，晶体管M1’导通，复位信号端VREF提供的复位信号传输至发光元件D的阳极，对发光元件D的阳极进行复位。在控制某个子像素发光时(即在t3’的发光阶段)，会产生横向的漏流，由于发光元件D的阳极与空穴注入层121、空穴传输层122等具有导电性的公共层接触，漏流会通过公共层到达其它子像素的发光元件D的阳极，导致在t1’阶段之外的其它阶段，发光元件D的阳极在积累电荷，从而导致有些子像素在不该亮的时候出现偷亮，导致显示面板出现偏色。

针对上述技术问题，本申请实施例提供一种像素电路、发光控制电路、像素电路的驱动方法、显示面板及显示装置。本申请实施例的像素电路、发光控制电路、像素电路的驱动方法、显示面板及显示装置可以以各种形式呈现，以下将描述其中一些示例。

图4示出本申请一种实施例提供的像素电路的结构示意图。如图4所示，本申请实施例提供的像素电路20包括使能模块21、发光控制模块22、第一复位模块23及发光元件D。

使能模块21、发光控制模块22及发光元件D串联在电源电压端PVDD与公共电压端PVEE之间，第一复位模块23与发光元件D的第一极电连接。使能模块21用于产生驱动电流，发光控制模块22用于将驱动电流传输至发光元件D，第一复位模块23用于对发光元件D的第一极进行复位。

示例性的，发光控制模块22的数量可以是两个，一个发光控制模块22串联在电源电压端PVDD与使能模块21之间，另一个发光控制模块22串联在使能模块21与发光元件D之间。示例性的，发光元件D的第一极可以是阳极，发光元件D的第二极可以是阴极。发光元件D的第二极与公共电压端PVEE电连接。

发光控制模块22的控制端用于接收第一发光控制信号em1，第一复位模块23的控制端用于接收第二发光控制信号em2，第一发光控制信号em1和第二发光控制信号em2由发光控制电路产生。示例性的，发光控制电路可以包括第一输出信号端EM1和第二输出信号端EM2，发光控制模块22的控制端可以与第一输出信号端EM1电连接，第一复位模块23的控制端可以与第二输出信号端EM2电连接，第一输出信号端EM1可以输出第一发光控制信号em1，第二输出信号端EM2可以输出第二发光控制信号em2。

可以理解的是，由于第一发光控制信号em1和第二发光控制信号em2来自于发光控制电路，可见第一发光控制信号em1和第二发光控制信号em2与来自于扫描驱动电路的扫描信号是不同的。

在本申请实施例中，发光控制模块22处于截止状态时，第一复位模块23处于导通状态，发光控制模块22处于导通状态时，第一复位模块23处于截止状态，也就是说，在同一时间发光控制模块22和第一复位模块23的状态是相反的。发光控制模块22处于导通状态时，使能模块21产生的驱动电流传输至发光元件D，发光元件D发光。发光控制模块22处于截止状态时，发光元件D处于非发光状态，第一复位模块23处于导通状态，从而第一复位模块23对发光元件D进行复位。也就是说，根据本申请实施例，只要发光元件D处于非发光状态，第一复位模块23就能对发光元件D进行复位，能够避免发光元件D的阳极由于漏电流而积累电荷，从而避免有些发光元件在不应该发光时间出现偷亮，避免显示面板出现偏色。

示例性的，电源电压端PVDD的电压可以大于公共电压端PVEE的电压。电源电压端PVDD和公共电压端PVEE之间的跨压可以为7V，例如，电源电压端PVDD的电压为3.5V，公共电压端PVEE的电压为-3.5V。在一些可选的实施例中，可以通过降低电源电压端PVDD和公共电压端PVEE之间的跨压来降低显示面板的功耗。例如，电源电压端PVDD的电压为3.3V，公共电压端PVEE的电压为-3.3V，即电源电压端PVDD和公共电压端PVEE之间的跨压可以为6.6V。

在一些可选的实施例中，如图5所示，显示面板中的发光控制电路30可以包括多个移位寄存器31。显示面板可以包括多个像素电路20，同一个像素电路20接收的第一发光控制信号和第二发光控制信号由发光控制电路30中同一个移位寄存器31产生。也就是说，同一个像素电路20中的发光控制模块22的控制端及第一复位模块23的控制端与同一个移位寄存器31电连接。

示例性的，显示面板中像素电路20的行数可以和发光控制电路30中移位寄存器31的数量相同，同一个移位寄存器31可以与同一行的像素电路20电连接，即同一个移位寄存器31同时为同一行的像素电路20提供第一发光控制信号和第二发光控制信号。

示例性的，发光控制电路30中的各移位寄存器31可以均包括第一输出信号端EM1和第二输出信号端EM2，同一个移位寄存器31的第一输出信号端EM1与同一行的各像素电路20中的发光控制模块22的控制端电连接，且同一个移位寄存器31的第二输出信号端EM2与同一行的各像素电路20中的第一复位模块23的控制端电连接。

根据本申请实施例，由于同一个像素电路接收的第一发光控制信号和第二发光控制信号来自于同一个移位寄存器，也就是说，同一个移位寄存器能够同时产生第一发光控制信号和第二发光控制信号，相对于同一个移位寄存器只能产生一个发光控制信号，本申请实施例能够简化发光控制电路的结构。

发光控制模块22和第一复位模块23可以均包括晶体管。在一些可选的实施例中，发光控制模块22的晶体管的类型和第一复位模块23的晶体管的类型相同。例如，发光控制模块22和第一复位模块23中的晶体管均为P型晶体管，或者，发光控制模块22和第一复位模块23中的晶体管均为N型晶体管。P型晶体管的导通电平为低电平，N型晶体管的导通电平为高电平。在发光控制模块22和第一复位模块23中的晶体管的类型相同的情况下，为了使发光控制模块22和第一复位模块23在同一时间的状态相反，第一发光控制信号和第二发光控制信号的电位在同一时间需相反。

在另一些可选的实施例中，发光控制模块22的晶体管的类型和第一复位模块23的晶体管的类型可以不同。发光控制模块22和第一复位模块23中一者的晶体管可以为P型晶体管，另一者的晶体管可以为N型晶体管。例如，发光控制模块22的晶体管为P型晶体管，第一复位模块23的晶体管为N型晶体管；或者，发光控制模块22的晶体管为N型晶体管，第一复位模块23的晶体管为P型晶体管。由于发光控制模块22和第一复位模块23一者的晶体管为P型，另一者的晶体管为N型，在同一时间，使第一发光控制信号和第二发光控制信号的电位相同，即可使发光控制模块22和第一复位模块23在同一时间的状态相反。

在一些可选的实施例中，在显示面板显示低灰阶画面时，可以通过控制发光元件的发光时长来调节发光亮度，例如，可以减少发光元件在一帧时长内的发光时长，降低发光元件的亮度，以满足低灰阶画面的低亮度需求。如图6所示，在一帧时长内，第一发光控制信号em1为导通电平的时长T1小于等于第一发光控制信号em1为截止电平的时长T2，第二发光控制信号em2为导通电平的时长T3大于等于第二发光控制信号em2为截止电平的时长T4。

图6示例性的示出了第一发光控制信号em1及第二发光控制信号em2的导通电平均为低电平，第一发光控制信号em1及第二发光控制信号em2的截止电平均为高电平，这并不用于限定本申请。

可以理解的是，第一发光控制信号em1为导通电平时，发光控制模块22处于导通状态，使能模块21产生的驱动电流能够传输至发光元件D，发光元件D发光。第一发光控制信号em1为截止电平时，发光控制模块22处于截止状态，没有驱动电流传输至发光元件D，发光元件D不发光。由于第一发光控制信号em1为导通电平的时长T1小于等于第一发光控制信号em1为截止电平的时长T2，可以尽可能的减小发光元件D的发光时长，从而降低发光元件D的发光亮度，以满足低灰阶画面的低亮度需求。

第二发光控制信号em2为导通电平时，第一复位模块23处于导通状态，发光元件D不发光，第一复位模块23对发光元件D进行复位，并且在一帧时长内，发光元件D处于不发光状态的时长较长的情况下，第一复位模块23均能对发光元件D进行复位。

另外，由于在同一时间发光控制模块22和第一复位模块23的状态相反，因此，在一帧时长内，第一发光控制信号em1为导通电平的时长T1等于第二发光控制信号em2为截止电平的时长T4，第一发光控制信号em1为截止电平的时长T2等于第二发光控制信号em2为导通电平的时长T3。

在一些可选的实施例中，如图7所示，仍以第一发光控制信号em1及第二发光控制信号em2的导通电平均为低电平，第一发光控制信号em1及第二发光控制信号em2的截止电平均为高电平为例，在一帧时长内，第一发光控制信号em1可以为交替的截止电平和导通电平，第二发光控制信号em2可以为交替的导通电平和截止电平。

由于第一发光控制信号em1为交替的截止电平和导通电平，因此发光控制模块22处于交替的截止状态和导通状态，进而发光元件D处于交替的非发光状态和发光状态，能够在减小发光元件D的发光时长以降低发光元件D的发光亮度的同时，能够提高发光元件D在一帧时长内的发光均匀性。

在一些可选的实施例中，如图8所示，使能模块21可以包括驱动子模块211、数据写入子模块212、阈值补偿子模块213及存储子模块214。其中，数据写入子模块212与驱动子模块211电连接，用于向驱动子模块211写入数据电压。阈值补偿子模块213与驱动子模块211的控制端电连接，阈值补偿子模块213用于检测和自补偿驱动子模块211中的阈值电压偏差。驱动子模块211用于根据数据电压产生驱动电流。存储子模块214与驱动子模块211的控制端电连接，存储子模块214用于维持驱动子模块211的控制端的电位。

示例性的，数据写入子模块212的控制端可以和第二扫描信号端SCAN2电连接，数据写入子模块212的输入端可以与数据信号端VDATA电连接。阈值补偿子模块213的控制端可以与第二扫描信号端SCAN2电连接。

在一些可选的实施例中，如图9所示，像素电路20还可以包括第二复位模块24。第二复位模块24与驱动子模块211的控制端电连接，第二复位模块24用于对驱动子模块211的控制端进行复位。示例性的，第二复位模块24的控制端可以和第一扫描信号端SCAN1电连接。

在一些可选的实施例中，如图10所示，发光控制模块22包括第一晶体管M1和第六晶体管M6，数据写入子模块212包括第二晶体管M2，驱动子模块211包括第三晶体管M3，阈值补偿子模块213包括第四晶体管M4，第二复位模块24包括第五晶体管M5，第一复位模块23包括第七晶体管M7，存储子模块214包括存储电容Cst。

其中，第一晶体管M1和第六晶体管M6的栅极均用于接收第一发光控制信号em1，示例性的，第一晶体管M1和第六晶体管M6的栅极均与第一输出信号端EM1电连接。第一晶体管M1的第一极与电源电压端PVDD电连接，第一晶体管M1的第二极与第三晶体管M3的第一极电连接，第六晶体管M6的第一极与第三晶体管M3的第二极电连接，第六晶体管M6的第二极与发光元件D的第一极电连接。

第二晶体管M2及第四晶体管M4的栅极均与第二扫描信号端SCAN2电连接，第二晶体管M2的第一极与数据信号端VDATA电连接，第二晶体管M2的第二极与第三晶体管M3的第一极电连接，第四晶体管M4的第一极与第三晶体管M3的第二极电连接，第四晶体管M4的第二极与第三晶体管M3的栅极电连接。

第七晶体管M7的栅极用于接收第二发光控制信号em2，示例性的，第七晶体管M7的栅极与第二输出信号端EM2电连接。第七晶体管M7的第一极与第一复位信号端VREF1电连接，第七晶体管M7的第二极与发光元件D的第一极电连接。

第五晶体管M5的栅极与第一扫描信号端SCAN1电连接，第五晶体管M5的第一极与第二复位信号端VREF2电连接，第五晶体管M5的第二极与第三晶体管M3的栅极电连接。

存储电容Cst的第一极与电源电压端PVDD电连接，存储电容Cst的第二极与第三晶体管M3的栅极电连接。

发光元件D的第二极与公共电压端PVEE电连接。

示例性的，像素电路20中的各晶体管的类型可以相同，例如，像素电路中的各晶体管均为P型晶体管或者均为N型晶体管。

图11示出图10的一种时序示意图。以像素电路中的各晶体管均为P型晶体管为例。其中，t1阶段为驱动晶体管的栅极的复位阶段，第三晶体管M3为驱动晶体管。t2阶段为数据写入阶段。t3阶段为间歇性发光阶段，t3阶段包括t31阶段和t32阶段，t31阶段为有效发光阶段，t32阶段为熄灭阶段，t32阶段也为发光元件的复位阶段。

在t1阶段，第一扫描信号端SCAN1提供的第一扫描信号scan1为低电平，第五晶体管M5导通，第二复位信号端VREF2的复位信号写入第三晶体管M3的栅极，对第三晶体管M3的栅极进行复位。

在t2阶段，第二扫描信号端SCAN2提供的第二扫描信号scan2为低电平，第二晶体管M2及第四晶体管M4导通，数据信号端VDATA的数据电压写入第三晶体管M3的栅极。

在t31阶段，第一输出信号端EM1提供的第一发光控制信号em1为低电平，第一晶体管M1及第六晶体管M6导通，驱动电流传输至发光元件D，发光元件D发光。

在t32阶段，第一输出信号端EM1提供的第一发光控制信号em1为高电平，第一晶体管M1及第六晶体管M6截止，发光元件D熄灭。第二输出信号端EM2提供的第二发光控制信号em2为低电平，第七晶体管M7导通。第一复位信号端VREF1的复位信号写入发光元件D的第一极，对发光元件D的第一极进行复位。

另外，在t1阶段以及t2阶段，第二输出信号端EM2提供的第二发光控制信号em2为低电平，第七晶体管M7导通。第一复位信号端VREF1的复位信号写入发光元件D的第一极，对发光元件D的第一极进行复位。

也就是说，在一帧时长内的非发光阶段，第一复位模块23一直在对发光元件D进行复位，能够避免发光元件D的阳极由于漏电流而积累电荷，从而避免有些发光单元在不应该发光的时间出现偷亮，避免显示面板出现偏色。

如图9或10所示，第一复位模块23和第二复位模块24与不同的复位信号端电连接，如此可以单独控制第一复位模块23和第二复位模块24所需的复位信号。在另一些可选的实施例中，第一复位信号端VREF1可以复用为第二复位信号端VREF2，也就是说，第一复位模块23和第二复位模块24可以电连接同一个复位信号端，从而减少复位信号端的数量。

本申请实施例还提供一种像素电路的驱动方法，用于驱动如上述任一项实施例的像素电路20。如图12所示，本申请实施例提供的像素电路的驱动方法包括步骤110至步骤130。

步骤110，驱动电流产生阶段，使能模块产生驱动电流，且第一复位模块对发光元件的第一极复位；

步骤120，发光阶段，发光控制模块将驱动电流传输至发光元件，发光元件发光；

步骤130，复位阶段，发光控制模块截止驱动电流传输至发光元件，发光元件不发光，且第一复位模块对发光元件的第一极复位。

示例性的，请结合参考图11，驱动电流产生阶段可以为t2阶段，在t2阶段，使能模块产生驱动电流，并且第一复位模块对发光元件的第一极进行复位。发光阶段可以为t31阶段，在t31阶段，发光控制模块导通，发光元件发光。复位阶段可以包括t1阶段和t32阶段，也就是说，在一帧时长内，除去发光阶段，皆为非发光阶段，在非发光阶段，第一复位模块对发光元件的第一极进行复位。也就是说，在一帧时长内，只要发光元件不发光，第一复位模块一直在对发光元件进行复位，能够避免发光元件的阳极由于漏电流而积累电荷，从而避免有些发光元件在不应该发光的时间出现偷亮，避免显示面板出现偏色。

在一些可选的实施例中，在一帧时长内，控制发光阶段和复位阶段交替执行。使得发光元件处于交替的非发光状态和发光状态，能够在减小发光元件的发光时长以降低发光元件的发光亮度的同时，能够提高发光元件在一帧时长内的发光均匀性。

本申请实施例还提供一种发光控制电路。如图13所示，发光控制电路30可以包括级联的多个移位寄存器31，移位寄存器31包括输出控制模块301和反相控制模块302。输出控制模块301包括第一输出信号端EM1，反相控制模块302包括第二输出信号端EM2，第一输出信号端EM1与反相控制模块302的控制端电连接；第一输出信号端EM1与如上文任一项实施例的发光控制模块22和第一复位模块23中一者的控制端电连接，第二输出信号端EM2与如上文任一项实施例的发光控制模块22和第一复位模块23中另一者的控制端电连接。

如图14所示，本文中以第一输出信号端EM1与发光控制模块22的控制端电连接，第二输出信号端EM2与第一复位模块23的控制端电连接为例，这并不用于限定本申请。

在一些可选的实施例中，如图15所示，反相控制模块302包括第八晶体管M8和电阻R。第八晶体管M8的栅极与输出控制模块301的第一输出信号端EM1电连接，第八晶体管M8的第一极与第一电压端VGH电连接，第八晶体管M8的第二极与第二输出信号端EM2电连接；电阻R的一端与第二电压端VGL电连接，电阻R的另一端与第二输出信号端EM2电连接。

示例性的，以发光控制模块22和第一复位模块23中的晶体管均为P型晶体管或者均为N型晶体管为例，第八晶体管M8为P型晶体管，且以第一电压端VGH的电平电位高于第二电压端VGL的电平电位为例，当第一输出信号端EM1输出高电平时，第八晶体管M8截止，第二电压端VGL的低电平通过电阻R传输至第二输出信号端EM2，第二输出信号端EM2输出低电平，从而使得发光控制模块22和第一复位模块23中的一者导通，另一者截止。当第一输出信号端EM1输出低电平时，第八晶体管M8导通，第一电压端VGH的高电平通过第八晶体管M8传输至第二输出信号端EM2，第二输出信号端EM2输出高电平，从而使得发光控制模块22和第一复位模块23中的一者导通，另一者截止。

根据本申请实施例，仅需一个晶体管和一个电阻即可构成反相控制模块，结构上比较简单。

在一些可选的实施例中，输出控制模块301可以包括多个晶体管，输出控制模块301中的各晶体管及第八晶体管M8均为P型晶体管。P型晶体管在工艺上比较简单，因此可以降低工艺难度。

另外，本申请对输出控制模块301的具体结构不作限定，其只要能够输出发光控制信号即可。

在另一些可选的实施例中，如图16所示，反相控制模块302包括第九晶体管M9和第十晶体管M10；第九晶体管M9和第十晶体管M10的栅极均与第一输出信号端EM1电连接，第九晶体管M9的第一极与第一电压端VGH电连接，第九晶体管M9的第二极与第二输出信号端EM2电连接，第十晶体管M10的第一极与第二电压端VGL电连接，第十晶体管M10的第二极与第二输出信号端EM2电连接；第九晶体管M9为P型晶体管，第十晶体管M10为N型晶体管。

示例性的，以发光控制模块22和第一复位模块23中的晶体管均为P型晶体管或者均为N型晶体管为例，且以第一电压端VGH的电平电位高于第二电压端VGL的电平电位为例，当第一输出信号端EM1输出高电平时，第九晶体管M9截止，第十晶体管M10导通，第二电压端VGL的低电平通过第十晶体管M10传输至第二输出信号端EM2，第二输出信号端EM2输出低电平，从而使得发光控制模块22和第一复位模块23中的一者导通，另一者截止。当第一输出信号端EM1输出低电平时，第九晶体管M9导通，第十晶体管M10截止，第一电压端VGH的高电平通过第九晶体管M9传输至第二输出信号端EM2，第二输出信号端EM2输出高电平，从而使得发光控制模块22和第一复位模块23中的一者导通，另一者截止。

在上述实施例中，均以第一电压端VGH的电平电位高于第二电压端VGL的电平电位为例，示例性的，第一电压端VGH的电平电位可以为7V，第二电压端VGL的电平电位可以为-7V。可以根据实际需求设置第一电压端VGH和第二电压端VGL的电平电位，本申请对此不作限定。

另外，输出控制模块301及反相控制模块302均与第一电压端VGH及第二电压端VGL电连接。第一电压端VGH同时作为输出控制模块301及反相控制模块302的一信号输入端，为输出控制模块301及反相控制模块302提供第一电压信号；第二电压端VGL同时作为输出控制模块301及反相控制模块302的另一信号输入端，为输出控制模块301及反相控制模块302提供第二电压信号。

本申请实施例提供一种显示面板，如图17所示，本申请实施例提供的显示面板100包括像素电路20和发光控制电路30。

请参考图4，像素电路20包括使能模块21、发光控制模块22、第一复位模块23及发光元件D。使能模块21、发光控制模块22及发光元件D串联在电源电压端PVDD与公共电压端PVEE之间，第一复位模块23与发光元件D的第一极电连接。使能模块21用于产生驱动电流，发光控制模块22用于将驱动电流传输至发光元件D，第一复位模块23用于对发光元件D的第一极进行复位。

发光控制模块22的控制端用于接收第一发光控制信号em1，第一复位模块23的控制端用于接收第二发光控制信号em2，第一发光控制信号em1和第二发光控制信号em2由发光控制电路30产生。发光控制模块22处于截止状态时，第一复位模块23处于导通状态，发光控制模块22处于导通状态时，第一复位模块23处于截止状态，也就是说，在同一时间发光控制模块22和第一复位模块23的状态是相反的。

请参考图13和图14，发光控制电路30包括级联的多个移位寄存器31，移位寄存器31包括输出控制模块301和反相控制模块302；输出控制模块301包括第一输出信号端EM1，反相控制模块302包括第二输出信号端EM2，第一输出信号端EM1与反相控制模块302的控制端电连接；移位寄存器31中的第一输出信号端EM1与像素电路20中的发光控制模块22和第一复位模块23中一者的控制端电连接，移位寄存器31中的第二输出信号端EM2与像素电路20中的发光控制模块22和第一复位模块23中另一者的控制端电连接。

图14示例性的示出了第一输出信号端EM1与像素电路20中的发光控制模块22电连接，第二输出信号端EM2与像素电路20中的第一复位模块23电连接，也就是说，第一输出信号端EM1输出第一发光控制信号em1，第二输出信号端EM2输出第二发光控制信号em2。

根据本申请实施例提供的显示面板，一方面，发光控制模块的控制端接收的第一发光控制信号以及第一复位模块的控制端接收的第二发光控制信号是由发光控制电路产生的，因此第一发光控制信号和第二发光控制信号与来自于扫描驱动电路的扫描信号是不同的；另一方面，发光控制模块处于导通状态时，使能模块产生的驱动电流传输至发光元件，发光元件发光。发光控制模块处于截止状态时，发光元件处于非发光状态，第一复位模块处于导通状态，从而第一复位模块对发光元件进行复位。也就是说，只要发光元件处于非发光状态，第一复位模块就能对发光元件进行复位，能够避免发光元件的阳极由于漏电流而积累电荷，从而避免有些发光元件在不应该发光的时间出现偷亮，避免显示面板出现偏色。

示例性的，显示面板100可以包括阵列分布的多个像素电路20，发光控制电路30可以包括多级移位寄存器31，显示面板100还可以包括扫描驱动电路40，扫描驱动电路可以包括级联的多个移位寄存器41。如图17所示，显示面板100具有显示区AA和非显示区NA，像素电路20位于显示区AA，移位寄存器31及移位寄存器41位于非显示区NA。图17示例性的示出了第i-1行、第i行、第i+1行及第i+2行的像素电路20，第i-1级、第i级、第i+1级及第i+2级的移位寄存器31，第i-1级、第i级、第i+1级及第i+2级的移位寄存器41，其中，i≥2且为整数。同一个像素电路20接收的第一发光控制信号和第二发光控制信号由发光控制电路30中同一个移位寄存器31产生。示例性的，第i行像素电路20与第i级移位寄存器31的第一输出信号端EM1、第二输出信号端EM2电连接，其它同理。

示例性的，第i-1级移位寄存器31的第一输出信号端EM1与第i级移位寄存器31的输入信号端电连接，第i-1级移位寄存器31的第一输出信号端EM1输出的信号作为第i级移位寄存器31的起始信号；第i级移位寄存器31的第一输出信号端EM1与第i+1级移位寄存器31的输入信号端电连接，第i级移位寄存器31的第一输出信号端EM1输出的信号作为第i+1级移位寄存器31的起始信号，以此类推，以实现发光控制电路30能够逐级输出发光控制信号。

示例性的，第i-1级移位寄存器41的输出信号端与第i-1行、第i行的像素电路20电连接，第i-1级移位寄存器41输出的扫描信号作为第i-1行像素电路20的第二扫描信号以及第i行像素电路20的第一扫描信号。

同理，第i-1级移位寄存器41的输出信号端与第i级移位寄存器41的输入信号端电连接，第i-1级移位寄存器41的输出信号端输出的信号作为第i级移位寄存器41的起始信号；第i级移位寄存器41的输出信号端与第i+1级移位寄存器41的输入信号端电连接，第i级移位寄存器41的输出信号端输出的信号作为第i+1级移位寄存器41的起始信号，以此类推，以实现扫描驱动电路40能够逐级输出扫描信号。

图17仅仅示意了非显示区NA设置了一个发光控制电路30和一个扫描驱动电路40，非显示区NA还可以设置两个发光控制电路30，两个发光控制电路30位于显示区AA的两侧，非显示区NA还可以设置两个扫描驱动电路40，扫描驱动电路40位于显示区AA的两侧，从而实现对像素电路20的双驱。图17仅仅是一种示例，并不用于限定本申请。

本申请提供的显示面板100中的像素电路可以是上述任一项实施例所述的像素电路20，显示面板100中的发光控制电路可以是上述任一项实施例所述的发光控制电路30，本申请实施例提供的显示面板，具有本申请实施例提供的像素电路和发光控制电路的有益效果，具体可以参考上述各实施例对于像素电路和发光控制电路的具体说明，本实施例在此不再赘述。

发光控制模块22和第一复位模块23可以均包括晶体管。在一些可选的实施例中，发光控制模块22的晶体管的类型和第一复位模块23的晶体管的类型相同。例如，发光控制模块22和第一复位模块23中的晶体管均为P型晶体管，或者，发光控制模块22和第一复位模块23中的晶体管均为N型晶体管。P型晶体管的导通电平为低电平，N型晶体管的导通电平为高电平。在发光控制模块22和第一复位模块23中的晶体管的类型相同的情况下，为了使发光控制模块22和第一复位模块23在同一时刻的状态相反，第一发光控制信号和第二发光控制信号的电位在同一时间需相反。

在另一些可选的实施例中，发光控制模块22的晶体管的类型和第一复位模块23的晶体管的类型可以不同。发光控制模块22和第一复位模块23中一者的晶体管可以为P型晶体管，另一者的晶体管可以为N型晶体管。例如，发光控制模块22的晶体管为P型晶体管，第一复位模块23的晶体管为N型晶体管；或者，发光控制模块22的晶体管为N型晶体管，第一复位模块23的晶体管为P型晶体管。由于发光控制模块22和第一复位模块23一者的晶体管为P型，另一者的晶体管为N型，在同一时间，使第一发光控制信号和第二发光控制信号的电位相同，即可使发光控制模块22和第一复位模块23在同一时刻的状态相反。

在一些可选的实施例中，如图15所示，反相控制模块302包括第八晶体管M8和电阻R。第八晶体管M8的栅极与输出控制模块301的第一输出信号端EM1电连接，第八晶体管M8的第一极与第一电压端VGH电连接，第八晶体管M8的第二极与第二输出信号端EM2电连接；电阻R的一端与第二电压端VGL电连接，电阻R的另一端与第二输出信号端EM2电连接。

示例性的，以发光控制模块22和第一复位模块23中的晶体管均为P型晶体管或者均为N型晶体管为例，第八晶体管M8为P型晶体管，且以第一电压端VGH的电平电位高于第二电压端VGL的电平电位为例，当第一输出信号端EM1输出高电平时，第八晶体管M8截止，第二电压端VGL的低电平通过电阻R传输至第二输出信号端EM2，第二输出信号端EM2输出低电平，从而使得发光控制模块22和第一复位模块23中的一者导通，另一者截止。当第一输出信号端EM1输出低电平时，第八晶体管M8导通，第一电压端VGH的高电平通过第八晶体管M8传输至第二输出信号端EM2，第二输出信号端EM2输出高电平，从而使得发光控制模块22和第一复位模块23中的一者导通，另一者截止。

根据本申请实施例，仅需一个晶体管和一个电阻即可构成反相控制模块，结构上比较简单。

在一些可选的实施例中，如图18所示，第八晶体管M8包括有源层B，电阻R与有源层B同层设置，且电阻R与有源层B的材料相同。如此，可以在同一工艺步骤中同时形成电阻R与有源层B，从而简化工艺流程。

示例性的，电阻R与有源层B的材料可以是非晶硅或者多晶硅，例如，a-Si或者poly-Si。

示例性的，第八晶体管M8包括栅极G、源极S及漏极D，图18示例性的示出了第八晶体管M8为顶栅结构，这并不用于限定本申请。

示例性的，栅极G与有源层B之间可以设置第一绝缘层51，栅极G与源极S及漏极D之间可以设置第二绝缘层52。电阻R与有源层B可以设置在衬底53上。

本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图19，图19是本申请实施例提供的一种显示装置的结构示意图。图19提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图19实施例仅以手机为例对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示面板的具体说明，本实施例在此不再赘述。

依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。