半导体器件的制备方法

技术领域

本发明涉及半导体器件制造技术领域，特别涉及一种半导体器件的制备方法。

背景技术

目前，闪存由于其高密度、低价格、电可编程等优点已被广泛作为非易失性记忆体应用的最优选择。其中，闪存的擦除能力一直是判断闪存品质的重要参数之一。一般而言，在擦除过程中，会在闪存中的字线与控制栅上施加高低电压，使得浮栅与字线之间形成较高的电势差与电场强度，浮栅中存储的电子遂穿通过遂穿氧化层，使浮栅上的电势由负变正，从而改变存储状态，即实现“0”和“1”之间的转变。诚然，本领域技术人员容易理解的是，浮栅层与字线的相对覆盖面积对擦除电场强度具有一定的影响。当相对覆盖面积越大，擦除时产生的电场强度则越强。

因此，为提高闪存的擦除性能，现有的制备工艺会在刻蚀浮栅层之前，先形成一氧化层，再通过干法刻蚀形成保护氧化层侧墙，以覆盖部分浮栅层。然后刻蚀浮栅层，再去除形成的氧化层侧墙，从而使得被覆盖的部分浮栅层暴露出，并形成一浮栅层拐角。由此，浮栅层拐角与字线的相对覆盖面积远远大于垂直形态下的浮栅层与字线的相对覆盖面积，进而能够在擦除时，增强电场强度，提高擦除能力。

然而，随着半导体器件关键尺寸的逐渐缩小，且对半导体器件的性能要求越来越高，通过增加氧化层的厚度以进一步扩大浮栅层拐角与字线的相对覆盖面积的改进方法，不仅增加了工艺难度，降低良品率，还增加时间成本和经济成本。

所以，需要一种新的半导体器件的制备方法，以实现不但能增加浮栅层拐角与字线的相对覆盖面积，提高闪存擦除性能，而且工艺简单，降低时间成本和经济成本。

发明内容

本发明的目的在于提供一种半导体器件的制备方法，以解决如何提高闪存擦除性能，如何降低工艺复杂度以及如何降低时间成本和经济成本中的至少一个问题。

为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：

提供一半导体衬底，所述衬底上依次形成有浮栅层、栅间介质层、控制栅层以及第一氮化层；

形成第一沟槽，所述第一沟槽依次贯穿所述第一氮化层、所述控制栅层和所述栅间介质层，并暴露出所述浮栅层的顶面；

形成第二氮化层，所述第二氮化层位于所述第一沟槽的侧壁上至少且从所述栅间介质层的侧壁延伸到部分所述第一氮化层的侧壁上；

去除所述第一沟槽底壁暴露出的所述浮栅层，以在所述浮栅层中形成第二沟槽，所述第一沟槽和所述第二沟槽相贯通；

对所述第二氮化层进行侧向刻蚀，以减薄所述第二氮化层，使所述第二氮化层的底部能暴露出部分所述浮栅层的顶部拐角；

形成隧穿介质层，所述隧穿介质层至少覆盖所述第二沟槽中的所述浮栅层被暴露的表面；

形成字线，所述字线填充所述第一沟槽和所述第二沟槽。

可选的，在所述的半导体器件的制备方法中，形成的所述第二氮化层的厚度范围为：400埃-600埃。

可选的，在所述的半导体器件的制备方法中，采用湿法刻蚀工艺对所述第二氮化层进行侧向刻蚀；其中，采用的刻蚀液包括磷酸，且磷酸的温度范围为140摄氏度-170摄氏度。

可选的，在所述的半导体器件的制备方法中，对所述第二氮化层进行侧向刻蚀之后，剩余的所述第二氮化层的厚度范围为：200埃-400埃。

可选的，在所述的半导体器件的制备方法中，在形成所述第二沟槽之后，且对所述第二氮化层进行侧向刻蚀之前，所述的半导体器件的制备方法还包括：对所述第一沟槽和所述第二沟槽的内壁执行快速热氧化工艺；其中，工艺温度为：750摄氏度-950摄氏度，工艺时间为5秒-15秒。

可选的，在所述的半导体器件的制备方法中，在形成所述第一沟槽之前，所述的半导体器件的制备方法还包括：

形成第三沟槽，所述第三沟槽贯穿所述第一氮化层并暴露出所述控制栅层的顶面；

形成氧化层，所述氧化层覆盖所述第三沟槽的内壁以及所述第一氮化层的上表面；

采用干法刻蚀所述氧化层，以形成氧化层侧墙，所述氧化层侧墙覆盖所述第三沟槽的侧壁。

可选的，在所述的半导体器件的制备方法中，在形成所述氧化层侧墙之后，去除所述第三沟槽底壁暴露出的所述控制栅层以及所述控制栅层下方的所述栅间介质层，以形成所述第一沟槽。

可选的，在所述的半导体器件的制备方法中，所述第二氮化层覆盖所述氧化层侧墙的侧壁以及暴露出的所述控制栅层的侧壁、所述栅间介质层的侧壁。

可选的，在所述的半导体器件的制备方法中，所述隧穿介质层通过热氧化工艺或者浮栅侧墙工艺形成，且形成所述隧穿介质层的工艺温度为900摄氏度-1200摄氏度。

可选的，在所述的半导体器件的制备方法中，提供的所述半导体衬底还包括耦合氧化层；所述耦合氧化层形成于所述浮栅层和所述衬底之间，所述栅间介质层为氧化硅、氮化硅、氧化硅堆叠而成的ONO膜层；所述第二沟槽依次贯穿所述浮栅层和所述耦合氧化层。

综上所述，本发明提供一种半导体器件的制备方法，包括：提供一半导体衬底，所述衬底上依次形成有浮栅层、栅间介质层、控制栅层以及第一氮化层。形成第一沟槽，所述第一沟槽依次贯穿所述第一氮化层、所述控制栅层和所述栅间介质层，并暴露出所述浮栅层的顶面。形成第二氮化层，所述第二氮化层位于所述第一沟槽的侧壁上至少且从所述栅间介质层的侧壁延伸到部分所述第一氮化层的侧壁上。去除所述第一沟槽底壁暴露出的所述浮栅层，以在所述浮栅层中形成第二沟槽，所述第一沟槽和所述第二沟槽相贯通。对所述第二氮化层进行侧向刻蚀，以减薄所述第二氮化层，使所述第二氮化层的底部能暴露出部分所述浮栅层的顶部拐角。形成隧穿介质层，所述隧穿介质层至少覆盖所述第二沟槽中的所述浮栅层被暴露的表面。形成字线，所述字线填充所述第一沟槽和所述第二沟槽。因此，本发明无需单独形成一氧化层来形成所述浮栅的拐角，仅需通过减薄所述第二氮化层的方式即可实现。不仅能够通过增加所述浮栅层和所述字线之间的相对覆盖面积来提高器件擦除性能，还精简制备流程，工艺简单，降低时间成本和经济成本。

附图说明

图1是本发明实施例的半导体器件的制备方法的流程图；

图2-10是本发明实施例的各步骤中的半导体结构示意图；

其中，附图标记为：

100-衬底；101-耦合氧化层；102-浮栅层；103-栅间介质层；104-控制栅层；105-第一氮化层；106-氧化层侧墙；107-第二氮化层；108-隧穿氧化层；109-字线；P1-第一沟槽；P2-第二沟槽；P3-第三沟槽；M-浮栅层的拐角；N-隧穿氧化层的拐角。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

为解决上述技术问题，本实施例提供一种半导体器件的制备方法，请参阅图1，所述半导体器件的制备方法包括：

步骤一S10：提供一半导体衬底，所述衬底上依次形成有浮栅层、栅间介质层、控制栅层以及第一氮化层。

步骤二S20：形成第一沟槽，所述第一沟槽依次贯穿所述第一氮化层、所述控制栅层和所述栅间介质层，并暴露出所述浮栅层的顶面。

步骤三S30：形成第二氮化层，所述第二氮化层位于所述第一沟槽的侧壁上至少且从所述栅间介质层的侧壁延伸到部分所述第一氮化层的侧壁上。

步骤四S40：去除所述第一沟槽底壁暴露出的所述浮栅层，以在所述浮栅层中形成第二沟槽，所述第一沟槽和所述第二沟槽相贯通。

步骤五S50：对所述第二氮化层进行侧向刻蚀，以减薄所述第二氮化层，使所述第二氮化层的底部能暴露出部分所述浮栅层的顶部拐角。

步骤六S60：形成隧穿介质层，所述隧穿介质层至少覆盖所述第二沟槽中的所述浮栅层被暴露的表面。

步骤七S70：形成字线，所述字线填充所述第一沟槽和所述第二沟槽。

以下结合附图2-10，具体介绍所述半导体器件的制备方法。

步骤一S10：请参阅图2-4，提供一半导体衬底100，所述衬底100上依次形成有浮栅层102、栅间介质层103、控制栅层104以及第一氮化层105。

请参阅图2，所述半导体结构还包括：耦合氧化层101，所述耦合氧化层101形成于所述浮栅层102和所述衬底100之间。所述栅间介质层103为氧化硅、氮化硅、氧化硅堆叠而成的ONO膜层。即，所述衬底100上依次形成有所述耦合氧化层101、所述浮栅层102、所述栅间介质层103、所述控制栅层104和所述第一氮化层105。

请参阅图3-4，采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述第一氮化层105，以形成第三沟槽P3，所述第三沟槽P3贯穿所述第一氮化层105。在形成所述第三沟槽P3后，形成氧化层(未图示)，所述氧化层覆盖所述第三沟槽P3的内壁以及所述第一氮化层105的上表面。然后，采用干法刻蚀所述氧化层，以形成氧化层侧墙106，所述氧化层侧墙106覆盖所述第三沟槽P3的侧壁。

形成氧化层侧墙106，所述氧化层侧墙106覆盖所述第三沟槽P3的侧壁。其中，所述第一氮化层105的材质包括氮化硅，所述氧化层侧墙106的材质包括氧化硅。

步骤二S20：请参阅图5，形成第一沟槽P1，所述第一沟槽P1依次贯穿所述第一氮化层105、所述控制栅层104和所述栅间介质层103，并暴露出所述浮栅层102的顶面。

可采用湿法刻蚀工艺或干法刻蚀工艺刻蚀形成所述第一沟槽P1。在形成所述氧化层侧墙106之后，去除所述第三沟槽P3底壁暴露出的所述控制栅层104，然后，进一步延伸刻蚀所述栅间介质层103，并暴露出部分所述浮栅层102，以形成所述第一沟槽P1。即，所述第一沟槽P1由所述第三沟槽P3延伸刻蚀而形成。

步骤三S30：请参阅图6，形成第二氮化层107，所述第二氮化层107位于所述第一沟槽P1的侧壁上至少且从所述栅间介质层103的侧壁延伸到部分所述第一氮化层105的侧壁上。即，所述第二氮化层107覆盖所述氧化层侧墙106的侧壁以及暴露出的所述控制栅层104的侧壁、所述栅间介质层103的侧壁。

其中，形成的所述第二氮化层107的厚度范围为：400埃-600埃。可选的为400埃、500埃或者600埃。本实施例中所述第二氮化层107的厚度比半导体器件所需要的正常隔离厚度较厚，目的在于后续通过减薄所述第二氮化层107，以裸露出所述浮栅层102的拐角，便于增大所述浮栅层102与所述字线109(后续形成如图10)的相对覆盖面积，进而增强擦除时的电场强度，以提高器件的擦除性能。较之现有工艺，节省了生长氧化层，并刻蚀形成氧化层保护侧墙以及后续清除氧化层保护侧墙的工艺环节，降低了经济成本。而且采用炉管工艺生长氧化层花费的时间远远超过形成本实例中加厚的所述第二氮化层107所花费的时间，从而节约了器件制备的时间成本。

步骤四S40：请参阅图7，去除所述第一沟槽P1底壁暴露出的所述浮栅层102，以在所述浮栅层102中形成第二沟槽P2，所述第一沟槽P1和所述第二沟槽P2相贯通。

所述第二氮化层107以侧墙的形态覆盖于所述第一沟槽P1的侧壁，以使所述第一沟槽P1底壁暴露出部分所述浮栅层102，进而采用湿法刻蚀工艺或干法刻蚀工艺依次延伸刻蚀所述浮栅层102和所述耦合氧化层101。以形成所述第二沟槽P2。所述第二沟槽P2贯穿所述浮栅层102和所述耦合氧化层101，并暴露出部分所述衬底100。

步骤五S50：请参阅图8，对所述第二氮化层107进行侧向刻蚀，以减薄所述第二氮化层107，使所述第二氮化层107的底部能暴露出部分所述浮栅层102的顶部拐角M。

其中，在形成所述第二沟槽P2之后，且对所述第二氮化层107进行侧向刻蚀之前，本实施例提供的所述半导体器件的制备方法还包括：对所述第一沟槽P1和所述第二沟槽P2的内壁执行快速热氧化工艺，以形成一层较薄的氧化层(未图示)。所述氧化层覆盖于暴露出的所述浮栅层102的顶表面，以保护所述浮栅层102顶表面的形貌，避免在后续对所述第二氮化层107进行侧向刻蚀时，刻蚀液热磷酸对所述浮栅层102的顶表面造成一定影响。因此，执行所述快速热氧化工艺能够形成较佳的拐角M形貌(如图8所示)。进一步的，所述快速热氧化工艺温度为：750摄氏度-950摄氏度，工艺时间为5秒-15秒。

进一步的，采用湿法刻蚀工艺对所述第二氮化层107进行选择性侧向刻蚀。且采用的刻蚀液包括磷酸，且磷酸的温度范围为140摄氏度-170摄氏度，则所述第二氮化层107的刻蚀速度约为50埃每分钟。进一步的，去除部分厚度所述第二氮化层107之后，剩余的所述第二氮化层107的厚度范围为：200埃-400埃，可选的为200埃、300埃或者400埃，以满足隔离字线与其他膜层的作用。在此范围内，可通过保留较多或较少的厚度的所述第二氮化层107，以控制所述浮栅层102的拐角M的裸露面积，进而满足器件对擦除性能的各种要求。当所述浮栅层102的拐角M的裸露面积大，即剩余的所述第二氮化层107薄，则擦除性能较强；当所述浮栅层102的拐角M的裸露面积小，即剩余的所述第二氮化层107厚，则擦除性能较弱。

因此，本实例中仅仅通过减薄所述第二氮化层107的厚度即可实现暴露出所述浮栅层102的拐角M，以增强器件擦除能力，不仅工艺复杂度低，能够保证产品良率，还降低时间成本和经济成本。

步骤六S60：请参阅图9，形成隧穿介质层108，所述隧穿介质层108至少覆盖所述第二沟槽P2中的所述浮栅层102被暴露的表面。

所述隧穿介质层108用于间隔所述浮栅层102以及所述字线(如图10所示)。其中，通过热氧化工艺或者浮栅侧墙工艺形成所述隧穿氧化层108，且形成所述隧穿介质层108的工艺温度为900摄氏度-1200摄氏度。所述隧穿氧化层108覆盖所述第一沟槽P1和所述第二沟槽P2的侧壁，以及所述第二沟槽P2的底壁。并且在所述浮栅层102的拐角M处形成所述隧穿氧化层108的拐角N。即，所述隧穿氧化层108沿所述浮栅层102的拐角M的轮廓形成拐角N，以保证器件所需的所述浮栅层102与所述字线109的相对覆盖面积。

步骤七S70：请参阅图10，形成字线109，所述字线109填充所述第一沟槽P1和所述第二沟槽P2。

在形成所述隧穿氧化层108之后，在所述隧穿氧化层108上形成所述字线109，且所述字线109覆盖所述隧穿氧化层108的拐角N。其中，所述字线109的材质包括多晶硅，且形成的所述字线109还覆盖于所述第一氮化层105的顶表面，经化学机械研磨工艺以使所述字线109的顶表面与所述第一氮化层105的顶表面齐平。进一步的，后续采用热氧化工艺在所述字线109的顶表面上形成一氧化层以保护所述字线109。后续的制造工艺为本领域技术人员所熟知的工艺步骤，在此不作赘述。

综上所述，本实施例提供的所述半导体器件的制备方法，无需单独形成一牺牲氧化层侧墙来形成所述浮栅102的拐角，仅需通过减薄所述第二氮化层107的方式即可实现。不仅能够通过增加所述浮栅层102和所述字线109之间的相对覆盖面积来提高器件擦除性能，还精简制备流程，工艺简单，降低时间成本和经济成本。

此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。