一种低功耗带隙基准源电路

技术领域

本发明涉及一种模拟集成电路设计领域，具体涉及一种低功耗带隙基准源电路。

背景技术

随着电子产品的小型化以及集成化程度越来越高，对芯片的面积以及功耗要求越来越高，一方面希望芯片越来越小，另一方便希望功耗越来越低。基准电压源是大规模、超大规模集成电路和几乎所有的数字模拟系统中不可缺少的电流模块，技术人员对其的要求会更高。

传统的带隙基准源电路如图1所述，利用工作在不同电流密度下的两个三极管，它们的基极-发射极电压差ΔV

发明内容

针对以上存在的问题，本发明的目的在于提供一种低功耗带隙基准源电路，该电路能够解决现有的带隙基准源电路的功耗大，芯片面积大的问题。

为了实现上述目的，本发明采用如下技术方案：

一种低功耗带隙基准源电路，包括：启动电路，偏置电路，正温度系数电压产生电路，负温度系数电压产生电路以及输出电路；其中，启动电路连接偏置电路，用以给偏置电路提供一启动电压；偏置电路连接正温度系数电压产生电路以及负温度系数电压产生电路，用来根据启动电压向正温度系数电压产生电路以及负温度系数电压产生电路提供偏置电流；正温度系数电压产生电路与偏置电路相连，用于在偏置电路提供的偏置电流下产生正温度系数电压；负温度系数电压产生电路与偏置电路相连，用于在偏置电路提供的偏置电流下产生负温度系数电压；输出电路连接正温度系数电压产生电路以及负温度系数电压产生电路，用于将正温度系数电压与负温度系数电压相加，从而产生零温度系数电压，实现该带隙基准源电路的稳定输出；。

其中，启动电路包括：晶体管MP1、MP2、MP3、MP4、MP5、MN1、MN2；晶体管MP1、MP2的源极连接电源电压Vdd，晶体管MP1的栅极连接偏置电路中MP6 的栅极，晶体管MP1的漏极连接晶体管MP5、MP4、MN2的栅极以及晶体管MP5 的源极，晶体管MP5的漏极以及晶体管MN2的源极接地；晶体管MN2的漏极连接晶体管MP4的漏极，晶体管MP4的源极连接晶体管MP3的漏极和栅极，晶体管MP3的源极连接晶体管MN1、MP2的栅极以及晶体管MP2的漏极，晶体管MN1 的源极连接偏置电路中MN5的栅极，晶体管MN1的漏极连接偏置电路中MP6的漏极。

其中，偏置电路包括：晶体管MP6、MP7、MP8、MP9、MP10、MP11、MN3、MN4、 MN5；晶体管MP6、MP7、MP8、MP9、MP10、MP11的源极连接电源电压Vdd，晶体管MP6的栅极连接晶体管MP7、MP1的栅极以及晶体管MP6的漏极，晶体管MP6 的漏极连接晶体管MN3、MN1的漏极，晶体管MN3、MN4的源极接地，晶体管MN4 的漏极连接晶体管MN3的栅极以及晶体管MN5的源极，晶体管MN4的栅极连接晶体管MN5的漏极以及晶体管MP7的漏极，晶体管MN5的栅极连接晶体管MN1 的源极；晶体管MP8、MP9、MP10、MP11的栅极相连并连接晶体管MP1的栅极。晶体管MP8、MP9、MP10、MP11的漏极用于向正温度系数电压产生电路、负温度系数电压产生电路提供偏置电流。

正温度系数电压产生电路包括：晶体管MN6、MN7、MN8、MN9；其中，晶体管MN6的漏极连接其栅极并连接晶体管MP8的漏极以及晶体管MN7的栅极，晶体管MN6的源极连接晶体管MN7的漏极，晶体管MN7的源极接地。晶体管MN8 的栅极连接晶体管MN9的栅极、晶体管MN8的漏极以及晶体管MP9的漏极，晶体管MN8的源极连接晶体管MN9的漏极，晶体管MN9的源极连接晶体管MN7的漏极。

负温度系数电压产生电路包括：晶体管MN12、MN13、MN14、MN15，其中晶体管MN14漏极连接其栅极并连接晶体管MP11的漏极以及晶体管MN15的栅极，晶体管MN14的源极连接晶体管MN15的漏极，晶体管MN15的源极接地，以及晶体管MN12的栅极连接晶体管MN13的栅极、晶体管MN12的漏极以及晶体管MP10 的漏极，晶体管MN12的源极连接晶体管MN13的漏极，晶体管MN13的源极连接晶体管MN15的漏极。

输出电路包括晶体管MN10、MN11；其中晶体管MN10、MN11工作在截止区域，采用其截止区域的内部电容特性构成输出电路，其中，晶体管MN10的漏极连接晶体管MN8的源极，晶体管MN10的源极连接晶体管MN11的漏极，晶体管MN11 的源极连接晶体管MN12的源极，晶体管MN10、MN11的栅极接地，晶体管MN10、 MN11的衬底相连并连接晶体管MN10的源极，并作为带隙基准源的输出端。

有益效果

本申请提出的低功耗带隙基准源电路，其能够输出稳定、零温度系数的电压，与现有技术相比具有如下的有益效果：

1、电路中无运放、双极型晶体管以及电阻，从而芯片面积小，功耗低；

2、能够实现较高的输出电压，采用特性输出电路，提高了输出的稳定性；

3、通过控制晶体管的宽长比实现稳定电压输出，电路结构简单，稳定性高，受工艺误差影响小。

附图说明

图1是现有技术中的带隙基准源电路。

图2是本发明实施例中的低功耗带隙基准源电路。

图3是本发明实施例中输出电路的等效电路图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如附图2所示，一种低功耗带隙基准源电路，包括：启动电路，偏置电路，正温度系数电压产生电路，负温度系数电压产生电路以及输出电路；其中，启动电路连接偏置电路，用以给偏置电路提供一启动电压；偏置电路连接正温度系数电压产生电路以及负温度系数电压产生电路，用来根据启动电压向正温度系数电压产生电路以及负温度系数电压产生电路提供偏置电流；正温度系数电压产生电路与偏置电路相连，用于在偏置电路提供的偏置电流下产生正温度系数电压；负温度系数电压产生电路与偏置电路相连，用于在偏置电路提供的偏置电流下产生负温度系数电压；输出电路连接正温度系数电压产生电路以及负温度系数电压产生电路，用于将正温度系数电压与负温度系数电压相加，从而产生零温度系数电压，实现该带隙基准源电路的稳定输出。

其中，启动电路包括：晶体管MP1、MP2、MP3、MP4、MP5、MN1、MN2；晶体管MP1、MP2的源极连接电源电压Vdd，晶体管MP1的栅极连接偏置电路，晶体管MP1的漏极连接晶体管MP5、MP4、MN2的栅极以及晶体管MP5的源极，晶体管MP5的漏极以及晶体管MN2的源极接地；晶体管MP4的源极连接晶体管MP3 的漏极和栅极，晶体管MP3的源极连接晶体管MN1、MP2的栅极以及晶体管MP2 的漏极，晶体管MN1的源极和漏极连接偏置电路。

其中，偏置电路包括：晶体管MP6、MP7、MP8、MP9、MP10、MP11、MN3、MN4、 MN5；晶体管MP6、MP7、MP8、MP9、MP10、MP11的源极连接电源电压Vdd，晶体管MP6的栅极连接晶体管MP7、MP1的栅极以及晶体管MP6的漏极，晶体管MP6 的漏极连接晶体管MN3、MN1的漏极，晶体管MN3、MN4的源极接地，晶体管MN4 的漏极连接晶体管MN3的栅极以及晶体管MN5的源极，晶体管MN4的栅极连接晶体管MN5的漏极以及晶体管MP7的漏极，晶体管MN5的栅极连接晶体管MN1 的源极；晶体管MP8、MP9、MP10、MP11的栅极相连并连接晶体管MP1的栅极。晶体管MP8、MP9、MP10、MP11的漏极用于向正温度系数电压产生电路、负温度系数电压产生电路提供偏置电流。

正温度系数电压产生电路包括：晶体管MN6、MN7、MN8、MN9；其中，晶体管MN6的漏极连接其栅极并连接晶体管MP8的漏极以及晶体管MN7的栅极，晶体管MN6的源极连接晶体管MN7的漏极，晶体管MN7的源极接地。晶体管MN8 的栅极连接晶体管MN9的栅极、晶体管MN8的漏极以及晶体管MP9的漏极，晶体管MN8的源极连接晶体管MN9的漏极，晶体管MN9的源极连接晶体管MN7的漏极。

负温度系数电压产生电路包括：晶体管MN12、MN13、MN14、MN15，其中晶体管MN14漏极连接其栅极并连接晶体管MP11的漏极以及晶体管MN15的栅极，晶体管MN14的源极连接晶体管MN15的漏极，晶体管MN15的源极接地，以及晶体管MN12的栅极连接晶体管MN13的栅极、晶体管MN12的漏极以及晶体管MP10 的漏极，晶体管MN12的源极连接晶体管MN13的漏极，晶体管MN13的源极连接晶体管MN15的漏极。

输出电路包括晶体管MN10、MN11；其中晶体管MN10、MN11工作在截止区域，采用其截止区域的内部电容特性构成输出电路，其中，晶体管MN10的漏极连接晶体管MN8的源极，晶体管MN10的源极连接晶体管MN11的漏极，晶体管MN11 的源极连接晶体管MN12的源极，晶体管MN10、MN11的栅极接地，晶体管MN10、 MN11的衬底相连并连接晶体管MN10的源极，并作为带隙基准源的输出端。

其中晶体管MP1-MP11为PMOS晶体管，晶体管MN1-MN15为NMOS晶体管。

接下来描述其电路工作原理：

启动电路在电路初始化阶段使电路脱离零状态，当偏置电路正常工作后启动电路退出工作，以降低耗电。

另外，为了进一步降低功耗，偏置电路中的晶体管工作于亚阈值区域，当 MOS管漏源之间的电压大于0.1V时，其中晶体管MN3的亚阈值电流可简化为：

其中，S为MOSFET的宽长比，I

其中，η为亚阈值斜率因子，I为漏极电流，晶体管MN9源极电压为：

选取晶体管MN6与晶体管MN7的宽长比为K1(K1>1)，那么上式为：

V1＝ηV

即生成了正温度系数电压V1；

同样，晶体管MN13的源极电压为：

此时，选取晶体管MN15与晶体管MN14的宽长比为K2(K2>1)，那么上式为：

V2＝-ηV

即生成了负温度系数电压V2；

另外，如果单单采用上述V1产生的正温度系数电压与V2产生的负温度系数电压求和来产生基准电压时，其输出电压较低，一般只有0.5V左右，此时，当需要增加输出电压时，本领域技术人员往往会通过增大晶体管MP8-MP11的尺寸的方式来实现输出电压的增大，这种方式会严重导致芯片面积的增大以及工艺难度的增大。本发明采用级联的结构实现的高电压的输出。即在电压V1、V2 输出端再级联晶体管MN8和MN9以及MN12和MN13。此时，由于晶体管MP8、MP9、 MP10、MP11的栅源电压相同，因此，晶体管MN7源极电流是晶体管MN9源极电流I p的两倍，此时，晶体管MN10的漏极电压为：

V3＝V1+V

其中，选取晶体管MN8与晶体管MN9的宽长比为K3(K3>1)；

同样，晶体管MN11的源极电压为：

V4＝-ηV

其中，选取晶体管MN13与晶体管MN12的宽长比为K4(K4>1)；

从而实现的输出电压的提高。

下面对输出电路进行分析，输出电流采用工作在截止区域的晶体管MN10、 MN11构成，利用其截止区域的内部电容特性，输出电流的电容模型可参见图3，此时，

Vout＝aV3+bV4 (9),

其中，

通过调节上述a、b的值，使输出电压Vout为零温度系数电压。

上述实施例只是为了说明本发明的技术构思及特点，其目的是在于让本领域内的普通技术人员能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡是根据本发明内容的实质所做出的等效的变化或修饰，都应涵盖在本发明的保护范围内。