图像传感器

技术领域

该专利文献中所公开的技术和实现总体上涉及用于生成与入射光相对应的电信号的图像传感器。

背景技术

图像传感器是用于通过使用对光起反应的光敏半导体材料将光转换成电信号来捕获光学图像的装置。随着汽车、医疗、计算机和通信行业的最新发展，在诸如智能手机、数码相机、游戏机、物联网(IoT)、机器人、监控摄像头、医疗微型相机等的各种装置中，对高性能图像传感器的需求日益增加。

图像传感器可以大致分为基于电荷耦合器件(CCD)的图像传感器和基于CMOS(互补金属氧化物半导体)的图像传感器。与CMOS图像传感器相比，CCD图像传感器提供了最佳可用图像质量，但它们趋向于消耗更多电力并且尺寸更大。与CCD图像传感器相比，CMOS图像传感器尺寸更小且消耗更少电力。可以使用许多不同的扫描方案来实现CMOS图像传感器，并且由于CMOS传感器是使用CMOS制造技术制造的，因此CMOS图像传感器和其它信号处理电路可以集成在单个芯片中，从而能够以较低成本制造小尺寸图像传感器。由于这些原因，CMOS图像传感器正被深入研究并迅速进入广泛使用。

发明内容

该专利文献尤其提供了能够避免光致抗蚀剂图案在图案化工艺期间的潜在坍塌的图像传感器的制造方法。

所公开技术的实施方式能够实现为通过使在制造工艺中的缺陷和可变性最小化来提高生产率。

在所公开技术的一个实施方式中，一种图像传感器可以包括：多个光电二极管，其在第一方向和第二方向上以矩阵布置；多个第一隔离层，在第一方向上布置的每两个相邻的第一隔离层彼此间隔开第一距离，每个第一隔离层介于在第二方向上布置的相邻的光电二极管之间；以及多个第二隔离层，在第二方向上布置的每两个相邻的第二隔离层彼此间隔开第二距离，每个第二隔离层介于在第一方向上布置的相邻的光电二极管之间。在第一方向布置的两个相邻的第一隔离层之间的空间和在第二方向上布置的两个相邻的第二隔离层之间的空间交叠，以在包括第一隔离层和第二隔离层的基板内形成由两个相邻的第一隔离层和两个相邻的第二隔离层围绕的空白区域。

根据所公开的技术的另一个实施方式，一种图像传感器可以包括：多个光电二极管，其以矩阵形状布置；多个第一隔离层，其在第一方向和第二方向上以规则间隔布置，在第一方向上布置的每两个相邻的第一隔离层彼此间隔开第一距离，每个第一隔离层介于在第二方向上布置的相邻光电二极管之间；以及多个第二隔离层，其在第一方向和第二方向上以规则间隔布置，在第二方向上布置的每两个相邻的第二隔离层彼此间隔开第二距离，每个第二隔离层介于在第一方向上布置的相邻光电二极管之间。在包括第一隔离层和第二隔离层的基板内的、由四个相邻光电二极管围绕的区域处形成空白区域。

应当理解，本专利文献中的前述概括描述、附图和以下详细描述是所公开技术的技术特征和实现的示例和解释。

附图说明

图1是例示了基于所公开技术的一些实现的图像传感器的示例的框图。

图2是例示了沿着图1所示的线A-A′截取的单位像素的示例的截面图。

图3是例示了基于所公开技术的一个实施方式的像素阵列的示例的布局图。

图4是例示了用于形成图3所示的第一深光电二极管(DPD)隔离层的第一光致抗蚀剂的示例的平面图。

图5是例示了用于形成图3所示的第二DPD隔离层的第二光致抗蚀剂的示例的平面图。

图6是例示了图4所示的第一光致抗蚀剂的示例的立体图。

图7是例示了基于所公开技术的另一实施方式的像素阵列的示例的布局图。

图8是例示了用于形成图7所示的第一DPD隔离层的第一光致抗蚀剂的示例的平面图。

图9是例示了用于形成图7所示的第二DPD隔离层的第二光致抗蚀剂的示例的平面图。

图10是例示了图8所示的第一光致抗蚀剂的示例的立体图。

图11A是例示了基于所公开技术的一些实现的可以在第一制造工序中使用的像素阵列的示例的布局图。

图11B是例示了基于所公开技术的一些实现的沿图11A所示的第一切割线截取的像素阵列的示例的截面图。

图11C是例示了基于所公开技术的一些实现的沿图11A所示的第二切割线截取的像素阵列的示例的截面图。

图12A是例示了基于所公开技术的一些实现的可以在第二制造工序中使用的像素阵列的示例的布局图。

图12B是例示了基于所公开技术的一些实现的沿图12A所示的第一切割线截取的像素阵列的示例的截面图。

图12C是例示了基于所公开技术的一些实现的沿图12A所示的第二切割线截取的像素阵列的示例的截面图。

图13A是例示了基于所公开技术的一些实现可以在第三制造工序中使用的像素阵列的示例的布局图。

图13B是例示了基于所公开技术的一些实现的沿图13A所示的第一切割线截取的像素阵列的示例的截面图。

图13C是例示了基于所公开技术的一些实现的沿图13A所示的第二切割线截取的像素阵列的示例的截面图。

图14A是例示了基于所公开技术的一些实现的可以在第四制造工序中使用的像素阵列的示例的布局图。

图14B是例示了基于所公开技术的一些实现的沿图14A所示的第一切割线截取的像素阵列的示例的截面图。

图14C是例示了基于所公开技术的一些实现的沿图14A所示的第二切割线截取的像素阵列的示例的截面图。

图15A是例示了基于所公开技术的一些实现的可以在第五制造工序中使用的像素阵列的示例的布局图。

图15B是例示了基于所公开技术的一些实现的沿图15A所示的第一切割线截取的像素阵列的示例的截面图。

图15C是例示了基于所公开技术的一些实现的沿图15A所示的第二切割线截取的像素阵列的示例的截面图。

图16A是例示了基于所公开技术的一些实现的可以在第六制造工序中使用的像素阵列的示例的布局图。

图16B是例示了基于所公开技术的一些实现的沿图16A所示的第一切割线截取的像素阵列的示例的截面图。

图16C是例示了基于所公开技术的一些实现的沿图16A所示的第二切割线截取的像素阵列的示例的截面图。

图17A是例示了基于所公开技术的一些实现的可以在第七制造工序中使用的像素阵列的示例的布局图。

图17B是例示了基于所公开技术的一些实现的沿图17A所示的第一切割线截取的像素阵列的示例的截面图。

图17C是例示了基于所公开技术的一些实现的沿图17A所示的第二切割线截取的像素阵列的示例的截面图。

具体实施方式

本专利文献提供了能够提高用于形成光电二极管、晶体管、互连件和其它材料层的图案化的稳定性，从而使制造工艺中的缺陷和可变性最小化的图像传感器的实现和示例。

现在详细参考所公开技术的实施方式，在附图中示出了所公开技术的实施方式的示例。尽可能地，在整个附图中将使用相同的附图标记表示相同或相似的部件。尽管本公开易于做出各种修改和替代形式，但是在附图中通过示例的方式示出了其特定实施方式。然而，本公开不应被解释为限于这里阐述的实施方式，而是相反，本公开旨在覆盖落入实施方式的精神和范围内的所有修改、等同和替代。在附图中，为了便于描述和清楚起见，可能夸大了元件的尺寸和形状。

图1是例示了基于所公开技术的一些实现的图像传感器100的示例的框图。

在一些实现中，用作互补金属氧化物半导体(CMOS)图像传感器的图像传感器100可以包括像素阵列110、行解码器120、相关双采样(CDS)电路130、模数转换器(ADC)140、输出缓冲器150、列解码器160和定时控制器170。在这种情况下，图像传感器100的上述组成元件仅是示例，并且根据需要可以向图像传感器100添加组成元件当中的至少一些组成元件或从图像传感器100中省略组成元件当中的至少一些组成元件。

像素阵列110可以包括以二维(2D)阵列在不同的行方向和列方向(例如，彼此正交)上以行和列布置的多个单位像素200。多个单位像素可以布置为使得至少两个单位像素共享至少一个元件。例如，多个单位像素可以布置在其中至少一个元件由两个或更多个单位像素共享的共享像素结构中，以将光信号或入射光转换成电信号。在一些实现中，每个单位像素或每个共享像素可以包括一个以上的晶体管以及光电二极管。例如，每个单位像素或每个共享像素可以对应于3T像素(每个像素3个晶体管)、4T像素(每个像素4个晶体管)、或5T像素(每个像素5个晶体管)，或者可以包括每个单元5个以上的晶体管。像素阵列110可以从行解码器120接收诸如行选择信号、像素复位信号和传输(Tx)信号之类的控制信号，并且可以基于从行解码器120接收到的控制信号进行操作。

行解码器120可以用于基于由定时控制器170生成的控制信号来选择像素阵列110的期望行。在一些实现中，在从像素阵列110选择行时，行解码器120可以生成行选择信号，以选择多个行中的至少一行。行解码器120可以依次使能用于使与至少一个被选行相对应的像素复位的像素复位信号以及用于被选像素的传输(Tx)信号以传输由像素生成的电信号。以这种方式，可以向CDS电路130依次发送从被选行的每个像素生成的模拟型参考信号和图像信号。就此而言，根据需要，参考信号和图像信号可以统称为像素信号。

CMOS图像传感器可以使用相关双采样(CDS)，以通过对像素信号采样两次以去除这两个采样之间的差异，来去除像素的不希望的偏移值。在一个示例中，相关双采样(CDS)可以通过将在光信号入射到像素上之前和之后获得的像素输出电压进行比较来去除像素的不期望的偏移值，从而可以仅测量基于入射光的像素输出电压。在所公开技术的一些实施方式中，CDS电路130可以依次采样并保持从像素阵列110传送给多条列线中的每一条的参考信号和图像信号。也就是说，CDS电路130可以采样并保持与像素阵列110的每列相对应的参考信号和图像信号的电压电平。

一旦从定时控制器170接收到控制信号，CDS电路130可以向ADC 140传输与每列的参考信号和图像信号相对应的相关双采样(CDS)信号。

ADC 140用于将模拟CDS信号转换为数字信号。ADC 140的示例可以包括将模拟像素信号与诸如斜坡上升或斜坡下降的斜坡信号之类的参考信号进行比较的斜坡比较型ADC，以及进行计数直到斜坡信号的电压与模拟像素信号匹配为止的定时器。在所公开技术的一些实施方式中，ADC 140可以从CDS电路130接收每列的CDS信号，可以将接收到的CDS信号转换成数字信号，并且因此可以输出数字信号。在一些实现中，ADC 400使用参考信号对输入信号(例如，像素信号)进行多次采样，并且通过对在交叉点之前时钟脉冲的数量进行计数，来对所采样的输入信号进行模数转换。ADC 140可以基于每列的CDS信号和从定时控制器170接收的斜坡信号来执行这样的计数操作和计算操作，使得ADC 140可以生成从中去除了与每列相对应的噪声(例如，每个像素的唯一复位噪声)的数字图像数据。

ADC 140可以包括与像素阵列110的各个列相对应的多个列计数器，并且可以使用列计数器将每列的CDS信号转换成数字信号，从而形成图像数据。在另一实施方式中，ADC140可以包括单个全局计数器，并且可以使用从全局计数器接收的全局代码将与每列相对应的CDS信号转换为数字信号。

输出缓冲器150可以接收从ADC 140接收的每列的图像数据。另外，输出缓冲器150可以捕获所接收的图像数据并输出所捕获的图像数据。一旦从定时控制器170接收到控制信号，输出缓冲器150可以临时存储从ADC 140输出的图像数据。输出缓冲器150可以作为被配置为补偿图像传感器100与联接到图像传感器100的另一装置之间的数据速率差或传输(Tx)速度差的接口来操作。

一旦从定时控制器170接收到控制信号，列解码器160可以选择输出缓冲器150的列，并且可以使输出缓冲器150依次输出临时存储的图像数据。在一些实现中，列解码器160可以从定时控制器170接收地址信号，可以基于接收到的地址信号生成列选择信号，并且可以选择输出缓冲器150的列，以输出来自输出缓冲器150的被选列的图像数据作为输出信号S0。

定时控制器170可以控制行解码器120、ADC 140、输出缓冲器150和列解码器160。

定时控制器170可以向行解码器120、列解码器160、ADC 140和输出缓冲器150传输用于操作或同步图像传感器100的组成元件的时钟信号、用于定时控制的控制信号、以及用于选择行或列的地址信号。在一些实现中，定时控制器170可以包括逻辑控制电路、锁相环(PLL)电路、定时控制电路、通信接口电路等。

图2是例示了在图1所示的像素阵列110中沿线A-A′截取的单位像素200的示例的截面图。

在一些实现中，单位像素200可以是指像素阵列110中的任意单位像素。尽管通过示例将线A-A'例示为沿像素阵列110的行方向延伸，但是线A-A'也可以是沿像素阵列110的列方向的。

在一些实现中，单位像素200可以包括基板区域300和光入射区域400。

基板区域300可以包括一个或更多个光电二极管310以及被构造成将一个或更多个光电二极管310与相邻光电二极管310电(和/或光学)隔离的一个或更多个隔离层340。尽管在图2中使用直线绘制了光电二极管310和隔离层340中的每一个，但是应当注意，光电二极管310和隔离层340通过离子注入形成(参见图11A)，因此，光电二极管310和隔离层340中的每一个可以具有弯曲形状。

例如，基板区域300可以包括掺杂区域，该掺杂区域可以通过注入与光电二极管310和隔离层340的n型区域或p型区域相对应的杂质离子来形成。在一个示例中，掺杂有杂质离子的基板区域300可以包括P型或N型体基板、其中生长有P型或N型外延层的P型体基板、或其中生长有P型或N型外延层的N型体基板。

光电二极管310可以响应于接收到的入射光而生成并累积光电荷。在一些实现中，光电二极管310可以通过N型离子的离子注入而形成为N型掺杂区域。可以通过使多个掺杂区域彼此在其顶部上层叠来形成光电二极管310。就是说，如图2所示，光电二极管310可以包括形成于基板区域300的上区域处的浅光电二极管(SPD)320和形成于基板区域300的底区域处的深光电二极管(DPD)330。因此，SPD 320和DPD 330可以形成一个光电二极管310。SPD 320和DPD 330利用相同的导电类型来掺杂，以分别根据入射光的强度生成和累积光电荷。另外，SPD 320和DPD 330垂直层叠以增加光电转换效率，光电转换效率表示入射光被转换为光电荷的效率。此外，SPD 320和DPD 330具有电位梯度，使得在SPD 320和DPD 330中累积的光电荷可以容易地传送到用于将一定量的光电荷转换成电信号的浮置扩散节点。也就是说，SPD 320和DPD 330可以具有彼此不同的掺杂浓度。在一些实现中，DPD 330可以通过注入N

隔离层340可以以邻接像素的光电二极管310能够彼此电隔离和光学隔离的方式形成为在垂直方向上深度延伸。隔离层340可以包括：SPD隔离层350，其介于邻接的SPD 320之间，以将SPD 320与相邻的SPD 320隔离；以及DPD隔离层360，其介于邻接的DPD 330之间，以将DPD 330与相邻的DPD 330隔离。因此，SPD隔离层350形成在DPD隔离层360上方。尽管SPD隔离层350和DPD隔离层360中的每一个被描述为通过注入P

在一些实现中，光入射区域400可以形成在基板区域300上方，并且从外部接收的入射光可以在穿过主透镜(未示出)之后到达光电二极管310之前贯穿光入射区域400。光入射区域400可以包括滤色器410、栅格420和微透镜430。

滤色器410可以形成在基板区域300上方。滤色器410可以选择性地透射一定波长的光线(例如，红色波长的光线、绿色波长的光线、蓝色波长的光线、品红色波长的光线、黄色波长的光线、青色波长的光线)同时阻挡其它波长的光。在一些实现中，可以在没有滤色器410的情况下形成包括深度像素的单位像素200，或者可以在具有红外(IR)滤色器的情况下形成包括深度像素的单位像素200。在一些实现中，抗反射膜(未示出)可以设置在滤色器410和基板区域300之间。

栅格420可以设置在邻接的滤色器410之间，以防止已经贯穿滤色器410的入射光进入另一单位像素所引起的光学串扰。栅格420可以包括具有高光吸收率的材料(例如，钨)，或者可以包括与滤色器410相比具有相对更低的折射率的材料(例如，硅绝缘层、空气等)。

微透镜430可以形成在滤色器410上方，并且可以增加入射光的聚光能力，从而提高光电二极管310的光接收(Rx)效率。在一些实现中，也可以形成涂覆层(未示出)，以防止从外部接收到的入射光的漫反射，从而抑制耀斑特性。

图3是例示了基于所公开技术的一个实施方式的像素阵列500的示例的布局图。

在图3所示的示例中，作为示例，像素阵列500包括以(5×5)矩阵布置的单位像素。

图3中所示的像素阵列500包括这样的布局，该布局包括每个单位像素中的第一DPD隔离层510、第二DPD隔离层520和DPD 530。

第一DPD隔离层510和第二DPD隔离层520可以对应于图2所示的DPD隔离层360。DPD530可以对应于图2所示的DPD 330。

DPD 530可以彼此间隔开预定距离，并且在像素阵列500的行方向和列方向上以(5×5)矩阵布置。

第一DPD隔离层510可以在行和列中以规则间隔布置，使得每两个相邻的第一DPD隔离层510在第一方向上(即，在像素阵列500的行方向上)彼此间隔开第一距离，同时在第二方向上介于DPD 530之间。在一些实现中，多个第一DPD隔离层510可以在行方向上以规则间隔布置。第一DPD隔离层510的水平长度可以等于或大于DPD 530的水平长度，并且其垂直长度可以等于或小于在列方向上布置的邻接的DPD 530之间的分隔距离。尽管第一距离等于或小于在行方向上布置的邻接的DPD 530之间的距离，但是应当注意，第一距离也可以大于在行方向上布置的邻接的DPD 530之间的距离。

第二DPD隔离层520可以在行和列中以规则间隔布置，使得每两个相邻的第二DPD隔离层520在第二方向上(即，在像素阵列500的列方向上)彼此间隔开第二距离，同时在第一方向上介于DPD 530之间。在一些实现中，多个第二DPD隔离层520可以在列方向上以规则间隔布置。第二DPD隔离层520中的每一个的垂直长度可以等于或大于每个DPD 530的垂直长度，并且其水平长度可以等于或小于在行方向上布置的邻接的DPD 530之间的分隔距离。尽管第二距离等于或小于在列方向上布置的邻接的DPD 530之间的分隔距离，但是应当注意，根据另一实施方式的第二距离也可以大于在列方向上布置的邻接的DPD 530之间的分隔距离。

在实现中，第一距离和第二距离可以彼此相同。在另一实现中，第一距离和第二距离可以彼此不同。

由于第一DPD隔离层510和第二DPD隔离层520分别在行方向和列方向上以规则间隔布置，因此空白区域540可以设置在介于彼此邻接的第一DPD隔离层510之间的第一区域与介于彼此邻接的第二DPD隔离层520之间的第二区域交叠的区域处。换句话说，空白区域540可以设置在由以(2×2)矩阵布置的四个DPD 530围绕的中心部分处，或者空白区域540可以设置在第一延伸线与第二延长线的交叉区域处，在第一方向上布置的第一DPD隔离层510通过第一延伸线彼此联接，在第二方向上布置的第二DPD隔离层520通过第二延伸线彼此联接。

在空白区域540中可以既不设置第一DPD隔离层510也不设置第二DPD隔离层520。此外，空白区域540可以具有与第一距离相对应的水平长度和与第二距离相对应的垂直长度。

图4是例示了用于形成图3所示的第一DPD隔离层510的第一光致抗蚀剂600的示例的平面图。

在一些实现中，在用于形成第一DPD隔离层510的离子注入工艺中可以使用第一光致抗蚀剂600。第一光致抗蚀剂600可以由对光或电子束起反应的高分子化合物形成。

第一光致抗蚀剂600可以包括主图案610、支撑图案620和开口区域630。第一光致抗蚀剂600可以形成为其中第一光致抗蚀剂600的所有部分彼此连接并且集成为一个结构的梯状形状。

主图案610可以形成为在第一方向上延伸的直线，并且主图案610的宽度可以与在第一DPD隔离层510沿列方向以规则间隔形成的情况下的两个相邻的第一DPD隔离层510之间的距离相等。

支撑图案620可以形成为特定形状，主图案610通过该特定形状彼此联接。支撑图案620的水平长度可以与第一距离相等，并且支撑图案620的垂直长度可以与第一DPD隔离层510的垂直长度相等或相似。在一些实现中，在支撑图案620连续布置的情况下，两个相邻的支撑图案620之间的距离可以与第一DPD隔离层510的水平长度相等或相似。

在该专利文献的上下文中，单词“相等”不仅可以指示相等的长度或距离，而且可以指示相似的长度或距离。

开口区域630可以由介于邻接的主图案610之间的第一区域和介于邻接的支撑图案620之间的第二区域围绕。在离子注入工艺期间，可以通过开口区域630注入用于形成第一DPD隔离层510的离子。

图5是例示了用于形成图3所示的第二DPD隔离层520的第二光致抗蚀剂700的示例的平面图。

在一些实现中，在用于形成第二DPD隔离层520的离子注入工艺中可以使用第二光致抗蚀剂700。第二光致抗蚀剂700可以由对光或电子束起反应的高分子化合物形成。

第二光致抗蚀剂700可以包括主图案710、支撑图案720和开口区域730。第二光致抗蚀剂700可以形成为其中第二光致抗蚀剂700的所有部分彼此连接并且集成为一个结构的梯状形状。

主图案710可以形成为在第二方向上延伸的直线，并且主图案710的宽度可以与在第二DPD隔离层520沿行方向以规则间隔形成的情况下的两个相邻的第二DPD隔离层520之间的距离相等或相似。

支撑图案720可以形成为特定形状，彼此邻接的主图案710通过该特定形状彼此联接。支撑图案720的垂直长度可以与第二距离相等或相似，并且支撑图案720的水平长度可以与第二DPD隔离层520的水平长度相等。在一些实现中，邻接的支撑图案720之间的分隔距离可以与第二DPD隔离层520的垂直长度相等或相似。

开口区域730可以是不仅由介于邻接的主图案710之间的第一区域限定的，而且由介于邻接的支撑图案720之间的第二区域限定的开口区域。在离子注入工艺期间，可以通过开口区域730注入用于形成第二DPD隔离层520的离子。

图6是例示了图4所示的第一光致抗蚀剂600的示例的立体图。

在一些实现中，例示了图4中所示的第一光致抗蚀剂600的立体图650。尽管为了便于描述，在图6中仅示出了三个主图案610，但是应当注意，其余的主图案也可以通过支撑图案被集成在一个结构中。

从图6可以看出，第一光致抗蚀剂600可以形成为具有能够形成第一DPD隔离层510的足够高度。

光电二极管310可以布置在尽可能大的区域上，以增加指示光接收(Rx)效率的填充因子。然而，随着图像传感器芯片的尺寸逐渐减小以及对高分辨率图像传感器的需求迅速增加，仅一个像素占据的区域的尺寸逐渐减小。另外，为了增加填充因子以及确保光电二极管310的体积，DPD 330也可以形成在基板区域300下方。

然而，为了将DPD 330和DPD隔离层360形成在基板区域300下方，离子注入工艺需要相对高的能量。为了避免离子注入工艺造成的损坏，期望光致抗蚀剂具有更大的厚度。

为了形成用于形成DPD隔离层360所需的较厚的光致抗蚀剂，可以增加光致抗蚀剂的PR斜率(即，光致抗蚀剂壁相对于平面的斜率)。PR斜率的这种增加会降低光致抗蚀剂的稳定性，并且可能导致光致抗蚀剂的坍塌或倾斜，使得DPD 330的质量可能由于离子注入工艺而劣化。

另外，具有窄图案的厚光致抗蚀剂可能使临界尺寸(CD)分散率劣化(或可能使目标CD的均匀性劣化)，并且因此，DPD 330的质量可能由于离子注入工艺而劣化。

可以使用所公开技术的实施方式来实现双图案化方案，以形成DPD隔离层360。在双图案化方案中，在使用具有在行方向上延伸的细长图案的光致抗蚀剂，而不是使用具有与每个DPD 330相对应的特定区域的光致抗蚀剂，来形成在行方向上延伸的DPD隔离层之后，使用具有在列方向上延伸的细长图案的光致抗蚀剂来形成在列方向上延伸的DPD隔离层。

然而，由于每个细长图案具有非常小的宽度，所以光致抗蚀剂的稳定性低，导致光致抗蚀剂在包括离子注入工艺的光刻工艺中坍塌。例如，与第一光致抗蚀剂600不同，在用于形成仅由主图案610组成而不使用支撑图案620的光致抗蚀剂的光刻工艺中，主图案610可能容易朝向与其相邻的邻接主图案610坍塌。主图案610的这种坍塌会对图像传感器的质量造成严重的不利影响，并且同时会降低生产率。

然而，第一光致抗蚀剂600可以包括支撑图案620，该支撑图案620彼此间隔开预定距离并保持主图案610之间的恒定间隔，使得第一光致抗蚀剂600能够防止主图案610的坍塌。在这种情况下，可以以第一光致抗蚀剂600能够防止主图案610坍塌，同时还能够保证第一DPD隔离层510的功能的方式，通过实验决定每个支撑图案620的宽度(或第一距离)。

尽管图中未示出第二光致抗蚀剂700的立体图，但是可以以与第一光致抗蚀剂600相同的方式形成第二光致抗蚀剂700。

在使用第一光致抗蚀剂600和第二光致抗蚀剂700的离子注入工艺中形成空白区域540。然而，如果空白区域540具有不影响将邻接的DPD 530彼此物理地隔离的功能的特定尺寸，则空白区域540能够确保半导体装置的制造稳定性，而不会降低图像传感器的性能。

图7是例示了基于所公开技术的另一实施方式的像素阵列800的示例的布局图。

在一些实现中，像素阵列800可以包括每个单位像素中的布局结构，该布局结构包括第一DPD隔离层810和815、第二DPD隔离层820和825以及DPD 830。

第一DPD隔离层810和815以及第二DPD隔离层820和825可以对应于图2所示的DPD隔离层360。DPD 830可以对应于图2所示的DPD 330。

DPD 830可以彼此间隔开预定距离，并且可以形成为在像素阵列800的行方向和列方向上布置的(5×5)矩阵。

第一DPD隔离层810可以在第一方向上(即，在像素阵列800的行方向上)延伸，同时介于邻接的DPD 830之间，并且可以彼此连接以形成一个结构。也就是说，第一DPD隔离层810中的每一个可以被看作是彼此连接的实线。第一DPD隔离层810中的每一个的垂直长度可以等于或小于在列方向布置的邻接的DPD 830之间的分隔距离。第一DPD隔离层810中的每一个还可以按照第一DPD隔离层810可以与第一DPD隔离层815区分开的方式定义为第三DPD隔离层。

第一DPD隔离层815可以在介于邻接的DPD 830之间的同时在第一方向上彼此间隔开第一距离，并且可以连续地布置。在一些实现中，多个第一DPD隔离层815可以在行方向上以规则间隔布置。第一DPD隔离层815中的每一个的水平长度可以等于或大于每个DPD 830的水平长度，并且其垂直长度可以等于或小于在列方向上布置的邻接的DPD 830之间的分隔距离。尽管第一距离可以等于或小于在行方向上布置的邻接的DPD 830之间的分隔距离，但是应当注意，根据另一实施方式的第一距离也可以大于在行方向上布置的邻接的DPD830之间的分隔距离。

从图7可以看出，对应于第一DPD隔离层810的行线和对应于第一DPD隔离层815的行线可以在第二方向上交替布置。

第二DPD隔离层820中的每一个可以在第二方向上(即，在像素阵列800的列方向上)延伸，同时介于邻接的DPD 830之间，使得第二DPD隔离层820可以彼此连接以形成一个结构。也就是说，第二DPD隔离层820中的每一个可以被看作是彼此连接的实线。第二DPD隔离层820中的每一个的水平长度可以等于或小于在行方向上布置的邻接的DPD 830之间的分隔距离。第二DPD隔离层820中的每一个也可以按照第二DPD隔离层820可以与第二DPD隔离层825区分开的方式定义为第四DPD隔离层。

第二DPD隔离层825可以在介于邻接的DPD 830之间的同时在第二方向上彼此间隔开第二距离，并且可以连续布置。在一些实现中，多个第二DPD隔离层825可以在列方向上以规则间隔布置。第二DPD隔离层825中的每一个的垂直长度可以等于或大于每个DPD 830的垂直长度，并且其水平长度可以等于或小于在行方向上布置的邻接的DPD 830之间的分隔距离。尽管第二距离可以等于或小于在列方向上布置的邻接的DPD 830之间的分隔距离，但是应当注意，根据另一实施方式的第二距离也可以大于在列方向上布置的邻接的DPD 830之间的分隔距离。

从图7可以看出，与第二DPD隔离层820相对应的行线和与第一DPD隔离层825相对应的行线可以在第一方向上交替地布置。

在这种情况下，第一距离和第二距离可以彼此相等，或者可以彼此不同。

由于第一DPD隔离层815和第二DPD隔离层825分别在行方向和列方向上以规则间隔布置，因此空白区域840可以设置在其中介于彼此邻接的第一DPD隔离层815之间的第一区域与介于彼此邻接的第二DPD隔离层825之间的第二区域交叠的区域处。换句话说，在介于第一DPD隔离层810之间的第一区域与介于第二DPD隔离层820之间的第二区域交叠的区域中，空白区域840可以设置在由以(2×2)矩阵布置的四个DPD 830组成的特定区域(AR1)的中心部分处，或者空白区域840可以设置在第一延伸线与第二延伸线之间的交叉区域处，在第一方向上布置的第一DPD隔离层815通过第一延伸线彼此联接，在第二方向上布置的第二DPD隔离层825通过第二延伸线彼此联接。

在空白区域840中可以既不设置第一DPD隔离层810和815，也不设置第二DPD隔离层820和825。

相反，空白区域可以不形成在第一DPD隔离层810与第二DPD隔离层825用以彼此联接的延伸线之间的交叉区域处，或者可以不形成在第一DPD隔离层810和第二DPD隔离层820之间的交叉区域处。

另外，空白区域可以不形成在第二DPD隔离层820与第一DPD隔离层815用以彼此联接的延伸线之间的交叉区域处，或者可以不形成在第二DPD隔离层820和第一DPD隔离层810之间的交叉区域处。

图8是例示了用于形成图7所示的第一DPD隔离层810和815的第一光致抗蚀剂900的示例的平面图。

在一些实现中，在用于形成第一DPD隔离层810和815的离子注入工艺中可以使用第一光致抗蚀剂900。第一光致抗蚀剂900可以由对光或电子束起反应的高分子化合物形成。

第一光致抗蚀剂900可以包括主图案910、支撑图案920和开口区域930。与图4不同，图8中所示的第一光致抗蚀剂900可以以每两个主图案910隔开的梯状形状形成。

主图案910可以形成为在第一方向上延伸的直线，并且主图案910的宽度可以与在第一DPD隔离层810和815沿列方向以规则间隔形成的情况下的两个相邻的第一DPD隔离层810与第一DPD隔离层815之间的距离相等。

支撑图案920可以形成为特定形状，彼此邻接的主图案910通过该特定形状彼此联接。支撑图案920的水平长度可以与第一距离相等，并且支撑图案920的垂直长度可以与第一DPD隔离层815的垂直长度相等。在一些实现中，邻接的支撑图案920之间的距离可以与第一DPD隔离层815的水平长度相等或相似。

开口区域930可以由介于邻接的主图案910之间的第一区域和介于邻接的支撑图案920之间的第二区域围绕。在离子注入工艺期间，可以通过开口区域930来注入用于形成第一DPD隔离层815的离子。

另外，如上所述，第一光致抗蚀剂900可以形成为与相邻的梯状光致抗蚀剂图案隔开的梯状形状(两个主图案910通过多个连接图案920连接)。这里，彼此隔开并且彼此相邻的第一光致抗蚀剂900之间的距离可以与第一DPD隔离层810的垂直长度(即，宽度)相等或相似。

图9是例示了用于形成图7所示的第二DPD隔离层820和825的第二光致抗蚀剂1000的示例的平面图。

在一些实现中，在用于形成第二DPD隔离层820和825的离子注入工艺中可以使用第二光致抗蚀剂1000。第二光致抗蚀剂1000可以由对光或电子束起反应的高分子化合物形成。

第二光致抗蚀剂1000可以包括主图案1010、支撑图案1020和开口区域1030。与图5不同，图9所示的第二光致抗蚀剂1000可以以每两个主图案1010隔开的梯状形状形成。

主图案1010可以形成为在第二方向上延伸的直线，并且主图案1010的宽度可以与在两个第二DPD隔离层820和825沿行方向以规则间隔形成的情况下的两个相邻的第二DPD隔离层820和第二DPD隔离层825之间的距离相等。

支撑图案1020可以形成为特定形状，彼此邻接的主图案1010通过该特定形状彼此联接。支撑图案1020的垂直长度可以与第二距离相同，并且支撑图案1020的水平长度可以与第二DPD隔离层825的水平长度相等或相似。在一些实现中，邻接的支撑图案1020之间的分隔距离可以与第二DPD隔离层825的垂直长度相等或相似。

开口区域1030可以由介于邻接的主图案1010之间的第一区域和介于邻接的支撑图案1020之间的第二区域围绕。在离子注入工艺期间，可以通过开口区域1030注入用于形成第二DPD隔离层825的离子。

另外，如上所述，第二光致抗蚀剂1000可以形成为每两个主图案1010隔开的梯状形状(两个主图案1010通过多个连接图案1020连接)。这里，彼此隔开并且彼此邻接的第二光致抗蚀剂1000之间的距离可以与第二DPD隔离层820的水平长度(即，宽度)相等。

图10是例示了图8所示的第一光致抗蚀剂900的示例的立体图。

参照图10，例示了图8所示的第一光致抗蚀剂900的立体图950。

从图10可以看出，第一光致抗蚀剂900可以形成为具有能够形成第一DPD隔离层810和815的足够高度。

第一光致抗蚀剂900可以包括支撑图案920，该支撑图案920彼此间隔开预定距离并且保持邻接的主图案910之间的恒定间隔，使得第一光致抗蚀剂900能够防止主图案910坍塌。在这种情况下，可以按照第一光致抗蚀剂900能够防止主图案910坍塌，同时还能够保证第一DPD隔离层815的功能的方式，通过实验决定每个支撑图案920的宽度(或第一距离)。虽然支撑图案920没有在每个主图案910的两侧设置，但是与不使用支撑图案920的其它情况相比，支撑图案920能够提供更高的形状稳定性。

也就是说，可以在四个光电二极管830的外壁上实施基于四个光电二极管830的线状图案化，并且可以在四个光电二极管830当中的隔离层处实施点划线状图案化，使得4个共享像素(4-shared pixels)的分散特性能够最小化，同时还能够确保窄光致抗蚀剂的形状稳定性。

尽管在附图中未示出第二光致抗蚀剂1000的立体图，但是应当注意，第一光致抗蚀剂900中描述的技术构思也可以与第二光致抗蚀剂1000的技术构思基本相同。

在使用第一光致抗蚀剂900和第二光致抗蚀剂1000的离子注入工艺中可以形成空白区域840。然而，如果空白区域840具有不影响将邻接的DPD 830彼此物理地隔离的功能的特定尺寸，则空白区域840能够保证半导体装置的制造稳定性，而不会降低图像传感器的性能。

在下文中将描述根据公开技术的一个实施方式的用于形成图像传感器100的制造工序。尽管为了便于描述，在下面将参照附图仅描述用于形成图3中所示的像素阵列500的制造工序，但是所公开技术的范围或精神不限于此，并且应当注意，在用于形成图7中所示的像素阵列800的制造工序中要使用的除了光致抗蚀剂的类型之外的其余部件与图3的部件基本相同。

图11A是例示了可以在第一制造工序中使用的像素阵列500的示例的布局图。图11B是例示了沿图11A所示的第一切割线X-X′截取的像素阵列500的示例的截面图。图11C是例示了沿图11A所示的第二切割线Y-Y′截取的像素阵列500的示例的截面图。

参照图11A，在第一制造工序中，可以将基板550设置在像素阵列500上方。

参照图11B，例示了沿第一切割线X-X′截取的像素阵列500的截面图。在图11B所示的截面图中，可以仅包含基板550。

参照图11C，例示了沿第二切割线Y-Y'截取的像素阵列500的截面图。同样，在图11C所示的截面图中，可以仅包含基板550。

图12A是例示了可以在第二制造工序中使用的像素阵列500的示例的布局图。图12B是例示了沿图12A所示的第一切割线X-X′截取的像素阵列500的示例的截面图。图12C是例示了沿图12A所示的第二切割线Y-Y′截取的像素阵列500的示例的截面图。

参照图12A，为第二制造工序形成的像素阵列500可以包括通过基于底部覆盖方案(bottom blanket scheme)的离子注入工艺形成于基板550下方的杂质层560。在这种情况下，基于底部覆盖的离子注入工艺可以是指用于允许杂质被注入到基板550的底部中的离子注入工艺。尽管杂质层560由P型杂质形成，但是所公开技术的范围或精神不限于此。尽管图2中未示出杂质层，但是应当注意，可以在光电二极管310和隔离层340下方形成另一杂质层。

参照图12B，例示了沿第一切割线X-X′截取的像素阵列500的截面图。杂质层560可以在基板550的下部形成至预定距离。

参照图12C，例示了沿第二切割线Y-Y'截取的像素阵列500的截面图。同样，杂质层560可以在基板550的下部形成为预定厚度。

图13A是例示了可以在第三制造工序中使用的像素阵列500的示例的布局图。图13B是例示了沿图13A所示的第一切割线X-X′截取的像素阵列500的示例的截面图。图13C是例示了沿图13A所示的第二切割线Y-Y′截取的像素阵列500的示例的截面图。

参照图13A，DPD 530可以在预设位置处彼此间隔开预定距离，使得DPD 530可以形成为矩阵形状。

参照图13B，例示了沿图13A中所示的第一切割线X-X′截取的像素阵列500的截面图。可以使用设置在基板550上方的用于形成DPD 530的光致抗蚀剂图案1300作为光掩模来执行离子注入工艺。在这种情况下，可以以每个DPD 530可以形成为距基板550的顶表面具有预定深度的方式，用相当高的能量来执行离子注入工艺。

参照图13C，例示了沿图13A中所示的第二切割线Y-Y′截取的像素阵列500的截面图。同样，每个DPD 530可以形成为在基板550中包含的预定位置处距基板550的顶表面具有预定深度。

图14A是例示了可以在第四制造工序中使用的像素阵列500的示例的布局图。图14B是例示了沿图14A所示的第一切割线X-X′截取的像素阵列500的示例的截面图。图14C是例示了沿图14A所示的第二切割线Y-Y′截取的像素阵列500的示例的截面图。

参照图14A，可以在第四工序中使用的像素阵列500可以包括在第二方向上(即，在像素阵列500的列方向上)彼此间隔开第二距离并且同时可以被连续布置的第二DPD隔离层520。也就是说，第二DPD隔离层520在列方向上以规则间隔连续地布置。

参照图14B，例示了沿图14A中所示的第一切割线X-X′截取的像素阵列500的截面图。可以使用设置在基板550上方的用于形成第二DPD隔离层520的第二光致抗蚀剂700作为光掩模来实施离子注入工艺。也就是说，可以通过介于邻接的主图案710之间的开口区域730注入用于形成第二DPD隔离层520的离子。在这种情况下，可以以每个第二DPD隔离层520可以形成为距基板550的顶表面具有预定深度(对应于DPD 530)的方式，用相当高的能量来实施离子注入工艺。

参照图14C，例示了沿图14A中所示的第二切割线Y-Y′截取的像素阵列500的截面图。主图案710可以横跨与第二切割线Y-Y′相对应的整个区域来设置，使得可以不形成第二DPD隔离层520。

图15A是例示了可以在第五制造工序中使用的像素阵列500的示例的布局图。图15B是例示了沿图15A所示的第一切割线X-X′截取的像素阵列500的示例的截面图。图15C是例示了沿图15A所示的第二切割线Y-Y′截取的像素阵列500的示例的截面图。

参照图15A，用于第五工序的像素阵列500可以包括在第一方向上(即，在像素阵列500的行方向上)彼此间隔开第一距离并且同时可以被连续布置的第一DPD隔离层510。也就是说，第一DPD隔离层510在行方向上以规则间隔连续地布置。

参照图15B，例示了沿图15A中所示的第一切割线X-X′截取的像素阵列500的截面图。主图案610可以横跨与第一切割线X-X′相对应的整个区域来设置，使得可以不形成第一DPD隔离层510。

参照图15C，例示了沿图15A中所示的第二切割线Y-Y′截取的像素阵列500的截面图。可以使用设置在基板550上方的用于形成第一DPD隔离层510的第一光致抗蚀剂600作为光掩模来实施离子注入工艺。也就是说，可以通过介于邻接的主图案610之间的开口区域630注入用于形成第一DPD隔离层510的离子。在这种情况下，可以以每个第一DPD隔离层510可以形成为距基板550的顶表面具有预定深度(对应于DPD 530)的方式，用相当高的能量实施离子注入工艺。

尽管为了便于描述，上述实施方式示例性地公开了在完成第四制造工序之后执行第五制造工序，但是所公开技术的范围或精神不限于此，并且应当注意，首先执行第一制造工序，然后根据需要执行第四制造工序。

图16A是例示了可以在第六制造工序中使用的像素阵列500的示例的布局图。图16B是例示了沿图16A所示的第一切割线X-X′截取的像素阵列500的示例的截面图。图16C是例示了沿图16A所示的第二切割线Y-Y′截取的像素阵列500的示例的截面图。

参照图16A，用于第六制造工序的像素阵列500可以包括在预设位置(对应于DPD530)处彼此间隔开预定距离的SPD 570，使得SPD 570可以以矩阵形状形成。

参照图16B，例示了沿图16A所示的第一切割线X-X′截取的像素阵列500的截面图。可以使用设置在基板550上方的用于形成SPD 570的光致抗蚀剂图案1600作为光掩模来实施离子注入工艺。在这种情况下，可以以比形成DPD 530所需的能量相对更低的能量来实施离子注入工艺，使得SPD 570可以形成为具有更接近基板550的顶表面的预定深度。

参照图16C，例示了沿图16A中所示的第二切割线Y-Y′截取的像素阵列500的截面图。同样，SPD 570可以形成为在基板550中包含的预设位置处具有更接近基板550的顶表面的预定深度。

图17A是例示了可以在第七制造工序中使用的像素阵列500的示例的布局图。图17B是例示了沿图17A所示的第一切割线X-X′截取的像素阵列500的示例的截面图。图17C是例示了沿图17A所示的第二切割线Y-Y′截取的像素阵列500的示例的截面图。

参照图17A，像素阵列500可以包括在第一方向和第二方向上延伸的SPS隔离层580。

参照图17B，例示了沿图17A中所示的第一切割线X-X′截取的像素阵列500的截面图。可以使用设置在基板550上方的用于形成SPD隔离层580的光致抗蚀剂图案1700作为光掩模来实施离子注入工艺。光致抗蚀剂图案1700可以设置在与SPD570相对应的位置处，使得可以通过其中未设置有光致抗蚀剂图案1700的区域来注入用于形成SPD隔离层580的离子。在这种情况下，可以以每个SPD隔离层580可以形成为具有更接近基板550的顶表面的预定深度(对应于SPD 570)的方式，用相对低的能量来实施离子注入工艺。

参照图17C，例示了沿图17A中所示的第二切割线Y-Y′截取的像素阵列500的截面图。同样，SPD隔离层580中的每一个可以在基板550中包含的预设位置处形成为具有更接近基板550的顶表面的预定深度。与DPD隔离层510和520不同，SPD隔离层580可以使用仅一轮工序来形成。由于用于形成SPD隔离层580的离子注入工艺的能量处于相对低的能量水平，因此不需要增加光致抗蚀剂图案1700的厚度，从而在用于形成DPD隔离层的光致抗蚀剂图案中不会出现问题。

根据另一实施方式，可以以与形成DPD隔离层510和520相同的方式，使用梯型光致抗蚀剂图案来将SPD隔离层形成两次。因此，也可以在相邻的SPD隔离层之间形成空白区域。

根据各种实施方式，上述组成元件中的每一个(例如，模块或程序)可以包括一个或更多个实体。根据各种实施方式，可以省略上述组成元件当中的至少一个组成元件或者至少一个操作，或者可以添加一个或更多个其它组成元件或者一个或更多个其它操作。另选地或附加地，多个组成元件(例如，模块或程序)可以集成到仅一个组成元件中。在这种情况下，集成的组成元件可以按照在实施这种集成之前由多个组成元件中的相应组成元件已经执行的先前操作相同的方式或相似的方式，执行多个组成元件中的每个组成元件的一个或更多个功能。根据各种实施方式，可以依次地、并行地、重复地或试探地执行由模块、程序或另一组成元件执行的操作，可以以不同次序执行或省略上述操作中的至少一个，或者可以添加另一操作。

从以上描述显而易见的是，基于所公开技术的一些实现的图像传感器能够提供用于保证制造稳定性而不降低图像传感器的性能的制造工艺。

所公开技术的实施方式可以提供能够通过上述专利文献直接或间接地认识到的各种效果。

本领域技术人员将理解，在不脱离所公开技术的精神和基本特征的情况下，所公开技术可以以本文所阐述的方式以外的其它特定方式来执行。因此，以上实施方式在所有方面被解释为示例性的而非限制性的。所公开技术的范围应该由所附权利要求及其合法等同物来确定，而不是由以上描述来确定。此外，所有落入所附权利要求的含义和等同范围内的变型旨在被包含于本公开中。另外，对于本领域技术人员而言显而易见的是，在所附权利要求书中彼此没有明确引用的权利要求可以作为所公开技术的实施方式组合呈现，或者可以在本申请提交之后通过后续修改作为新的权利要求包括进来。

尽管已经描述了与所公开技术一致的多个示例性实施方式，但是应当理解，本领域技术人员可以设计出将落入本公开的原理的精神和范围内的许多其它修改和实施方式。具体地，在本公开、附图和所附权利要求的范围内，在组成部件和/或布置中可以进行许多变型和修改。除了组成部件和/或布置的变型和修改之外，替代使用对本领域技术人员也是显而易见的。

相关申请的交叉引用

本专利文献要求于2020年1月30日提交的韩国专利申请No.10-2020-0010887的优先权和权益，该韩国专利申请的全部公开内容通过引用结合于本文中，作为本专利文献的公开内容的一部分。