像素电路以及包括像素电路的显示装置
文献发布时间:2024-04-18 19:58:26
对相关申请的交叉引用
本申请要求于2022年5月31日提交于韩国的韩国专利申请第10-2022-0066725号的优先权权益,该韩国申请的全部内容在此通过引用明确地并入本申请中。
技术领域
本公开内容涉及能够优化电流流动的像素电路以及包括该像素电路的显示装置。
背景技术
作为自发光元件的有机发光二极管OLED元件包括阳极电极、阴极电极和形成在阳极电极与阴极电极之间的有机化合物层。有机化合物层包括空穴传输层HTL、发光层EML和电子传输层ETL。当驱动电压被施加至阳极电极和阴极电极时,空穴通过空穴传输层HTL移动至发光层EML,并且电子通过电子传输层ETL移动至发光层EML,从而形成激子。因此,发光层EML生成可见光。有源矩阵型有机发光显示装置包括自身发光的有机发光二极管OLED元件。有源矩阵型有机发光显示装置具有快速响应速度、高发光效率、高亮度和宽视角的优点,由此有源矩阵型有机发光显示装置已经以各种方式被广泛使用。
在有机发光显示装置中,包括有机发光元件的各个像素可以以矩阵配置布置,并且像素的亮度可以根据视频数据的灰度来调整。
像素中的每一个包括有机发光元件、用于根据栅极-源极电压控制流经有机发光元件的驱动电流的驱动晶体管、以及用于对驱动晶体管的栅极-源极电压进行编程的至少一个开关晶体管。
在一些情况下,一些像素电路可能在初始化时段中生成向其施加高电位电压的线和向其施加参考电压的线的短路。在此情况下,在显示装置中可能生成诸如水平条纹斑点的显示缺陷。因此,需要用于提高显示装置的显示质量的方法。
发明内容
本公开内容的一个或更多个实施方式要解决的问题是提供用于通过在初始化时段中改变电流流动的路径来使显示缺陷最小化的显示装置。
本公开内容的一个或更多个实施方式要解决的问题不限于上述问题,而是本领域技术人员将从以下描述中清楚地理解本文未描述的其他问题。
根据本公开内容的方面,一种像素电路可以包括:连接在第一节点与第二节点之间的电容器;连接在数据线与第一节点之间的第一晶体管;驱动晶体管,包括连接至第二节点的栅电极、连接至第一电压供应线的第一电极和连接至第三节点的第二电极;连接在第二节点与第四节点之间的第二晶体管,第四节点连接至参考电压供应线;连接在第四节点与第五节点之间的第三晶体管;以及连接至驱动晶体管并且通过第五节点连接至第三晶体管的发光元件。
根据本公开内容的另一方面,一种显示装置包括像素电路,其中,像素电路可以包括:连接在第一节点与第二节点之间的电容器;连接在数据线与第一节点之间的第一晶体管;驱动晶体管,包括连接至第二节点的栅电极、连接至第一电压供应线的第一电极和连接至第三节点的第二电极;连接在第二节点与第四节点之间的第二晶体管;连接在第四节点与第五节点之间的第三晶体管,第四节点连接至参考电压供应线;连接在第三节点与第五节点之间的第四晶体管;连接在第二节点与第三节点之间的第五晶体管;连接在第一节点与参考电压供应线之间的第六晶体管;以及连接在第五节点与第二电压供应线之间的发光元件。
本公开内容的另外的实施方式的细节将包括在本公开内容的说明书和附图内。
附图说明
附图被包括以提供对本公开内容的进一步理解,并且被并入本申请中并构成本申请的一部分,附图示出了本公开内容的实施方式,并且与说明书一起用于说明本公开内容的原理。
在附图中:
图1是根据本公开内容的一个实施方式的显示装置的框图;
图2示出了根据本公开内容的一个实施方式的显示装置的像素电路;
图3示出了根据本公开内容的一个实施方式的显示装置中的像素电路的一个示例;
图4示出了与根据本公开内容的一个实施方式的显示装置的像素电路相关的信号的定时;
图5示出了根据本公开内容的一个实施方式的显示装置的初始时段中的像素电路的驱动;
图6示出了根据本公开内容的一个实施方式的显示装置的初始时段的信号流;
图7示出了根据本公开内容的一个实施方式的显示装置的采样时段中的像素电路的驱动;
图8示出了根据本公开内容的一个实施方式的显示装置的采样时段中的信号流;
图9示出了根据本公开内容的一个实施方式的显示装置的发光时段中的像素电路的驱动;
图10示出了根据本公开内容的一个实施方式的显示装置的发光时段中的信号流;
图11示出了根据本公开内容的一个实施方式的显示装置的像素电路的另一示例;
图12示出了与根据图11的实施方式的显示装置的像素电路相关的信号的定时;
图13是根据图11的一个实施方式的显示装置的像素电路的平面图;
图14是根据本公开内容的一个实施方式的显示装置的像素电路的截面图;
图15示出了根据本公开内容的一个实施方式的显示装置中包括的栅极驱动电路的一个示例;以及
图16示出了根据本公开内容的一个实施方式的显示装置中包括的栅极驱动电路的另一示例。
具体实施方式
在实施方式中使用的术语已经在考虑到本公开内容中的功能性的情况下从当前广泛使用的通用术语中进行了选择,但是术语可以根据本领域技术人员的意图或提倡、新技术的出现等而变化。如果需要,申请人可以任意地选择特定术语。在此情况下,术语的含义将在相应的描述中详细描述。因此,本公开内容中使用的术语应当基于术语的含义和贯穿本公开内容的内容来定义,而不是简单的术语名称来定义。
当整个公开内容的某个部分包括某个元件时,这意味着除非另有说明,否则不排除其他部件,而是还可以包括其他部件。
在整个公开内容中描述的表达“A、B和C中的至少一个”可以包括“A单独”、“B单独”、“C单独”、“A和B”、“A和C”、“B和C”或“A、B、C全部”。参照下面结合附图详细描述的实施方式,本公开内容的优点和特征以及实现它们的方法将变得明显。
在用于描述本公开内容的实施方式的附图中公开的形状、尺寸、比例、角度和数目仅仅是示例,并且因此本公开内容不限于所示出的细节。相似的附图标记始终指代相似的元件。在以下描述中,当相关已知功能或配置的详细描述被确定成不必要地模糊了本公开内容的重点时,将省略详细描述或者可以简要讨论详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下,除非使用“仅”,否则也可以存在另一部分。除非相反地指出,否则单数形式的术语可以包括复数形式。在对元件进行解释时,尽管没有明确描述误差范围,但是元件被解释为包括误差范围。
在描述位置关系时,例如,当位置顺序被描述为“在……上”、“在……上方”、“在……下方”、“在……下面”和“紧接着……”等时,除非使用“直接”,否则可以包括它们之间不接触的情况。例如,如果提到第一元件位于第二元件“上”,这并不意味着在附图中第一元件实质上或直接位于第二元件上方。
应理解,尽管术语“第一”、“第二”等在本文中可以用于描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开,并且可以不限定任何顺序或次序。例如,在不脱离本公开内容的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
为了便于描述,示出了在说明书中描述的每个元件的面积、长度或厚度,并且本公开内容不一定限于所示出的配置的面积和厚度。
如本领域技术人员可以充分理解的,本公开内容的各种实施方式的特征可以部分地或整体地彼此耦合或组合,并且可以彼此不同地互操作并在技术上被驱动。本公开内容的实施方式可以彼此独立地执行或者可以以相互依赖的关系一起执行。
下面要描述的术语是考虑到本说明书的实施方式的功能而定义的,并且可以根据用户、操作者等的意图来改变。因此,应当基于贯穿说明书的内容做出定义。
本公开内容的像素电路中包括的晶体管可以包括氧化物薄膜晶体管Oxide TFT、非晶硅a-Si TFT和低温多晶硅LTPS TFT中的至少一种。
针对有机发光显示装置来描述以下实施方式。然而,本公开内容的实施方式不限于有机发光显示装置,并且可以应用于其他类型的显示装置,例如包括无机发光材料的无机发光显示装置。例如,本公开内容的实施方式可以应用于量子点显示装置。
诸如“第一”、“第二”和“第三”的术语用于区分每个实施方式的配置,并且术语不限于这些术语。因此,即使使用了相同的术语,也可以指根据实施方式的其他配置。
在下文中,将参照附图描述本公开内容的实施方式。根据本公开内容的所有实施方式的每个显示装置的所有部件被可操作地耦接和配置。
图1是根据本公开内容的一个实施方式的显示装置的框图。
电致发光显示装置可以应用于根据本公开内容的一个实施方式的显示装置。电致发光显示装置可以是有机发光二极管显示装置、量子点发光二极管显示装置或无机发光二极管显示装置。
根据本公开内容的一个实施方式的显示装置可以包括具有用于内部补偿的子像素PXL的显示面板10、被配置成驱动数据线14的数据驱动电路(或数据驱动器)12、被配置成驱动栅极线15的栅极驱动电路(或栅极驱动器)13、以及被配置成控制数据驱动电路12和栅极驱动电路13的驱动定时的定时控制器(T-con)11。例如,栅极驱动电路13可以是第一驱动电路,但是不限于此。例如,数据驱动电路12可以是第二驱动电路,但是不限于此。
在显示面板10上,存在彼此交叉的多个数据线14和多个栅极线15,并且用于内部补偿的子像素PXL对于每个交叉区域以矩阵布置。子像素PXL可以如所示出的以矩阵形式布置,但是不限于此。布置在同一像素行中的子像素PXL连接至多个栅极线15,并且多个栅极线15可以包括至少一个扫描线和至少一个发光控制线。
例如,每个子像素PXL可以连接至一个数据线14、至少一个扫描线和发光控制线。子像素PXL可以从发电机共同接收高电位电压Vdd、低电位电压Vss和参考电压Vref。为了防止在初始化和采样部分中有机发光二极管OLED的不必要发光,参考电压Vref可以在充分低于OLED的操作电压的电压范围内,并且可以被设置成等于或低于低电位电压Vss。例如,高电位电压Vdd可以是第一电压,但是不限于此。例如,低电位电压Vss可以是第二电压,但是不限于此。子像素PXL还可以从发电机共同接收初始化电压Vini和复位电压VAR。
构成子像素PXL的薄膜晶体管TFT可以被实现为包括氧化物半导体层的氧化物晶体管(或氧化物TFT)。考虑到电子迁移率、工艺变化等,氧化物TFT对于大尺寸的显示面板10可能是有利的。然而,本公开内容的实施方式不限于此,且TFT的半导体层可以由非晶硅、多晶硅等形成。
每个子像素PXL可以包括多个TFT和存储电容器,以补偿驱动TFT的阈值电压Vth偏差。稍后将描述每个子像素PXL的详细配置。
在图1中,基本像素可以包括白色W子像素、红色R子像素、绿色G子像素和蓝色B子像素中的至少三种子像素。例如,基本像素可以以红色R子像素、绿色G子像素和蓝色B子像素的组合,白色W子像素、红色R子像素和绿色G子像素的组合,蓝色B子像素、白色W子像素和红色R子像素的组合,绿色G子像素、蓝色B子像素和白色W子像素的组合,或者白色W子像素、红色R子像素、绿色G子像素和蓝色B子像素的组合来提供。
定时控制器11根据显示面板10的分辨率重新布置从外部输入的数字视频数据RGB,并且将重新布置的数字视频数据供应给数据驱动电路12。此外,定时控制器11可以基于诸如垂直同步信号Vsync、水平同步信号Hsync、点时钟信号DCLK和数据使能信号DE的定时信号,生成用于控制数据驱动电路12的操作定时的数据控制信号DDC以及用于控制栅极驱动电路13的操作定时的栅极控制信号GDC。
数据驱动电路12基于数据控制信号DDC将从定时控制器11输入的数字视频数据RGB转换为模拟数据电压,并且将模拟数据电压供应给多个数据线14。
栅极驱动电路13可以基于栅极控制信号GDC生成扫描信号Scan1和Scan2以及发光信号(或发光控制信号)EM。栅极驱动电路13可以包括扫描驱动器和发光信号驱动器。扫描驱动器可以以行顺序方式生成扫描信号,以驱动连接至每个像素行的至少一个扫描线,并且可以将扫描信号供应给扫描线。发光信号驱动器可以以行顺序方式生成发光信号EM,以驱动连接至每个像素行的至少一个发光信号线,并且可以将发光信号EM供应给发光信号线。
根据该实施方式,栅极驱动电路13可以根据面板内栅极驱动器GIP方法嵌入显示面板10的非显示区域中,但是不限于此。如果需要,栅极驱动电路13可以被划分为多个部分,并且栅极驱动电路13的所划分部分可以被布置在显示面板10的至少两个侧表面上,但是不限于此。
图2示出了根据本公开内容的一个实施方式的显示装置的像素电路。图2示出了图1的子像素PXL的像素电路的示例。
参照图2,设置在显示面板10的显示区域AA中的衬底SUB上的子像素PXL中的每一个可以包括发光元件OLED、用于驱动发光元件OLED的驱动晶体管DRT、用于将数据电压Vdata传输至驱动晶体管DRT的第一节点N1的扫描晶体管SCT、以及用于在一帧期间维持预定电压的存储电容器Cst。
驱动晶体管DRT包括向其施加数据电压Vdata的第一节点N1、电连接至发光元件OLED的第二节点N2、以及从驱动电压线DVL向其施加高电位公共电压Vdd的第三节点N3。在驱动晶体管DRT中,第一节点N1可以是栅极节点,第二节点N2可以是源极节点或漏极节点,并且第三节点N3可以是漏极节点或源极节点。
发光元件OLED可以包括阳极电极AE、发光层EL和阴极电极CE。阳极电极AE可以是设置在每个子像素PXL中的像素电极,并且可以电连接至每个子像素PXL的驱动晶体管DRT的第二节点N2。阴极电极CE可以是共同设置在多个子像素PXL中的公共电极,并且低电位公共电压VSS可以施加至阴极电极CE。
例如,阳极电极AE可以是像素电极,并且阴极电极CE可以是公共电极。相反,阳极电极AE可以是公共电极,并且阴极电极CE可以是像素电极。在下文中,为了便于描述,假设阳极电极AE是像素电极,并且阴极电极CE是公共电极。
例如,发光元件OLED可以是有机发光二极管、无机发光二极管、量子点发光元件等。如果发光元件OLED是有机发光二极管,则发光元件OLED中的发光层EL可以包括包含有机材料的有机发光层。
扫描晶体管SCT的导通/关断状态可以由扫描信号SCAN控制,扫描信号SCAN是通过栅极线GL施加的栅极信号。扫描晶体管SCT可以被配置成切换数据线DL与驱动晶体管DRT的第一节点N1之间的电连接。
存储电容器Cst可以电连接在驱动晶体管DRT的第一节点N1与第二节点N2之间。
如图2所示,子像素PXL中的每一个可以具有包括两个晶体管DRT和SCT以及一个电容器Cst的2T(晶体管)1C(电容器)结构。根据该实施方式,至少一个子像素还可以包括一个或更多个晶体管,或者还可以包括一个或更多个电容器。
存储电容器Cst不是可以存在于驱动晶体管DRT的第一节点N1与第二节点N2之间的内部电容器的寄生电容器,而可以是有意设计在驱动晶体管DRT外部的外部电容器。
驱动晶体管DRT和扫描晶体管SCT中的每一个均可以是N型晶体管或P型晶体管。
由于每个子像素PXL中的电路元件(特别地,发光元件OLED)易受外部湿气或氧气影响,因此可以在显示面板(例如,图1的显示面板10)上设置用于防止外部湿气或氧气渗入电路元件(特别地,发光元件OLED)的封装层ENCAP。封装层ENCAP可以被设置成覆盖发光元件OLED。例如,封装层ENCAP可以被设置成完全覆盖发光元件OLED。
图3示出了根据本公开内容的一个实施方式的显示装置的像素电路的一个示例。图3的像素电路30可以表示一个子像素(例如,图1的子像素PXL)的等效电路图。显示面板(例如,图1的显示面板10)中包括的每个子像素的等效电路图可以对应于图3。
参照图3,像素电路30可以包括七个TFT(薄膜晶体管或晶体管)、一个电容器和发光元件OLED。例如,像素电路可以包括驱动TFT DT、第一TFT T1、第二TFT T2、第三TFT T3、第四TFT T4、第五TFT T5、第六TFT T6、电容器Cst和发光元件OLED。如图3所示的具有七个TFT和一个电容器的像素结构可以由7T1C表示,但是不限于此。
根据该实施方式,像素电路30可以包括多个电容器。例如,像素电路30可以包括电容器Cst和第二电容器。电容器Cst可以包括存储电容器。附加电容器Cst可以作为附加存储电容器操作,但是不限于此。例如,附加电容器Cst可以作为用于更稳定地驱动像素的部件操作。
在该实施方式中,像素电路30可以连接至用于供应高电位电压Vdd的高电位电压供应线(或第一电压供应线)31、用于供应低电位电压Vss的低电位电压供应线(或第二电压供应线)32、用于供应参考电压Vref的参考电压供应线33、以及用于供应数据电压Vdata的数据线34。根据该实施方式,高电位电压可以是第一电压,并且低电位电压可以是第二电压,但是不限于此。在此情况下,第一电压可以具有大于第二电压的值。
在该实施方式中,可以向像素电路30提供第一扫描信号和第二扫描信号。显示面板包括(n+1)像素行(或行)和(k)像素列(或列),并且像素电路可以被布置成对应于行和列的点位置(例如,第一像素行和第一像素列的交点)。这种布置可以是矩阵布置,并且布置的具体示例可以参照图1。然而,在一些情况下,布置在至少一些像素列中的行数可以不同于布置在一些其他像素列中的行数。例如,当显示面板以各种形状实现时,像素电路的布置可以根据形状来执行,并且本公开内容的实施方式不限于此。
在该实施方式中,第一扫描信号和第二扫描信号可以被提供(或施加)至显示面板的每个像素行。例如,首先供应的第一扫描信号和首先供应的第二扫描信号可以被提供给第一像素行。以这种方式,第(n)第一扫描信号和第(n)第二扫描信号可以被提供给第(n)像素行。因此,匹配(或映射或对应)的提供第一扫描信号的线和提供第二扫描信号的线可以存在于每个像素行中。例如,第(n)像素行可以与用于提供第(n)第一扫描信号的第一扫描线35和用于提供第(n)第二扫描信号的第二扫描线36匹配。
根据本公开内容的实施方式,像素电路30可以连接至用于供应第(n)像素行的第一扫描信号S1(n)的第一扫描线35、用于供应第(n)像素行的第二扫描信号S2(n)的第二扫描线36、用于供应第(n)像素行的发光信号EM(n)的第一发光信号线37、用于供应第(n-1)像素行的第二扫描信号S2(n-1)的第三扫描线38、以及用于供应第(n-1)像素行的第一扫描信号S1(n-1)的第四扫描线39,其中,“n”是自然数。
此处,第三扫描线38可以映射(或匹配)至第(n-1)像素行,并且第四扫描线39可以映射(或匹配)至第(n-1)像素行。
在下文中,本公开内容假设第(n)像素行是布置待描述的像素电路的像素行。在此情况下,第(n-1)像素行对应于前一个(或紧接着的前一个)像素行。
在本公开内容中,为了便于描述,第(n)像素行的第一扫描信号S1(n)、第(n)像素行的第二扫描信号S2(n)、第(n-1)像素行的第二扫描信号S2(n-1)和第(n-1)像素行的第一扫描信号S1(n-1)中的每一个可以分别表示为诸如第一扫描信号、第二扫描信号、第三扫描信号和第四扫描信号的术语,但是不限于此。
根据本公开内容的实施方式,像素电路30可以连接至第(n)像素行的发光信号EM(n)和第(n-1)像素行的发光信号EM(n-1)。如上所述,像素电路30可以是布置在第(n)像素行中的像素电路。被供应有第(n)像素行的发光信号EM(n)的线可以是第一发光信号线37。被供应有第(n-1)像素行的发光信号EM(n-1)的线可以是第二发光信号线40。
在该实施方式中,驱动TFT DT是用于驱动发光元件OLED的晶体管,并且可以是驱动晶体管。驱动TFT DT的第一电极可以连接至高电位电压供应线31。驱动TFT DT的第二电极可以连接至第三节点n3。驱动TFT DT的栅电极可以连接至第二节点n2。
驱动TFT DT可以根据第二节点n2的电压导通或关断,并且可以被配置成在导通状态期间将由高电位电压供应线31供应的高电位电压Vdd供应至第三节点n3。
驱动TFT DT的第一电极或第二电极可以对应于源电极或漏电极。例如,第一电极可以对应于源电极,并且第二电极可以对应于漏电极。在另一示例中,第二电极可以对应于源电极,并且第一电极可以对应于漏电极。
在该实施方式中,第一电容器Cst的一侧可以连接至驱动TFT DT的栅电极。电容器Cst的另一侧可以连接至第一TFT T1。根据图3,电容器Cst的连接至驱动TFT DT的一侧可以连接至第二节点n2。电容器Cst的连接至第一TFT T1的另一侧可以连接至第一节点n1。
电容器Cst可以包括存储电容器。存储电容器可以被配置成充入电能(例如电荷、数据电压)以在一帧期间维持恒定的电压。例如,当在像素电路的驱动过程期间通过第一TFT T1停止施加数据电压时,第一电容器Cst将存储的电能提供给驱动TFT DT,以在一帧期间维持驱动TFT DT的驱动。
根据本公开内容的实施方式,第一电容器Cst可以由对应于内部电容器的寄生电容器组成,但是不限于此。例如,第一电容器Cst可以是设置在驱动TFT DT外部的外部电容器。
在该实施方式中,第一TFT T1的第一电极可以连接至数据线34。第一TFT T1的第二电极可以连接至电容器Cst和第六TFT T6中的至少一个。例如,第一TFT T1的第二电极可以连接至电容器Cst和第六TFT T6的第一电极。
第一TFT T1的第一电极和第二电极可以对应于源电极或漏电极。例如,第一电极可以对应于源电极,并且第二电极可以对应于漏电极。可替选地,第一电极可以对应于漏电极,并且第二电极可以对应于源电极。稍后描述的每个TFT(例如,第二TFT T2、第三TFT T3、第四TFT T4、第五TFT T5和第六TFT T6)中的第一电极和第二电极同样可以对应于源电极或漏电极。
对于另一示例,第一TFT T1的漏电极可以连接至数据线34。在此情况下,第一TFTT1的源电极可以连接至电容器Cst。
第一TFT T1的栅电极可以连接至第一扫描线35。第一扫描信号S1(n)可以通过第一扫描线35被施加至第一TFT T1的栅电极。第一TFT T1可以根据通过第一扫描线35施加的第一扫描信号S1(n)导通或关断,并且可以被配置成在导通状态期间连接第一节点n1和数据线34。在此情况下,数据电压可以通过数据线34提供给第一节点n1。
第二TFT T2的第一电极可以连接至第二节点n2。第二TFT T2的第一电极可以连接至驱动TFT DT的栅电极、电容器Cst和第五TFT T5中的至少一个。例如,第二TFT T2的第一电极可以连接至驱动TFT DT的栅电极、电容器Cst和第五TFT T5的第一电极。第二TFT T2的第二电极可以连接至第四节点n4。第二TFT T2的第二电极可以连接至第三TFT T3、参考电压供应线33和第六TFT T6中的至少一个。例如,第二TFT T2的第二电极可以连接至第三TFTT3的第一电极、参考电压供应线33和第六TFT T6的第二电极。
第二TFT T2的栅电极可以连接至第三扫描线38。第二TFT T2可以根据通过第三扫描线38施加的第(n-1)像素行的第二扫描信号S2(n-1)导通或关断。在导通状态期间,第二TFT T2可以连接第二节点n2和第四节点n4。
在该实施方式中,当第二TFT T2设置在驱动TFT DT的栅电极与参考电压供应线33之间时,像素电路30的初始时段(或初始化时段)的路径可以由第二TFT T2保持。可以参照图5进行与其相关的更详细的描述。
在另一实施方式中,第二TFT T2可以包括多个子晶体管。在此情况下,第二TFT T2可以是多晶体管、双晶体管或双重晶体管。例如,当第二TFT T2被实现为包括多个子晶体管时,第二TFT T2可以包括两个栅极。
当第二TFT T2包括多个子晶体管时,第二TFT T2中的漏电流并且更具体地第二节点n2与参考电压供应线33之间的漏电流可以被有效地减小。
在该实施方式中,第三TFT T3的第一电极连接至第四节点n4,且第二电极可以连接至第五节点n5。第三TFT T3的第一电极可以连接至第二TFT T2、第六TFT T6和参考电压供应线33中的至少一个。例如,第三TFT T3的第一电极可以连接至第二TFT T2的第二电极、第六TFT T6的第二电极和参考电压供应线33。第三TFT T3的第二电极可以连接至第四TFTT4和发光元件OLED中的至少一个。例如,第三TFT T3的第二电极可以连接至第四TFT T4的第二电极和发光元件OLED中的至少一个。
在该实施方式中,第三TFT T3可以连接至用于供应第(n-1)像素行的第一扫描信号S1(n-1)的扫描线。例如,第三TFT T3的栅电极可以连接至第四扫描线39。第(n-1)像素行的第一扫描信号S1(n-1)可以通过第四扫描线39被施加至第三TFT T3的栅电极。第三TFTT3可以根据通过第四扫描线39施加的扫描信号S1(n-1)导通或关断,并且可以被配置成在导通状态期间连接第四节点n4和第五节点n5。
在该实施方式中,第四扫描线39还可以连接至设置在第(n-1)像素行中的像素电路的第一TFT。在此情况下,第(n-1)像素行的第一扫描信号S1(n-1)可以被提供给设置在第(n-1)像素行中的像素电路的第一TFT和图3的第三TFT T3。稍后将描述与其相关的更具体的细节。
在该实施方式中,当第三TFT T3的栅电极连接至第四扫描线39,并且第(n-1)像素行的第一扫描信号S1(n-1)被供应至第四扫描线39时,可以减小显示装置的第(n)像素行的第二扫描信号S2(n)的负载。因此,可以提高显示装置的像素电路的驱动效率。
在该实施方式中,第四TFT T4的第一电极可以连接至第三节点n3。第四TFT T4的第一电极可以连接至第五TFT T5和驱动TFT DT中的至少一个。例如,第四TFT T4的第一电极可以连接至第五TFT T5的第二电极和驱动TFT DT的第二电极。第四TFT T4的第二电极可以连接至第五节点n5。第四TFT T4的第二电极可以连接至第三TFT T3和发光元件OLED中的至少一个。例如,第四TFT T4的第二电极可以连接至第三TFT T3的第二电极和发光元件OLED。
第四TFT T4的栅电极可以连接至用于提供前一个像素行(或第(n-1)像素行)的发光信号EM(n-1)的第二发光信号线40。第四TFT T4可以根据通过第二发光信号线40施加的发光信号EM(n-1)导通或关断,并且可以被配置成在导通状态期间连接第三节点n3和第五节点n5。
在该实施方式中,第五TFT T5的第一电极可以连接至第二节点n2。第五TFT T5的第一电极可以连接至驱动TFT DT的栅电极、电容器Cst和第二TFT T2中的至少一个。例如,第五TFT T5的第一电极可以连接至驱动TFT DT的栅电极、电容器Cst和第二TFT T2的第一电极。第五TFT T5的第二电极可以连接至第三节点n3。第五TFT T5的第二电极可以连接至驱动TFT DT和第四TFT T4中的至少一个。例如,第五TFT T5的第二电极可以连接至驱动TFTDT的第二电极和第四TFT T4的第一电极。
第五TFT T5的栅电极可以连接至用于提供第(n)像素行的第二扫描信号S2(n)的第二扫描线36。第五TFT T5可以根据通过第二扫描线36施加的第(n)像素行的第二扫描信号S2(n)导通或关断。在导通状态期间,第五TFT T5可以连接第二节点n2和第三节点n3。
在另一实施方式中,第五TFT T5可以包括多个子晶体管。在此情况下,第五TFT T5可以是多晶体管、双晶体管或双重晶体管。例如,当第五TFT T5被实现为包括多个子晶体管时,第五TFT T5可以包括两个栅极。
当第五TFT T5包括多个子晶体管时,从第五TFT T5泄漏的电流可以被有效地减小。
在该实施方式中,第六TFT T6的第一电极连接至第一节点n1,并且第六TFT T6的第二电极可以连接至第四节点n4。第六TFT T6的第一电极可以连接至第一TFT T1和电容器Cst中的至少一个。例如,第六TFT T6的第一电极可以连接至第一TFT T1的第二电极和电容器Cst。第六TFT T6的第二电极可以连接至第三TFT T3和参考电压供应线33中的至少一个。例如,第六TFT T6的第一电极可以连接至第三TFT T3的第一电极和参考电压供应线33。
第六TFT T6的栅电极可以连接至用于提供第(n)像素行的发光信号EM(n)的第一发光信号线37。第六TFT T6可以根据通过第一发光信号线37施加的第(n)像素行的发光信号EM(n)导通或关断。在导通状态期间,第六TFT T6可以连接第一节点n1和第四节点n4。
在该实施方式中,发光元件OLED可以连接在第五节点n5与低电位电压供应线32之间。例如,发光元件OLED的阳极电极可以连接至第五节点n5,并且阴极电极可以连接至低电位电压供应线32。此处,低电位电压供应线32可以是用于供应低电位电压Vss的线。
在该实施方式中,发光元件OLED的一侧可以连接至第三TFT T3和第四TFT T4。发光元件OLED的另一侧可以连接至低电位电压供应线32。根据该实施方式,低电位电压供应线32可以被称为第二电压供应线,但是不限于此。通过低电位电压供应线32供应的电压可以低于通过高电位电压供应线(或第一电压供应线)31供应的电压。例如,通过低电位电压供应线32供应的电压可以包括接地电压。
根据该实施方式,发光元件OLED可以包括有机发光二极管、无机发光二极管和量子点发光元件中的至少一种。当发光元件OLED是有机发光二极管时,发光元件OLED的发光层EL可以包括包含有机材料的有机发光层EL。
根据本公开内容的实施方式,像素电路30中包括的TFT可以是P型晶体管。例如,像素电路30中包括的驱动TFT、第一TFT T1、第二TFT T2、第三TFT T3、第四TFT T4、第五TFTT5和第六TFT T6中的每一个都可以是P型晶体管。然而,本发明不限于此,并且根据该实施方式,至少一个TFT可以被实现为N型晶体管。
在P型TFT的情况下,每个驱动信号的低电平电压可以是用于导通TFT的栅极导通电压,并且每个驱动信号的高电平电压可以是用于关断TFT的栅极关断电压。在N型TFT的情况下,每个驱动信号的低电平电压可以是用于关断TFT的栅极关断电压,并且每个驱动信号的高电平电压可以是用于导通TFT的栅极导通电压。
低电平电压可以对应于低于高电平电压的预定电压(或预设电压)。高电平电压可以对应于高于低电平电压的预定电压(或预设电压)。
根据本公开内容的实施方式,低电平电压可以是第一电压,并且高电平电压可以是第二电压,但是不限于此。在此情况下,第一电压可以低于第二电压。
显示装置的像素电路30的驱动时段(或像素电路30)可以包括初始时段(或初始化时段)、采样时段和发光时段。在此情况下,图5和图6涉及初始时段,图7和图8涉及采样时段,并且图9和图10涉及发光时段。稍后将描述参照图5至图10的描述。
另外,像素电路30的驱动时段还可以包括保持时段。保持时段可以是像素电路30的驱动被维持停止特定时间的时段。
图4示出了与根据本公开内容的实施方式的显示装置的像素电路相关的信号的定时。图4示出了施加至图3的像素电路的信号以及根据所施加信号的状态的像素电路的驱动时段。
参照图4,可以向像素电路(例如,图3的像素电路30)供应第一电压(或高电位电压)Vdd、第二电压(或低电位电压)Vss、参考电压Vref和数据电压Vdata。第一电压(或高电位电压)Vdd、第二电压(或低电位电压)Vss和参考电压Vref可以是DC电压(或直流电压),并且数据电压Vdata可以是AC电压(或交流电压)。
在该实施方式中,第一电压Vdd可以具有高于第二电压Vss和参考电压Vref的电压值。第二电压Vss可以等于或小于参考电压Vref。数据电压Vdata可以具有特定范围内的电压值。例如,数据电压Vdata可以具有0V至10V之间的值,但是不限于此。
在该实施方式中,水平时间HT可以是一个像素行导通和关断一次的时间间隔。如果显示面板包括五个像素行,则显示面板导通一次的时间可以对应于所有五个像素行导通和关断一次的时间间隔,例如5HT。根据该实施方式,显示面板导通和关断一次的时间可以是一帧(1帧),但是不限于此。图4示出了设置在第(n)像素行中的像素电路的驱动定时,并且以下描述涉及设置在第(n)像素行中的像素电路。
参照图4,数据电压Vdata可以以1HT为单位被顺序施加至像素行。数据电压Vdata可以在第(n-2)水平时段401中被施加至第(n-2)像素行。数据电压Vdata可以在第(n-1)水平时段402中被施加至第(n-1)像素行。数据电压Vdata可以在第(n)水平时段403中被施加至第(n)像素行。
像素电路的驱动时段可以包括初始时段41、采样时段42、保持时段43和发光时段44。
在该实施方式中,可以在供应数据电压Vdata之前执行初始时段41。在初始时段41中,第(n-1)(或前一个)像素行的第一扫描信号S1(n-1)、第(n-1)像素行的第二扫描信号S2(n-1)和第(n)像素行的发光信号EM(n)可以作为低电平电压输入。第(n)像素行的第一扫描信号S1(n)、第(n)像素行的第二扫描信号S2(n)和第(n-1)像素行的发光信号EM(n-1)可以作为高电平电压输入。
例如,根据第(n)像素行的发光信号EM(n)作为低电平电压输入,并且第(n-1)像素行的第二扫描信号S2(n-1)作为低电平电压输入,初始时段41可以开始。第(n-1)像素行的第二扫描信号S2(n-1)作为低电平电压输入。在特定时间过去之后,第(n-1)像素行的第一扫描信号S1(n-1)可以作为低电平电压输入。当第(n-1)像素行的第二扫描信号S2(n-1)作为低电平电压输入时,可以维持初始时段41。
此处,低电平电压可以是小于高电平电压的电压值。低电平电压属于能够导通向其施加低电平电压的P型TFT或关断向其施加低电平电压的N型TFT的电压值范围,例如-8V至-12V范围内的电压,但是不限于此。高电平电压属于能够关断向其施加高电平电压的P型TFT或导通向其施加高电平电压的N型TFT的电压值范围,例如,6V至16V范围内的电压,但是不限于此。
在该实施方式中,第一扫描信号(例如,S1(n)、S1(n-1))的脉冲宽度可以窄于第二扫描信号(例如,S2(n)、S2(n-1))的脉冲宽度,但是不限于此。例如,第一扫描信号(例如,S1(n)、S1(n-1))的脉冲宽度可以等于或宽于第二扫描信号(例如,S2(n)、S2(n-1))的脉冲宽度。
在该实施方式中,第(n-1)像素行的第二扫描信号S2(n-1)的上升时间可以对应于初始时段41结束或第(n-1)像素行的HT结束的时间点。第(n-1)像素行的第一扫描信号S1(n-1)的上升时间可以早于第(n-1)像素行的第二扫描信号S2(n-1)的上升时间。
在该实施方式中,如图所示,自第(n-1)发光信号EM(n-1)的上升时间起的第一时间P1之后,可以出现第(n-1)像素行的第二扫描信号S2(n-1)的下降时间。初始时段41可以对应于第(n-1)像素行的第二扫描信号S2(n-1)为低电平电压的时段。在此情况下,第(n-1)发光信号EM(n-1)的上升时间可以比初始时段41开始的时间点提前第一时间P1。
此处,第一时间P1可以是预定时间段(或预设时间段或预设时段)。上升时间可以是信号(例如,S1(n)、S1(n-1)、S2(n)、S2(n-1)、EM(n)、EM(n-1))从低电平电压改变为高电平电压的时间点。下降时间可以是信号从高电平电压改变为低电平电压的时间点。
在该实施方式中,可以在向像素电路供应数据电压Vdata时执行采样时段42。在采样时段42中,第(n)像素行的第一扫描信号S1(n)和第(n)像素行的第二扫描信号S2(n)可以作为低电平电压输入。第(n-1)像素行的第一扫描信号S1(n-1)、第(n-1)像素行的第二扫描信号S2(n-1)、第(n-1)像素行的发光信号EM(n-1)和第(n)像素行的发光信号EM(n)可以作为高电平电压输入。
例如,根据第(n)像素行的发光信号EM(n)作为高电平电压输入,并且第(n)像素行的第二扫描信号S2(n)作为低电平电压输入,采样时段42可以开始。第(n)像素行的第二扫描信号S2(n)作为低电平电压输入。在特定时间过去之后,第(n)像素行的第一扫描信号S1(n)可以作为低电平电压输入。第(n)像素行的第一扫描信号S1(n)作为低电平电压输入的定时可以根据第一扫描信号和第二扫描信号的脉冲宽度变化而改变。
在该实施方式中,预定时间(或预设时间),例如,第二时间P2可以存在于第(n)像素行的第二扫描信号S2(n)从高电平电压输入至低电平电压的时间点与第(n)像素行的发光信号EM(n)从低电平电压输入至高电平电压的时间点之间。例如,第二时间P2可以是0.3μs(微秒),但是不限于此。它可以基于根据显示面板的水平长度生成的延迟而增加(例如,5μs或更多)。在此情况下,可以确保用于防止第一电压Vdd与参考电压Vref之间短路的时间间隔(或余量)。
在该实施方式中,在比采样时段42结束的时间点(或当第(n)像素行的第二扫描信号从低电平电压改变为高电平电压时)提前第三时间P3的时间点,第(n)像素行的第一扫描信号可以从低电平电压改变为高电平电压。第(n)像素行的第一扫描信号S1(n)的上升时间可以比第(n)像素行的第二扫描信号S2(n)的上升时间提前预定时间间隔(或预设区间)例如第三时间P3。
在该实施方式中,在第(n)像素行的第二扫描信号S2(n)为低电平电压时,可以维持采样时段42。
在该实施方式中,可以在采样时段42之后执行保持时段43。保持时段43可以从第(n)像素行的第二扫描信号S2(n)从低电平电压改变为高电平电压的时间点维持至第(n)像素行的发光信号EM(n)从高电平电压改变为低电平电压的时间点。
在保持时段43中,第(n-1)像素行的第一扫描信号S1(n-1)、第(n-1)像素行的第二扫描信号S2(n-1)、第(n)像素行的发光信号EM(n)、第(n)像素行的第一扫描信号S1(n)和第(n)像素行的第二扫描信号S2(n)可以作为高电平电压输入。第(n-1)像素行的发光信号EM(n-1)可以作为高电平电压和/或低电平电压输入。例如,在保持时段43中,第(n-1)像素行的发光信号EM(n-1)可以在1HT内作为高电平电压输入,并且然后在1HT内作为低电平电压输入。
在该实施方式中,在保持时段43中,像素电路的操作不会发生变化。例如,在保持时段43中,可以恒定地维持紧接在采样时段42之后的状态,诸如电压没有被施加至像素电路并且被暂时停止。
在该实施方式中,可以在采样时段42和/或保持时段43之后执行发光时段44。在发光时段44中,第(n-1)像素行的第一扫描信号S1(n-1)、第(n-1)像素行的第二扫描信号S2(n-1)、第(n)像素行的第一扫描信号S1(n)和第(n)像素行的第二扫描信号S2(n)可以作为高电平电压输入。第(n)像素行的发光信号EM(n)和第(n-1)像素行的发光信号EM(n-1)可以作为低电平电压输入。
在该实施方式中,图4的实线脉冲指示施加信号的示例,并且虚线脉冲指示在施加至像素电路的过程中生成信号延迟的示例。换言之,第一扫描信号S1(n-1)和S1(n)、第二扫描信号S2(n-1)和S2(n)、以及发光信号EM(n-1)和EM(n)以与图4的实线脉冲基本相同的形式被提供给栅极驱动电路中的像素电路,然而,在其提供过程中可能生成延迟,由此信号可以以虚线的形式被施加至像素电路。这可以被视为与像素电路的驱动相关联的误差范围,这可以被认为包括在此处的实施方式的范围内。例如,即使在信号从低电平电压改变为高电平电压时出现延迟,并且信号以诸如虚线的形式出现,该信号也可以包括在本实施方式的范围内。
与初始时段41、采样时段42和发光时段44相关的更多具体细节可以参照下述图5至图10。在以下附图中,可以省略与上述内容相同的内容。
图5示出了根据本公开内容的一个实施方式的显示装置的初始时段中的像素电路的驱动。例如,图5示出了像素电路(例如,图3的像素电路30)在图4的初始时段41中的操作。
参照图5,在图4的初始时段41中,第二TFT T2、第三TFT T3和第六TFT T6可以导通。第六TFT T6导通以将第一节点n1初始化为参考电压Vref,并且第三TFT T3导通以将第五节点n5初始化为参考电压Vref。发光元件OLED的阳极电极可以被初始化为参考电压Vref。
根据本公开内容的实施方式,在初始时段中,第二TFT T2导通,以使参考电压Vref可以输入至驱动TFT DT的栅电极。参考电压Vref可以被操作为用于初始化驱动TFT DT的初始化电压。第一电压Vdd可以输入至驱动TFT DT的第一电极(或源电极)。在此情况下,驱动TFT DT的栅极-源极电压可以对应于“参考电压Vref-第一电压Vdd”。
图6示出了根据本公开内容的实施方式的显示装置的初始时段的信号流。例如,图6示出了电压在初始时段被施加在像素电路的平面上的路径,但是不限于此。图6示出了包括TFT在像素电路(例如,n级62的像素电路600和(n-1)级的像素电路610)的平面上的连接关系的各种元件。
在该实施方式中,像素电路600和610可以包括用于供应数据电压Vdata的数据线611、用于供应参考电压Vref的参考电压供应线612、以及用于供应高电位电压的第一电压供应线613。
在该实施方式中,用于供应低电位电压的第二电压供应线可以连接至发光元件OLED(或发光元件的阴极),由此第二电压供应线可以设置在发光元件OLED的上端。根据该实施方式,第二电压供应线可以与数据线611、参考电压供应线612和/或第一电压供应线613平行布置,但是不限于此。
在该实施方式中,数据线611、参考电压供应线612和第一电压供应线613中的至少一些可以平行布置。例如,如图所示,数据线611、参考电压供应线612和第一电压供应线613可以平行布置。
在该实施方式中,参考电压供应线612可以设置在第一电压供应线613与数据线611之间。参考电压供应线612与第一电压供应线613之间的距离可以比参考电压供应线612与数据线611之间的距离短。
在一个实施方式中,第一TFT T1、第五TFT T5、第六TFT T6和驱动TFT DT可以设置在数据线611与参考电压供应线612之间的区域中。在另一实施方式中,可以省略第一TFTT1、第五TFT T5、第六TFT T6和驱动TFT DT中的至少一个,或者可以在参考电压供应线612与第一电压供应线613之间的区域中另外设置另一TFT。
数据线611、参考电压供应线612和第一电压供应线613可以由与TFT(例如,第一TFT T1至第六TFT T6和驱动TFT DT)的源电极或漏电极(第一电极或第二电极)相同或相似的材料制成。例如,数据线611、参考电压供应线612和第一电压供应线613可以对应于像素电路的源极和/或漏极层。在此情况下,数据线611、参考电压供应线612和第一电压供应线613的至少一部分可以设置在与TFT的源电极和/或漏电极(第一电极或第二电极)的至少一部分相同的层上。与其相关的更具体的示例可以参照图14。
在该实施方式中,像素电路的发光信号线和扫描线中的至少一些可以彼此平行布置。例如,如图所示,用于供应第(n)像素行的第一扫描信号S1(n)的第一扫描线(例如,图3的第一扫描线35)、用于供应第(n)像素行的第二扫描信号S2(n)的第二扫描线(例如,图3的第二扫描线36)、用于供应第(n)像素行的发光信号EM(n)的第一发光信号线(例如,图3的发光信号线37)、用于供应第(n-1)像素行的第二扫描信号S2(n-1)的第三扫描线(例如,图3的第三扫描线38)以及用于供应第(n-1)像素行的第一扫描信号S1(n-1)的第四扫描线(例如,图3的第四扫描线39)可以平行布置。
在该实施方式中,像素电路的发光信号线和扫描线可以由与TFT(例如,第一TFTT1至第六TFT T6和驱动TFT DT)的栅电极相同或相似的材料制成。例如,像素电路的发光信号线和扫描线可以对应于像素电路的栅极层。在此情况下,发光信号线和扫描线的至少一部分可以设置在与TFT的栅电极的至少一部分相同的层上。与其相关的示例可以参照图14。
在该实施方式中,TFT的有源层615可以设置在像素电路中。有源层615的至少一部分可以形成多个TFT的有源层。例如,可以通过连接第四TFT T4和第三TFT T3的有源层来配置有源层615的一部分。有源层615的另一部分,例如与第四TFT T4和第三TFT T3的有源层分离的另一部分,可以形成第五TFT T5的有源层。然而,这仅仅是示例,并且有源层615的布置可以根据设计类型而改变。
在该实施方式中,有源层可以形成在比对应于栅电极的发光线(或发光信号)和/或扫描线(或扫描信号)的层以及数据线611、参考电压供应线612和第一电压供应线613的层更低端(或更低侧)处。其更具体的示例可以参照图14进行描述。
参照图6,用于供应第(n-1)第一扫描信号S1(n-1)的扫描线可以连接至第(n-1)级(或第(n-1)像素行)61的第一TFT T1和第(n)级(或第(n)像素行)62的第三TFT T3。因此,第(n-1)第一扫描信号S1(n-1)可以被供应给第(n-1)级61的第一TFT T1和第(n)级62的第五TFT T5。
在该实施方式中,第(n-1)级61的第一TFT T1可以设置成对应于第(n)级62的第一TFT T1。例如,即使第(n-1)级61的第一TFT T1可以与第(n)级62的第一TFT T1不同地定位,它们也可以相对于一个像素电路设置在相同的位置处。对于另一示例,考虑到在像素电路中执行的功能,第(n-1)级61的第一TFT T1可以与第(n)级62的第一TFT T1相同。
根据该实施方式,第(n-1)级61的第一TFT T1可以称为第七TFT(或第七晶体管),以区别于第(n)级62的第一TFT T1,但是不限于此。
在该实施方式中,第(n-1)级61和第(n)级62可以共享用于供应第(n-1)第一扫描信号S1(n-1)的扫描线。例如,可以通过一个扫描线将扫描信号供应给布置在不同像素行中的TFT。在此情况下,与在每个像素行中布置用于供应第(n-1)第一扫描信号S1(n-1)的扫描线的情况相比,可以减小电路面积。
根据该实施方式,根据第(n-1)级61和第(n)级62共享用于供应第(n-1)第一扫描信号S1(n-1)的扫描线,布局可以被布置(或配置)成与用于供应第(n-1)第一扫描信号S1(n-1)的扫描线的至少一部分交叠,如图6所示。
在该实施方式中,第(n)级62和第(n+1)级(未示出)可以共享用于供应第(n)第一扫描信号S1(n)的扫描线。在这方面,这与共享用于供应第(n-1)第一扫描信号S1(n-1)的扫描线的示例基本相同,因此将省略其详细描述。
参照图6,在初始时段(例如,图4的初始时段41)中,设置在第(n)级62中的像素电路(例如,图3的像素电路30)的第二TFT T2、第三TFT T3和第六TFT T6可以在导通状态下操作。在此情况下,第二TFT T2的第一电极和第二电极(或者源电极和漏电极)可以连接,第三TFT T3的第一电极和第二电极(或者源电极和漏电极)可以连接,并且第六TFT T6的第一电极和第二电极(或者源电极和漏电极)可以连接。另外,如图所示,第二TFT T2、第三TFT T3和第六TFT T6中的每一个中的第一电极和第二电极被连接,由此可以通过第二TFT T2、第三TFT T3和第六TFT T6施加电压(或者电流可以流动)。
当第(n)级62的像素电路600在初始时段中操作时,第(n-1)级61的像素电路610可以执行比第(n)级62的像素电路600提前1HT的操作。例如,当第(n)级62的像素电路600在初始时段中操作时,第(n-1)级61的像素电路610可以执行采样时段的操作。将参照图7和图8描述采样时段的操作。
图7示出了根据本公开内容的一个实施方式的显示装置的采样时段中的像素电路的驱动。在下文中,将省略与图5和图6相同的内容。
参照图7,在采样时段(例如,图4的采样时段42)中,第(n)像素行(或第(n)级)62的第一TFT T1可以由第一扫描信号S1(n)导通,并且第五TFT T5可以由第二扫描信号S2(n)导通。在此情况下,数据电压Vdata可以被充入电容器Cst中。
在该实施方式中,与驱动TFT DT的高电位电压Vdd和阈值电压Vth之和对应的“Vdd+Vth”电平的电压可以在采样时段期间由第五TFT T5充入第二节点n2中。
根据本公开内容的实施方式,在采样时段中,可以向驱动TFT DT的栅电极施加(或输入)与高电位电压Vdd和阈值电压之和对应的电压,即完成阈值电压Vth补偿的“Vdd+Vth”电压。高电位电压Vdd可以施加至驱动TFT DT的源电极。在此情况下,驱动TFT DT的栅极-源极电压可以对应于阈值电压Vth。
在采样时段中,数据电压Vdata可以通过第一TFT T1供应给第一节点n1。电容器Cst可以充入第一节点n1的电压与第二节点n2的电压之间的电压差。因此,当数据电压Vdata在采样时段中被施加至第一节点n1,并且驱动TFT DT的阈值电压Vth的补偿在第二节点n2中完成时,阈值电压Vth的补偿完成的数据电压“Vdd+Vth-Vdata”可以被施加至驱动TFT DT的栅电极。
根据该实施方式,可以改变驱动TFT DT的阈值电压Vth。通过采样时段中的操作,例如,采样操作,显示面板中包括的子像素中的每一个的驱动TFT DT可以对阈值电压Vth被补偿的栅极-源极电压Vgs进行采样,并且可以将采样的栅极-源极电压Vgs设置为驱动电压。因此,像素电路可以向发光元件OLED供应与数据电压Vdata对应的电流,而不受驱动TFTDT的可变阈值电压Vth的影响。因此,发光元件OLED可以具有与数据电压Vdata对应的发光特性,而不受驱动TFT DT的阈值电压Vth的影响。
图8示出了根据本公开内容的实施方式的显示装置的采样时段中的信号流。
参照图8,在采样时段中设置在第(n)级62中的像素电路600的第一TFT T1和第五TFT T5可以在导通状态下操作。在此情况下,第一TFT T1的第一电极和第二电极(或者源电极和漏电极)可以连接,并且第五TFT T5的第一电极和第二电极(或者源电极和漏电极)可以连接。另外,如图所示,第一TFT T1和第五TFT T5中的每一个中的第一电极和第二电极被连接,由此可以通过第一TFT T1和第五TFT T5施加电压(或者电流可以流动)。
当第(n)级62的像素电路600在采样时段中操作时,第(n-1)级61的像素电路610可以执行比第(n)级62的像素电路600提前1HT的操作。例如,当第(n)级62的像素电路600在采样时段中操作时,第(n-1)级61的像素电路610可以执行保持时段的操作。保持时段可以是像素电路的状态(例如,像素电路610的状态),例如,在采样操作之后设置的电压(或预设电压值),即,驱动TFT DT的栅极-源极电压Vgs被保持(或暂停)的时段。
根据该实施方式,在保持时段中,像素电路可以维持在恒定状态下。例如,所有第一TFT T1至第六TFT T6可以维持关断状态。对于另一示例,在保持时段的至少一部分中,第四TFT T4可以导通,但是第一TFT T1、第二TFT T2、第三TFT T3、第五TFT T5和第六TFT T6可以关断。保持时段可以从采样时段结束的时间点维持至发光时段开始的时间点。
图9示出了根据本公开内容的一个实施方式的显示装置的发光时段中的像素电路的驱动。例如,图9示出了像素电路(例如,图3的像素电路30)在图4的发光时段44中的操作。
参照图9,第四TFT T4和第六TFT T6在发光时段中导通,并且第一TFT T1至第三TFT T3和第五TFT T5可以关断。另外,驱动TFT DT可以在发光时段中导通。根据第四TFT T4导通,与存储在电容器Cst中的电压对应的OLED驱动电压可以被供应给发光元件OLED。发光元件OLED可以响应于OLED驱动电压的供应而发光。
根据本公开内容的实施方式,当参考电压Vref在发光时段中通过第六TFT T6被施加至第一节点n1时,第一节点n1的电压可以改变为“Vdata-Vvref”,并且变化的电压“Vdata-Vvref”可以通过电容器Cst的耦接施加至第二节点n2。因此,在发光时段中,“Vdd+Vth+(Vref-Vdata)”可以施加至驱动TFT DT的栅电极。第一电压Vdd可以施加至驱动TFT DT的源电极。在此情况下,驱动TFT DT的栅极-源极电压Vgs可以确定为“Vth+(Vref-Vdata)”。因此,驱动TFT DT可以生成与“Vref-Vdata”成比例的电流,而不受阈值电压Vth的影响,并且可以通过第四TFT T4向发光元件OLED供应电流。
图10示出了根据本公开内容的一个实施方式的显示装置的发光时段中的信号流。例如,图10示出了电压在发光时段被施加在像素电路的平面上的路径。
参照图10,在发光时段(例如,图4的发光时段44)中,设置在第(n)级62中的像素电路(例如,图3的像素电路30)的第四TFT T4和第六TFT T6可以在导通状态下操作。在此情况下,第四TFT T4的第一电极和第二电极(或者源电极和漏电极)可以连接,并且第六TFT T6的第一电极和第二电极(或者源电极和漏电极)可以连接。另外,如图所示,第四TFT T4和第六TFT T6中的每一个中的第一电极和第二电极被连接,由此可以通过第四TFT T4和第六TFT T6施加电压(或者电流可以流动)。
在该实施方式中,当在发光时段中向发光元件OLED供应电压时,发光元件OLED可以发光。
在下文中,可以省略上述像素电路(例如,图3至图10的像素电路)的冗余描述。
图11示出了根据本公开内容的一个实施方式的显示装置的像素电路的另一示例。
参照图11,像素电路110可以包括七个薄膜晶体管TFT(或晶体管)、一个电容器和发光元件OLED。例如,像素电路可以包括驱动TFT DT、第一TFT T1、第二TFT T2、第三TFTT3、第四TFT T4、第五TFT T5、第六TFT T6、电容器Cst和发光元件OLED。
在该实施方式中,第一TFT T1和第三TFT T3可以连接至用于提供第(n)像素行的第一扫描信号S1(n)的扫描线112。例如,第一TFT T1的栅电极和第三TFT T3的栅电极可以连接至用于提供第(n)像素行的第一扫描信号S1(n)的扫描线112。在此情况下,第一TFT T1和第三TFT T3可以由第(n)像素行的第一扫描信号S1(n)导通(或接通)或关断(或截止)。
例如,第一TFT T1和第三TFT T3可以是P型晶体管。在此情况下,当第(n)像素行的第一扫描信号S1(n)是高电平电压时,第一TFT T1和第三TFT T3可以关断,而当第(n)像素行的第一扫描信号S1(n)是低电平电压时,第一TFT T1和第三TFT T3可以导通。当第一TFTT1和第三TFT T3导通时,源电极和漏电极可以连接。当第一TFT T1和第三TFT T3关断时,源电极和漏电极可以被阻断(或分离)。
在该实施方式中,第四TFT T4可以连接至用于供应第(n)像素行的发光信号EM(n)的发光信号线111。第四TFT T4可以是P型晶体管。在此情况下,当第(n)像素行的发光信号EM(n)是高电平电压时,第四TFT T4可以关断,并且当第(n)像素行的发光信号EM(n)是低电平电压时,第四TFT T4可以导通。当第四TFT T4导通时,源电极和漏电极可以彼此连接。当第四TFT T4关断时,源电极和漏电极可以被阻断(或分离)。
与图3的实施方式相比,图11的实施方式可以省略供应第(n-1)像素行的第一扫描信号S1(n-1)的扫描线(例如,图3的第四扫描线39)和用于供应第(n-1)像素行的发光信号EM(n-1)的第二发光信号线(例如,图3的第二发光信号线40)。在此情况下,也可以改变像素电路110的平面布局,并且可以参照图13描述其实施方式。
图12示出了与根据图11的实施方式的显示装置的像素电路相关的信号的定时。图12示出了施加至图11的像素电路的信号以及根据所施加信号的状态的像素电路的驱动时段。
参照图12,可以向像素电路(例如,图11的像素电路110)供应第一电压(或高电位电压)Vdd、第二电压(或低电位电压)Vss、参考电压Vref和数据电压Vdata。
在该实施方式中,像素电路的驱动时段可以包括初始时段121、采样时段122、保持时段123和发光时段124。
在该实施方式中,在初始时段121中,第(n-1)像素行的第二扫描信号S2(n-1)可以作为低电平电压输入。第(n)像素行的第一扫描信号S1(n)、第(n)像素行的第二扫描信号S2(n)和第(n)像素行的发光信号EM(n)可以作为高电平电压输入。
在该实施方式中,第(n)像素行的发光信号EM(n)的上升时间可以比初始时段121的开始时间提前第一时间PP1。第一时间PP1可以是预定时间(或预设时间)。
在该实施方式中,在采样时段122中,第(n)像素行的第一扫描信号S1(n)和第(n)像素行的第二扫描信号S2(n)可以作为低电平电压输入。第(n-1)像素行的第二扫描信号S2(n-1)和第(n)像素行的发光信号EM(n)可以作为高电平电压输入。
在该实施方式中,采样时段122的开始时间点可以对应于第(n)像素行的第二扫描信号S2(n)为低电平电压的时段。第(n)像素行的第二扫描信号S2(n)从高电平电压改变为低电平电压的下降时间可以对应于采样时段122的开始点。
在该实施方式中,第(n)像素行的第二扫描信号S2(n)的下降时间可以比第(n-1)像素行的第二扫描信号S2(n-1)的上升时间延迟第二时间PP2。在此情况下,可以确保第一电压Vdd与参考电压Vref之间的短(或短路)余量。例如,可以在供应给像素电路的第(n-1)像素行的第二扫描信号S2(n-1)与第(n)像素行的第二扫描信号S2(n)之间设置第二时间PP2的间隔,从而防止第二TFT T2和第五TFT T5同时导通。
在该实施方式中,第(n)像素行的第一扫描信号S1(n)可以在采样时段122中的预定时段内保持低电压电平。在预定时段过去之后,第(n)像素行的第一扫描信号S1(n)可以改变为高电平电压。例如,第(n)像素行的第一扫描信号S1(n)可以在距采样时段122之后的保持时段123的第三时间PP3之前从低电平电压改变为高电平电压。响应于保持时段123的开始点,第(n)像素行的第二扫描信号S2(n)可以从低电平电压改变为高电平电压。
在该实施方式中,第(n)像素行的第一扫描信号S1(n)在距采样时段122之后的保持时段123的第三时间PP3之前从低电平电压改变为高电平电压,从而防止数据电压Vdata在保持时段123中混合。
在该实施方式中,可以在采样时段122和/或保持时段123之后执行发光时段124。在发光时段124中,第(n-1)像素行的第二扫描信号S2(n-1)、第(n)像素行的第一扫描信号S1(n)和第(n)像素行的第二扫描信号S2(n)可以作为高电平电压输入。第(n)像素行的发光信号EM(n)可以作为低电平电压输入。
在该实施方式中,图12的实线脉冲指示施加信号的示例,并且虚线脉冲指示在施加至像素电路的过程中生成信号延迟的示例。换言之,第一扫描信号S1(n)、第二扫描信号S2(n-1)和S2(n)以及发光信号EM(n)以与图12的实线脉冲基本相同的形式被提供给栅极驱动电路中的像素电路,然而,在其提供过程中可能生成延迟,由此信号可以以虚线脉冲的形式被施加至像素电路。这可以被视为与像素电路的驱动相关联的误差范围,这可以被认为包括在此处的实施方式的范围内。例如,即使在信号从低电平电压改变为高电平电压时出现延迟,并且信号以诸如虚线的形式出现,该信号也可以包括在本实施方式的范围内。
图13是根据图11的一个实施方式的显示装置的像素电路的平面图。在下文中,可以省略与图6相同的内容。
参照图13,像素电路可以包括用于供应数据电压Vdata的数据线131、用于供应参考电压Vref的参考电压供应线132、以及用于供应高电位电压的第一电压供应线133。
在该实施方式中,参考电压供应线132可以设置在第一电压供应线133与数据线131之间。参考电压供应线132与第一电压供应线133之间的距离可以大于参考电压供应线132与数据线131之间的距离。
在一个实施方式中,第三TFT T3、第四TFT T4、第五TFT T5、第六TFT T6和驱动TFTDT可以设置在参考电压供应线132与第一电压供应线133之间的区域中。根据本公开内容的另一实施方式,可以省略第三TFT T3、第四TFT T4、第五TFT T5、第六TFT T6和驱动TFT DT,或者可以在参考电压供应线132与第一电压供应线133之间的区域中另外布置另一TFT。
数据线131、参考电压供应线132和第一电压供应线133可以由与TFT(例如,第一TFT T1至第六TFT T6和驱动TFT DT)的源电极或漏电极(第一电极或第二电极)相同或相似的材料制成。在此情况下,数据线131、参考电压供应线132和第一电压供应线133的至少一部分可以设置在与TFT的源电极和/或漏电极(第一电极或第二电极)的至少一部分相同的层上。与其相关的更具体的示例可以参照图14。
在该实施方式中,像素电路的发光信号线和扫描线中的至少一些可以彼此平行布置。例如,如图所示,用于供应第(n-1)像素行的第二扫描信号S2(n-1)的第一扫描线134、用于供应第(n)像素行的第二扫描信号S2(n)的第二扫描线135、用于供应第(n)像素行的发光信号的发光信号线136和137、以及用于供应第(n)像素行的第一扫描信号S1(n)的第一扫描线138可以平行布置。
在该实施方式中,发光信号线136和137可以是多个发光信号线。在此情况下,第一发光信号线136连接至第六TFT T6,并且第二发光信号线137可以连接至第四TFT T4。尽管第一发光信号线136和第二发光信号线137在图13中分开示出,但是根据该实施方式,第一发光信号线136和第二发光信号线137的至少一部分可以连接。
在该实施方式中,像素电路的发光信号线和扫描线可以由与TFT(例如,第一TFTT1至第六TFT T6和驱动TFT DT)的栅电极相同或相似的材料制成。在此情况下,发光信号线和扫描线的至少一部分可以设置在与TFT的栅电极的至少一部分相同的层上。与其相关的示例可以参照图14。
在该实施方式中,TFT的有源层139可以设置在像素电路中。有源层139的至少一部分可以形成多个TFT的有源层。例如,可以通过连接第三TFT T3和第四TFT T4的有源层来配置有源层139的一部分。有源层139的另一部分,例如与第三TFT T3和第四TFT T4的有源层分离的另一部分,可以形成第五TFT T5和第二TFT T2的有源层。然而,这仅仅是示例,并且有源层139的布置可以根据设计类型而改变。
图14是根据本公开内容的一个实施方式的显示装置的像素电路的截面图。例如,图14描述了根据本公开内容的实施方式的显示装置中的有源层141、栅极层142以及源极和漏极(源极/漏极)层143的布置。
图14所示的截面通常适用于本公开内容的各种实施方式。例如,根据图6的实施方式和图13的实施方式的像素电路中的每一个的有源层141、栅极层142和源极/漏极层143可以如图14所示设置。
参照图14,可以在第一衬底1401上设置第一缓冲层1402。第一衬底1401可以是玻璃或塑料衬底。当第一衬底1401是塑料衬底时,通过使用聚酰亚胺基或聚碳酸酯基材料,第一衬底1401可以具有柔性。
在该实施方式中,第一衬底1401可以包括柔性衬底,该柔性衬底的至少一部分具有弯曲形状。在此情况下,根据本公开内容的实施方式的像素电路可以设置在第一衬底1401的至少一部分上。
第一缓冲层1402由绝缘材料形成,并且可以由一个或更多个绝缘层形成。例如,第一缓冲层1402可以由一种或更多种无机绝缘材料形成。当第一缓冲层1402由一个或更多个绝缘层形成时,第一缓冲层1402可以是多缓冲层,但是不限于此。可以在第一缓冲层1402上形成金属层1403,并且可以形成第二缓冲层1404以覆盖金属层1403。第二缓冲层1404可以由无机绝缘材料形成,并且可以由一个或更多个绝缘层形成,但是不限于此。
金属层1403可以通过光刻工艺被图案化。金属层1403可以包括遮光图案。遮光图案阻挡外部光,以防止光照射至TFT的有源层,从而防止在像素区域中形成TFT的光电流。当遮光图案由与感测区域中待移除的金属层(例如,阴极)相比对激光烧蚀工艺中使用的激光波长具有低吸收系数的金属形成时,遮光图案可以用作在激光烧蚀工艺中阻挡激光束LB的屏蔽层。
可以在第二缓冲层1404上设置栅极绝缘层1405和有源层141(例如,图6的有源层615、图13的有源层139)。栅极绝缘层1405可以由无机绝缘材料形成,但是不限于此。
可以在栅极绝缘层1405上形成栅极层142。栅极层142可以通过光刻工艺被图案化。栅极层142可以用作用于将栅极线、多个TFT T1至T6和DT的每一个中的栅电极、存储电容器的下电极和金属层1403连接至另一金属层的图案,例如源极/漏极层143的图案,例如跳线图案。
在该实施方式中,栅极层142可以形成扫描线和发光信号线。例如,栅极层142可以形成用于供应第一扫描信号或第二扫描信号(例如,S1(n)、S1(n-1)、S2(n)、S2(n-1))的扫描线以及用于供应发光信号(例如,EM(n-1)、EM(n))的发光信号线。
有源层141可以由第二缓冲层1404上的半导体材料形成,并且可以通过光刻工艺被图案化。有源层141可以包括像素电路的TFT和栅极驱动器的TFT的每一个中的有源图案。有源层141的一部分可以通过离子掺杂被金属化。金属化部分可以用作用于在像素电路的一些节点处连接金属层的跳线图案,从而连接像素电路的部件。
在该实施方式中,有源层141可以由多晶硅形成。在此情况下,有源层141的预定部分可以掺杂有杂质。有源层141可以由非晶硅a-Si或诸如并五苯的各种有机半导体材料制成。当有源层141由多晶硅形成时,形成非晶硅,且非晶硅结晶化以改变成多晶硅。作为结晶方法,可以应用各种方法,例如Lapid热退火LTA、金属诱导横向结晶MILC、顺序横向凝固SLS等,但是不限于此。根据该实施方式,有源层141可以由氧化物制成。
可以在栅极绝缘层1405和栅极层142上或周围设置绝缘夹层1406。在该实施方式中,栅极绝缘层1405可以由绝缘材料例如硅氧化物层SiOx或硅氮化物层形成,或者可以由有机绝缘材料形成,但是不限于此。栅电极104可以由各种导电材料例如Mg、Al、Ni、Cr、Mo、W、MoW、Au或其合金形成,但是不限于此。可以在栅极绝缘层1405上设置用于覆盖栅极层142的绝缘夹层1406。可以在绝缘夹层1406上设置附加金属层1407。例如,当绝缘夹层1406包括多个绝缘层时,附加金属层1407可以设置在一些绝缘层上。附加金属层1407可以通过光刻工艺被图案化。附加金属层1407可以包括金属图案,例如存储电容器(例如,图3的电容器Cst)的上电极。
可以在绝缘夹层1406上设置源极/漏极层143。源极/漏极层143可以形成为穿透第二缓冲层1404、绝缘夹层1406和栅极绝缘层1405的至少一部分。例如,源极/漏极层143可以被设置成穿过接触孔,该接触孔穿过第二缓冲层1404、栅极绝缘层1405和绝缘夹层1406的至少一部分。在此情况下,源极/漏极层143可以连接至设置在第二缓冲层1404、绝缘夹层1406或栅极绝缘层1405下方的另一层的至少一部分,例如栅极层142的至少一部分。
在该实施方式中,源极/漏极层143可以形成用于供应数据电压Vdata的数据线、用于供应参考电压Vref的参考电压供应线、以及用于供应高电位电压的第一电压供应线。
可以在源极/漏极层143上设置用于覆盖源极/漏极层143的平坦化层1408。可以在平坦化层1408上设置堤层1409和阳极电极1410。平坦化层1408可以包括用于平坦化表面的有机绝缘材料,但是不限于此。根据该实施方式,平坦化层1408可以包括多个平坦化层,但是不限于此。
在该实施方式中,堤层1409可以包括堤部和/或间隔部。阳极电极1410可以是构成发光元件(例如,图3的发光元件OLED)的电极。阳极电极1410的至少一部分可以设置在堤层1409的下端处。阳极电极和堤层1409的至少一部分可以被设置成穿过接触孔(附图标记),该接触孔穿过平坦化层1408、绝缘夹层1406和栅极绝缘层1405的至少一部分。
可以在阳极电极1410上设置发光层EL和阴极电极。发光元件可以统称为阳极电极1410、发光层和阴极电极。然而,根据该实施方式,可以另外包括一些元件,或者可以移除一些元件,但是不限于此。
根据本公开内容的实施方式的像素电路的栅极层、有源层和源极/漏极层可以如图14所示布置,但是不限于此。然而,布置关系可以根据实施方式而改变。
图15示出了根据本公开内容的实施方式的显示装置中包括的栅极驱动电路的一个示例。例如,图15描述了栅极驱动电路对称布置的情况。
参照图15,栅极驱动电路可以形成在显示面板(例如,图1的显示面板10)中形成的有源区域A/A的至少一侧。栅极驱动电路连接至有源区域A/A,并且被配置成向有源区域A/A提供用于驱动显示面板的信号。
根据本公开内容的实施方式,栅极驱动电路可以被配置成包括两个区域,并且可以分别布置在有源区域A/A的一侧和另一侧。例如,栅极驱动电路的第一区域1501可以设置在有源区域A/A的左侧,并且第二区域1502可以设置在有源区域A/A的右侧。根据本公开内容的另一实施方式,当有源区域形成为圆形形状(或者椭圆形、多边形、无定形形状)时,第一区域1501被布置成与有源区域A/A的边缘的至少一部分相邻,并且第二区域1502被布置成与有源区域A/A的边缘的至少另一部分相邻。
在该实施方式中,栅极驱动电路中包括的第一区域1501和第二区域1502可以是对称的。
例如,栅极驱动电路的第一区域1501和第二区域1502中的每一个均可以包括用于驱动每个像素行的发光信号级EM、第一扫描信号级S1和第二扫描信号级S2。发光信号级EM可以向像素电路提供发光信号(例如,EM(n))。第一扫描信号级S1可以向像素电路提供第一扫描信号(例如,S1(n)、S1(n-1))。第二扫描信号级S2可以向像素电路提供第二扫描信号(例如,S2(n)、S2(n-1))。
每个级可以布置成使得第一区域1501和第二区域1502彼此对称,其间插入有有源区域A/A。在此情况下,栅极驱动电路可以同时向第一区域1501和第二区域1502的每一个中的一个像素电路提供用于驱动像素的信号。该信号提供方法有效地减少了信号传输所需的时间,从而使得能够快速地执行像素驱动。
在该实施方式中,栅极驱动电路的第一区域1501和第二区域1502的每一个的宽度可以为350μm至450μm。然而,这仅仅是示例,并且本公开内容的实施方式不限于此。
根据该实施方式,第一区域1501可以是第一栅极驱动电路,并且第二区域1502可以是第二栅极驱动电路,但是本公开内容的实施方式不限于此。另外,栅极驱动电路的每个区域中还可以包括图中未示出的其他部件。例如,当第三扫描信号被提供给像素电路时,还可以包括用于提供第三扫描信号的第三扫描信号级,并且第三扫描信号级可以被布置成在第一区域1501和第二区域1502中的每一个中对称。
图16示出了根据本公开内容的实施方式的显示装置中包括的栅极驱动电路的另一示例。例如,图16描述了栅极驱动电路不对称布置的情况。在下文中,可以省略或简化对与图15基本相同的内容的描述。
参照图16,栅极驱动电路可以被划分为设置在有源区域A/A的至少两侧(或两侧)的第一区域1601和第二区域1602。例如,第一区域1601可以设置在有源区域A/A的左侧,并且第二区域1602可以设置在有源区域A/A的右侧。根据本公开内容的另一实施方式,当有源区域形成为圆形形状(或者椭圆形、多边形、无定形形状)时,第一区域1601被布置成与有源区域A/A的边缘的至少一部分相邻,并且第二区域1602被布置成与有源区域A/A的边缘的至少另一部分相邻。
在该实施方式中,栅极驱动电路中包括的第一区域1601和第二区域1602可以包括不同的配置。例如,如图所示,第一区域1601包括第一扫描信号级S1,并且第二区域1602包括发光信号级EM和第二扫描信号级S2。在另一示例中,第一区域1601包括第二扫描信号级S2,并且第二区域1602包括发光信号级EM和第一扫描信号级S1。
根据该实施方式,栅极驱动电路还可以包括用于向像素电路提供特定信号的配置(在下文中称为特定信号级)。在此情况下,特定信号级可以被实现为包括在第一区域1601和第二区域1602中的至少一个中。例如,特定信号级可以被实现为包括在第一区域1601中。对于另一示例,特定信号级可以被划分为两个,并且被实现为包括在第一区域1601和第二区域1602的每一个中。在此情况下,包括在第一区域1601和第二区域1602的每一个中的特定信号级可以是对称的。
在根据本公开内容的一些实施方式的像素电路和显示装置中,由于开关晶体管设置在驱动晶体管的栅极节点与参考电压施加节点之间,因此通过改变初始化时段的电流流动路径,可以减少像素电路的驱动故障,并且可以提高显示质量。
另外,根据本公开内容的一些实施方式的像素电路和显示装置可以通过分散栅极信号的负载来提高像素电路的操作效率。
根据本公开内容的实施方式的像素电路以及包括该像素电路的显示装置可以描述如下。
根据本公开内容的一些实施方式,像素电路可以包括:连接在第一节点与第二节点之间的电容器;连接在数据线与第一节点之间的第一晶体管;驱动晶体管,包括连接至第二节点的栅电极、连接至第一电压供应线的第一电极和连接至第三节点的第二电极;连接在第二节点与第四节点之间的第二晶体管,第四节点连接至参考电压供应线;连接在第四节点与第五节点之间的第三晶体管;以及连接至驱动晶体管并且通过第五节点连接至第三晶体管的发光元件。
根据本公开内容的一些实施方式,第一晶体管可以连接至供应第(n)第一扫描信号的第一扫描线,其中,n是自然数,第二晶体管可以连接至供应第(n-1)第二扫描信号的第三扫描线,并且第三晶体管可以连接至供应第(n-1)第一扫描信号的第四扫描线。第四扫描线还可以连接至第(n-1)像素行的像素电路中包括的第一晶体管。
根据本公开内容的一些实施方式,像素电路还可以包括:连接在第三节点与第五节点之间的第四晶体管;以及连接在第二节点与第三节点之间的第五晶体管。
根据本公开内容的一些实施方式,第四晶体管可以被施加有第(n-1)像素行的第(n-1)发光信号。第五晶体管可以连接至供应第(n)第二扫描信号的第二扫描线。发光元件的一侧可以连接至第三晶体管和第四晶体管,并且发光元件的另一侧可以连接至第二电压供应线。通过第一电压供应线供应的第一电压(例如,图3的第一电压Vdd)可以高于通过第二电压供应线供应的第二电压(例如,图3的第二电压Vss)。第二电压可以是接地电压。
根据本公开内容的一些实施方式,第五晶体管和第二晶体管中的至少一个可以包括两个栅极。
根据本公开内容的一些实施方式,像素电路可以被操作为包括初始化时段、采样时段和发光时段,并且在初始化时段中,参考电压可以通过第二晶体管被施加至第二节点。像素电路还可以包括连接在第一节点与参考电压供应线之间的第六晶体管,第六晶体管被施加有来自第一发光信号线的第(n)发光信号。在初始化时段中,参考电压可以通过第六晶体管被施加至第一节点,并且通过第三晶体管被施加至第五节点。
根据本公开内容的一些实施方式,第一晶体管和第三晶体管可以连接至供应第(n)第一扫描信号的第一扫描线,其中,n是自然数,并且第二晶体管可以连接至供应第(n-1)第二扫描信号的第三扫描线。
根据本公开内容的一些实施方式,像素电路还可以包括:连接在第三节点与第五节点之间的第四晶体管;连接在第二节点与第三节点之间的第五晶体管;以及连接在第一节点与参考电压供应线之间的第六晶体管。第四晶体管和第六晶体管可以被施加有来自发光信号线的第(n)发光信号,并且第五晶体管可以被施加有来自第二扫描线的第(n)第二扫描信号。
根据本公开内容的一些实施方式,第一晶体管、第二晶体管、第三晶体管和驱动晶体管中的至少一个可以包括氧化物晶体管。
一种包括根据像素电路的一些实施方式的像素电路的显示装置可以包括:连接在第一节点与第二节点之间的电容器;连接在数据线与第一节点之间的第一晶体管;驱动晶体管,包括连接至第二节点的栅电极、连接至第一电压供应线的第一电极和连接至第三节点的第二电极;连接在第二节点与第四节点之间的第二晶体管;连接在第四节点与第五节点之间的第三晶体管,第四节点连接至参考电压供应线;连接在第三节点与第五节点之间的第四晶体管;连接在第二节点与第三节点之间的第五晶体管;连接在第一节点与参考电压供应线之间的第六晶体管;以及连接在第五节点与第二电压供应线之间的发光元件。
根据本公开内容的一些实施方式,第一晶体管可以被施加有来自第一扫描线的第(n)第一扫描信号,其中,n是自然数,第二晶体管可以被施加有来自第三扫描线的第(n-1)第二扫描信号,第三晶体管可以被施加有来自第四扫描线的第(n-1)第一扫描信号,第四晶体管可以被施加有来自第二发光信号线的第(n-1)发光信号,第五晶体管可以被施加有来自第二扫描线的第(n)第二扫描信号,并且第六晶体管可以被施加有来自第一发光信号线的第(n)发光信号。
根据本公开内容的一些实施方式,像素电路可以被操作为包括初始化时段、采样时段和发光时段,并且在初始化时段中,参考电压可以通过第二晶体管被施加至第二节点。
根据本公开内容的一些实施方式,第一晶体管和第三晶体管可以被施加有来自第一扫描线的第(n)第一扫描信号,其中,n是自然数,第二晶体管可以被施加有来自第三扫描线的第(n-1)第二扫描信号,第四晶体管和第六晶体管可以被施加有来自发光信号线的第(n)发光信号,并且第五晶体管可以被施加有来自第二扫描线的第(n)第二扫描信号。
根据本公开内容的一些实施方式,显示装置还可以包括:其中至少一部分具有弯曲形状的柔性衬底;第一驱动电路,被配置成控制第一晶体管至第六晶体管的开关;以及第二驱动电路,被配置成通过第一电压供应线向驱动晶体管供应第一电压,并且通过第二电压供应线向发光元件供应第二电压。
根据本公开内容的一些实施方式,第四扫描线还可以连接至第(n-1)像素行的像素电路中包括的第一晶体管。
根据本公开内容的一些实施方式,第一电压可以高于第二电压。
根据本公开内容的一些实施方式,第五晶体管和第二晶体管中的至少一个可以包括两个栅极。
根据本公开内容的一些实施方式,在初始化时段中,参考电压可以通过第六晶体管被施加至第一节点,并且可以通过第三晶体管被施加至第五节点。
根据本公开内容的一些实施方式,第一晶体管、第二晶体管、第三晶体管和驱动晶体管中的至少一个可以包括氧化物晶体管。
对于本领域技术人员明显的是,在不脱离本公开内容的精神和范围的情况下,在本公开内容的范围内可以进行各种替换、修改和变型。因此,本公开内容的范围由所附权利要求表示,且从权利要求的含义、范围和等效构思导出的所有改变或修改应当被解释为包括在本公开内容的范围内。
- 一种像素驱动电路、显示装置及像素驱动电路的驱动方法
- 像素电路、像素驱动方法和显示装置
- 像素电路、显示面板、显示装置和像素驱动方法
- 一种像素驱动电路的驱动方法及显示驱动电路、显示装置
- 像素补偿电路以补偿方法、像素电路、显示面板
- 像素电路、像素电路驱动方法及包括像素电路的显示装置
- 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置