一种混合模型仿真实时调度系统

技术领域

本发明涉及仿真调度领域，具体涉及一种混合模型仿真实时调度系统。

背景技术

目前，在航空航天、高铁、汽车、精密机械、工业自动化等领域，将开发的电子控制器在闭环的实时仿真系统中开展控制系统需求的设计验证，且已经成为开发过程中通用和必不可少的环节。一套功能完善、性能稳定、验证置信度高的实时仿真系统，已成为开发高性能、高质量、高可靠、技术状态可控的控制系统典型要求。

实时仿真系统的建设需要考虑几个关键的问题，如验证能力全面、功能覆盖、性能保证、安全可靠、技术状态易受控、维护性好等几个方面。其中功能、性能和可靠性根据不同仿真系统提供商的指标对比中获取，技术状态管控和维护性方面则是在具体的应用实践中通过硬件的模块化优化设计获取；但是在验证能力方面，目前的硬件在回路对执行过程中的高速动态解决措施较为不足，普遍需要结合更高一层级的执行机构在回路来开展置信度更高的进一步试验验证。如飞机发动机控制系统在硬件在回路试验后续需要开展半物理试验补充验证燃油作动机构的功能和性能，飞机的飞行控制系统同样在硬件在回路试验后续需要开展铁鸟试验补充验证电传、气动、液压作动机构的功能和性能等。

之所以在硬件在回路验证环境，在高速动态环节存在普遍的不足，原因主要由两个方面：1)执行机构的高速动态一般需要采用毫秒(ms)级别一下的仿真步长、求解强非线性的迭代解算器，这些对目前的实时仿真操作系统提出了较高的要求；2)采用FPGA硬件电子板卡模拟高速驱动部件动态特性硬件模型，通常不能和已有的操作系统级别的软件模型进行有效的集成、整个系统的实时性保证缺乏成熟规范的技术。因此，目前混合模型仿真实时调度系统存在以下几个问题：1、将硬件件模型集成在仿真系统中存在一定难度；2、软件模型和硬件模型在集成的过程没有统一的形式。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

本发明的目的在于解决上述问题，提供了一种混合模型仿真实时调度系统，将难以集成的硬件模型通过模型封装源文件封装为软件模型，并通过统一接口与其他软件模型进行关联，从而实现对该硬件模型仿真测试。

本发明的技术方案为：

本发明提供一种混合模型仿真实时调度系统，包括高速FPGA设备模块、低速IO设备模块、通讯设备模块、定时同步设备模块和中央处理器模块；其中，

所述高速FPGA设备模块通过高速FPGA设备装载快速IO设备任务集；

所述低速IO设备模块通过低速IO设备进行监视数据采集；

所述通讯设备模块用于实现所述混合模型仿真实时调度系统的信息通讯；

所述定时同步设备模块通过定时和同步设备控制所述中央处理器模块和所述高速FPGA设备模块中的硬件同步和定时；

所述中央处理器模块根据所述定时和同步设备控制所述调取任务池中调度任务的调度发起和调度终止。

根据本发明的混合模型仿真实时调度系统的一实施例，所述高速FPGA设备与所述定时和同步设备通过高速实时数据总线与所述中央处理器模块进行数据通信，并根据高速总线规范扩展高速FPGA设备；

所述低速IO设备与所述通讯设备通过低速数据总线与所述中央处理器模块进行数据通信，并根据低速数据总线规范进行多个低速IO设备的扩展。

根据本发明的混合模型仿真实时调度系统的一实施例，所述调度任务池包括主控制调度任务、快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务、通讯任务、快速IO硬件设备任务和定时和同步任务；其中，

所述主控制调度任务、快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务、通讯任务位于中央处理器，通过所述主控制调度任务控制快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务、通讯任务、快速IO硬件设备任务和定时和同步任务的调度，并将其他各任务的返回数据传输到主控制调度任务；

所述快速IO硬件设备任务位于高速FPGA设备，根据高速总线规范继续扩展高速FPGA设备；

所述定时和同步任务位于定时和同步设备，通过所述定时和同步任务实现高速FPGA设备和中央处理器的硬件同步和定时。

根据本发明的混合模型仿真实时调度系统的一实施例，所述主控制调度任务通过实时调度时序控制快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务和通讯任务的调度，并将其他各任务的返回数据传输到主控制调度任务；其中，

所述快速IO设备模型调度任务用于完成硬件模型的调度，

所述软件模型调度任务包括低速数据缓存任务和高速数据缓存任务，用于完成软件模型的调度；

所述数据处理任务用于各种信号的计算和转换；

所述低速IO设备任务包括参数在线调整任务和低速IO处理任务，所述主控制调度任务通过低速IO设备任务完成故障信号和可调参数的注入；

所述通讯任务包括通信接收任务和通信发送任务，用于处理与低速IO设备的总线通信任务。

根据本发明的混合模型仿真实时调度系统的一实施例，所述快速IO设备模型调度任务与所述高速数据缓存任务相互通信，通过所述高速数据缓存任务对快速IO设备模型调度任务进行数据缓存；

所述低速数据缓存任务和所述数据处理任务相互通信，通过所述低速数据缓存任务对数据处理任务进行数据缓存；

所述数据处理任务与所述低速设备任务和通信任务相互通信，按照先入先出原则读取并处理所述低速IO处理任务、通信接收任务和通信发送任务。

根据本发明的混合模型仿真实时调度系统的一实施例，所述通信接收任务与所述参数在线调整任务相互通信，通过所述参数在线调整任务对所述通信接收任务进行参数调整，并通过所述低速数据缓存任务存储参数。

根据本发明的混合模型仿真实时调度系统的一实施例，所述实时调度时序包括：

调度时序1：主控制调度任务负责快速IO设备模型调度任务、软件模型调度任务、数据处理任务的调度发起；

调度时序2：快速IO设备模型调度任务、软件模型调度任务、数据处理任务发起后负责低速IO设备任务的调度发起；

调度时序3：低速IO设备任务发起后负责通讯任务的调度发起。

根据本发明的混合模型仿真实时调度系统的一实施例，所述主控制调度任务还负责上一运行周期的快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务和通信任务的调取终止。

根据本发明的混合模型仿真实时调度系统的一实施例，所述主控制调度任务还负责快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务和通信任务的接口变量赋值运算和更新、接口变量读取和写入、接口变量的互联赋值处理、任务运行状态读取和同步状态的修正。

根据本发明的混合模型仿真实时调度系统的一实施例，所述软件模型和硬件模型采用混合模型封装方法将硬件模型封装为格式统一的软件模型，通过对封装转化后的软件模型进行仿真测试。

根据本发明的混合模型仿真实时调度系统的一实施例，所述混合模型封装方法包括以下步骤：

基于软件模型源文件和模型封装源文件进行编译，生成目标机可加载的软件模型动态库文件；

基于硬件模型源文件和模型封装源文件进行编译，生成目标机可加载的硬件模型动态库文件；

所述软件模型和硬件模型基于统一接口进行关联，并由中央处理器模块加载所述软件模型动态库文件后运行，在定时同步模块的同步时钟控制脉冲信号驱动下与已加载了硬件模型动态库文件的高速FPGA设备模块进行数据交换，执行仿真测试。

根据本发明的混合模型仿真实时调度系统的一实施例，所述统一接口包括模式初始化、模型起始运行就绪、模型单次计算运行、模型运行后参数刷新、模型接口信号获取、模型接口信号设定、模型参数获取、模型参数设定和模型终止。

本发明对比现有技术有如下的有益效果：本发明通过将用于仿真的硬件模型和软件模型通过模型封装源文件封装为统一格式的动态库文件，并将封装后的软件模型和硬件模型基于统一接口进行关联，从而实现通过加载软件模型动态库文件和硬件模型动态库文件进行仿真测试。与现有技术中的仿真系统相比，本发明无需将原生态的硬件模型加载到仿真系统中，实现了对难以集成到仿真系统的硬件模型进行仿真，显著提升仿真验证的置信度。且通过统一接口模型之间信号互联更加高效，模型实体和接口的技术状态管控也更加高效。此外，本发明还可以根据高速总线规范来扩展高速FPGA设备，进而扩展系统处理硬件模型的任务，提高了仿真系统的工作效率，降低了仿真系统集成的难度。

附图说明

在结合以下附图阅读本公开的实施例的详细描述之后，能够更好地理解本发明的上述特征和优点。在附图中，各组件不一定是按比例绘制，并且具有类似的相关特性或特征的组件可能具有相同或相近的附图标记。

图1是示出本发明的混合模型仿真实时调度系统一实施例的系统架构图。

图2是示出本发明的混合模型仿真实时调度系统一实施例的物理架构图。

图3是示出本发明的混合模型仿真实时调度系统一实施例的任务池调度策略图。

图4是示出本发明的混合模型仿真实时调度系统一实施例的实时调度时序图。

图5是示出本发明的混合模型仿真实时调度系统一实施例的模型封装和接口示例图。

图6是示出本发明的混合模型仿真实时调度系统一实施例的图形化模型接口匹配界布局示例图。

图7是示出本发明的混合模型仿真实时调度系统一实施例的图形化模型接口匹配和全局代码生成示例图。

具体实施方式

以下结合附图和具体实施例对本发明作详细描述。注意，以下结合附图和具体实施例描述的诸方面仅是示例性的，而不应被理解为对本发明的保护范围进行任何限制。

在此公开一种混合模型仿真实时调度系统的一实施例，图1示出了示出本发明的混合模型仿真实时调度系统一实施例的系统架构图。如图1所示，混合模型仿真实时调度系统包括高速FPGA设备模块、低速IO设备模块、通讯设备模块、定时同步设备模块和中央处理器模块。其中，高速FPGA设备模块通过高速FPGA设备装载快速IO设备任务集，低速IO设备模块通过低速IO设备进行监视数据采集，并将监视数据通过低速总线信号传递给中央处理器模块，由中央处理器模块的调度通讯任务和低速设备IO任务完成处理。通讯设备模块用于实现所述实时仿真操作系统的信息通讯，定时同步设备模块通过定时和同步设备控制所述中央处理器模块和所述高速FPGA设备模块中的硬件同步和定时，中央处理器模块根据所述定时和同步设备控制所述调取任务池中调度任务的调度发起和调度终止。高速FPGA设备、低速IO设备、通讯设备、输入输出设备模块、定时和同步设备和中央处理器(以下简称CPU)构成混合模型仿真实时调度系统的物理架构，图2是示出本发明的混合模型仿真实时调度系统一实施例的物理架构图，下面结合图2，进一步说明本实施形态。

如图2所示，混合模型仿真实时调度系统可以设置多个CPU和高速FPGA设备，其中，高速FPGA设备与定时和同步设备通过高速实时数据总线与CPU进行数据通信并根据高速总线规范扩展高速高速FPGA设备。低速IO设备与通讯设备通过低速数据总线与CPU进行数据通信，并根据低速数据总线规范进行扩展。

在一种实施方式中，混合模型仿真实时调度系统采用了两个CPU，其中一个作为CPU主机(CPU1_Master)，另一个作为CPU从机(CPU1_Slave)，CPU主机与CPU从机相互通信，共同控制调度任务池中调度任务的调度发起和调度终止。此外，本实施例中，混合模型仿真实时调度系统还采用两个高速FPGA设备，高速FPGA设备1和高速FPGA设备2通过高速数据总线与CPU主机与CPU从机进行通信连接，通过CPU主机与CPU从机来调度高速FPGA设备1和高速FPGA设备2上的快速IO设备1任务集和快速IO设备2任务集。

进一步地，本实施例中，CPU主机与CPU从机上分别设置有相同的调度任务池。其中，调度任务池中包含主控制调度任务(Control Scheduling Task)、快速IO设备模型调度任务(Fast IO Device Model Task)、软件模型调度任务(SW Model Scheduling Task)、数据处理任务(Data Processing Task)、低速IO设备任务(Low Speed IO Device Task)、通讯任务(Communication Task)、快速IO硬件设备任务(Fast IO HW Device Task)和定时和同步任务(Timing and Synchronizing Device)，图3是示出本发明的混合模型仿真实时调度系统一实施例的任务池调度策略图，下面结合图3，进一步说明本实施形态。

如图3所示，主控制调度任务分别与快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务、通讯任务、快速IO硬件设备任务和定时和同步任务建立通信连接，其他各任务接收主控制调度任务的调度控制，并将返回数据传输到主控制调度任务。其中，快速IO硬件设备任务位于高速FPGA设备，根据高速总线规范继续扩展高速FPGA设备。定时和同步任务位于定时和同步设备，通过定时和同步任务实现高速FPGA设备和中央处理器的硬件同步和定时。

快速IO设备模型调度任务用于完成封装硬件驱动API后的硬件模型的调度，数据处理任务用于各种信号的计算和转换。低速IO设备任务包括参数在线调整任务(ParaOnline Tuning Task)和低速IO处理任务(Low Speed IO Processing Task)，主控制调度任务通过低速IO设备任务完成故障信号和可调参数的注入。软件模型调度任务包括低速数据缓存任务(Low Speed Data Buffer Task)和高速数据缓存任务(High Speed DataBuffer Task),通过软件模型调度任务完成软件模型的调度。通讯任务则包括通信接收任务(COM Receive Task)和通信发送任务(COM Send Task)，用于处理与低速IO设备模块交互的总线通信任务。

具体地，本实施例中，快速IO设备模型调度任务与高速数据缓存任务相互通信，通过高速数据缓存任务对快速IO设备模型调度任务进行数据缓存。而低速数据缓存任务则与数据处理任务相互通信，通过低速数据缓存任务对数据处理任务进行数据缓存。此外数据处理任务还分别与低速设备任务和通信任务相互通信，按照先入先出原则(FIFO)读取并处理低速IO处理任务、通信接收任务和通信发送任务。通信接收任务在执行过程中，海域与参数在线调整任务相互通信，通过参数在线调整任务对通信接收任务进行实施参数调整，并通过低速数据缓存任务存储参数。

进一步地，本实施例中，主控制调度任务通过实时调度时序控制快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务和通讯任务的调度。图4是示出本发明的混合模型仿真实时调度系统一实施例的实时调度时序图，下面结合图4，进一步说明本实施形态。

如图4所示，实时调度时序包括：

调度时序1：主控制调度任务负责快速IO设备模型调度任务、软件模型调度任务、数据处理任务的调度发起。

调度时序2：快速IO设备模型调度任务、软件模型调度任务、数据处理任务发起后，通过快速IO设备模型调度任务、软件模型调度任务、数据处理任务负责低速IO设备任务的调度发起。

调度时序3：低速IO设备任务发起后，通过低速IO设备任务负责通讯任务的调度发起。

本实施例中，快速IO设备模型任务、软件模型调度任务、数据处理任务为高优先级任务，低速IO设备任务、通讯任务为低优先级任务。当任务状态反馈高优先级任务，如快速IO设备模型任务、软件模型调度任务、数据处理任务超时或故障，则采用上一周期的所有输入，负责在下一运算周期完成本周期重复的计算工作。当状态反馈低优先级任务，如低速IO设备任务、通讯任务，则基于本周期的中快速IO设备模型任务、软件模型调度任务、数据处理任务计算输出，负责完成下一运算周期继续执行下一运算周期的计算任务。

此外，本实施例中，在任务调度过程中，若上一运行周期的快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务和通信任务还在运行中，通过主控制调度任务可以控制上一运行周期的快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务和通信任务的调取终止。且主控任务除了可以控制主控制调度任务还负责快速IO设备模型调度任务、软件模型调度任务、数据处理任务、低速IO设备任务和通信任务的调度发起，还用于负责这些任务的接口变量赋值运算和更新、接口变量读取和写入、接口变量的互联赋值处理、任务运行状态读取和同步状态的修正。

本实施例中，当快速IO设备模型调度任务和软件模型调度任务分别完成硬件模型和软件模型调度后，开始进行仿真。其中，软件模型和硬件模型采用混合模型封装方法将硬件模型封装为格式统一的软件模型，通过对封装转化后的软件模型进行仿真测试。图5是示出本发明的混合模型仿真实时调度系统一实施例的模型封装和接口示例图，下面结合图5，进一步说明本实施形态。

本实施例中，仿真测试包含3个软件模型SW_Model1、SW_Model2、SW_Model1和2个硬件模型HW_Model1和HW_Model2，通过将此类软件模型和硬件模型的源文件进行封装，分别编译、链接后集成生成可以加载的动态库文件。在仿真系统中，将这些动态库文件(包括软件模型、硬件模型)加载并识别接口后，基于统一接口变量进行模型之间的接口信号关联，直到完成全部的信号关联后即可进行仿真测试。

具体地，本实施例中，混合模型封装方法包括以下步骤：

步骤1：基于软件模型源文件和模型封装源文件进行编译，生成生成目标机可加载的软件模型动态库文件。

目标平台编译器(或交叉编译器)分别将软件模型源文件SW_Model1.c/S W_Model1.h、SW_Model2.c/SW_Model2.h、SW_Model3.c/SW_Model3.h和模型封装源文件Modelframework.c/Modelframework.h的进行编译，并生成目标机可加载的软件模型动态库文件SW_Model1.dll、SW_Model2.dll和SW_Model3.dll。

步骤2：基于硬件模型源文件和模型封装源文件进行编译，生成生成目标机可加载的硬件模型动态库文件。

目标平台编译器(或交叉编译器)将硬件模型源文件HW_Model1.c/HW_Model1.h、HW_Model2.c/HW_Model2.h和模型封装源文件Modelframework.c/Modelframework.h的进行编译，并生成目标机可加载的硬件模型动态库文件H W_Model1.dll和HW_Model2.dll。

步骤3：软件模型和硬件模型基于统一接口进行关联，并加载软件模型动态库文件和硬件模型动态库文件进行仿真测试。

本实施例中，软件模型SW_Model1、SW_Model2、SW_Model3以及硬件模型HW_Model1和HW_Model2生成软件模型动态库文件SW_Model1.dll、SW_Model2.dll、SW_Model3.dll和硬件模型动态库文件HW_Model1.dll、HW_Model2.dll后，通过统一接口将软件模型和硬件模型进行关联。其中，统一接口包括模式初始化RT_InitializeModel()、模型起始运行就绪RT_ModelStart()、模型单次计算运行RT_ModelSchedule()、模型运行后参数刷新RT_ModelUpdate()、模型接口信号获取RT_GetSignal()、模型接口信号设定RT_SetSignal()、模型参数获取RT_GetParam()、模型参数设定RT_SetSignal()和模型终止RT_Finalize()等等。

在一种实施方法中，软件模型和硬件模型在专用的可视化配置软件环境中基于统一接口进行关联配置。具体地，当软件模型和硬件模型完成封装后，在可视化界面的左侧模型数结构中完成模型或其对应的接口信号选取。软件模型和硬件模型在图6是示出本发明的混合模型仿真实时调度系统一实施例的图形化模型接口匹配界布局示例图，下面结合图6，进一步说明本实施形态。

如图6所示，当软件模型和硬件模型完成封装后，在界面上选择节点进行信息配置。

第一步：选中界面上的运行周期配置,完成完成运行选中模型的运行周期配置。

第二步：选中初值配置，完成运行选中模型输入接口的初始配置。

第三步：选择调度优先级配置，完成运行选中模型的调度优先级配置。

第四步：选中模型接口信号互联，完成运行选中模型的模型接口信号互联配置。

本实施例在可视化界面中对软件模型和硬件模型进行接口信号互联配置时，硬件模型HW_Model1作为被测模型，通过输入信道Chan In接收测试数据。硬件模型的输出信号与各软件模型之间相互关联，使得测试数据传送到各软件模型，然后再将数据通过硬件模型HW_Model的输出信道Chan Out发送出去。图7是示出本发明的混合模型仿真实时调度系统一实施例的图形化模型接口匹配和全局代码生成示例图。下面结合图7，详细说明本实施形态的模型接口匹配和代码生成。

如图7所示，硬件模型HW_Model1和HW_Model2输入信道Chan In和输出信道ChanOut，还分别包括输出信号Out，各软件模型则分别包括输入信号Input和输出信号Out。其中，输入信道Chan In、输出信道Chan Out、输入信号Input和输出信号Out分别包括15个接口，将硬件模型和软件模型按照如图7所示的接口进行关联，完成各关联路径配置，并生成相应代码。具体地：

关联路径1：将硬件模型HW_Model1的输出信号Output[8]和软件模型SW_Model1的输入信号Input[1]进行关联，生成关联代码：SW_Model1.Input[1]＝HW_Model1.Output[8]；

关联路径2：将硬件模型HW_Model1的输出信号Output[11]和软件模型SW_Model2的输入信号Input[5]进行关联，生成关联代码：SW_Model2.Input[8]＝HW_Model1.Output[11]；

关联路径3：将软件模型SW_Model1的输出信号Output[0]和硬件模型HW_Model2的输入信号Input[1]进行关联，生成关联代码：HW_Model1.Input[1]＝SW_Model1.Output[0]；

关联路径4：将软件模型SW_Model1的输出信号Output[3]和软件模型SW_Model3的输入信号Input[2]进行关联，生成关联代码：SW_Model3.Input[2]＝SW_Model1.Output[3]；

关联路径5：将软件模型SW_Model1的输出信号Output[9]和软件模型SW_Model2的输入信号Input[5]进行关联，生成关联代码：SW_Model2.Input[5]＝SW_Model1.Output[9]；

关联路径6：将软件模型SW_Model2的输出信号Output[8]和软件模型SW_Model3的输入信号Input[7]进行关联，生成关联代码：SW_Model3.Input[7]＝SW_Model2.Output[8]；

关联路径7：将软件模型SW_Model3的输出信号Output[3]和硬件模型HW_Model2的输入信号Input[7]进行关联，生成关联代码：HW_Model2.Input[5]＝SW_Model3.Output[3]。

此外，本实施例中，软件模型和硬件模型完成接口信号互联配置后，生成包含如上代码的源文件。在仿真模型加载之前，将此源代码文件编译成目标码，并与主仿真程序文件进行链接，形成可执行文件，可执行文件被实时仿真系统加载后，整个仿真开始执行。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。

本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑板块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。

结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或多个微处理器、或任何其他此类配置。

结合本文中公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读取和写入信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。

在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现为计算机程序产品，则各功能可以作为一条或更多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，其包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，这样的计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁存储设备、或能被用来携带或存储指令或数据结构形式的合意程序代码且能被计算机访问的任何其它介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其它远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘(disk)往往以磁的方式再现数据，而碟(disc)用激光以光学方式再现数据。上述的组合也应被包括在计算机可读介质的范围内。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员来说都将是显而易见的，且本文中所定义的普适原理可被应用到其他变体而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例和设计，而是应被授予与本文中所公开的原理和新颖性特征相一致的最广范围。