量子位频率驱动信号发生器、以及量子计算机系统

技术领域

本申请属于量子领域，特别是一种量子位频率驱动信号发生器、以及量子计算机系统。

背景技术

量子处理器为执行量子计算的核心部件，量子处理器上集成有多位量子位，为了保证量子位的正常工作，需要为量子位提供多种驱动信号，例如驱动量子位或相邻量子位之间可调耦合器的工作频率的频率驱动信号，频率驱动信号不仅包括驱动量子位或可调耦合器执行单比特门操作的直流信号，也包括驱动量子位或可调耦合器执行两比特门操作或者多比特门操作的脉冲信号；直流信号和脉冲信号均为低频信号，由对应的信号源模块提供，因此需要搭建专门的量子测控系统。在量子测控系统内设置多个信号源模块为每个量子位提供各种控制信号，例如采用信号发生器提供脉冲信号，调控量子位或者相邻量子位之间可调耦合器的工作频率。

随着量子技术的发展，量子处理器的位数越来越多，量子处理器上运行的量子计算任务也越来越复杂，对应的量子测控系统中需要集成的信号源模块的数量也越来越多，进而导致多个信号源模块的时钟难以同步，使得施加至量子处理器上的频率驱动信号的同步性非常低，降低量子处理器的计算精度。

因此，如何提高量子测控系统内多个信号源模块的时钟同步成为本领域亟待解决的技术问题。

需要说明的是，公开于本申请背景技术部分的信息仅仅旨在加深对本申请一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

本申请的目的是提供一种量子位频率驱动信号发生器、以及量子计算机系统，本申请提升了用于驱动量子位频率的脉冲信号的同步精度。

本申请技术方案具体如下：

本申请的一方面提供了一种量子位频率驱动信号发生器，包括：

第一时钟模块，其被配置为依据接收的时钟源信号和秒脉冲信号分发多个相互同步的工作时钟信号；其中，所述秒脉冲信号用于对多个所述工作时钟信号进行对准；

控制模块，其被配置为接收任务数据和触发信号并依据所述工作时钟信号转发所述任务数据和所述触发信号；

多个信号输出模块，各所述信号输出模块被配置为响应所述触发信号并依据接收到的所述任务数据和所述工作时钟信号输出多路用于驱动量子位频率参数的脉冲信号。

如上所述的量子位频率驱动信号发生器，优选的，还包括板卡主体，所述第一时钟模块、所述控制模块和多个所述信号输出模块均集成于所述板卡主体上。

如上所述的量子位频率驱动信号发生器，优选的，还包括存储器，所述存储器与所述控制模块通信连接，用于存储所述任务数据。

如上所述的量子位频率驱动信号发生器，优选的，还包括第二时钟模块，其被配置为输出用于所述存储器工作的时钟信号。

如上所述的量子位频率驱动信号发生器，优选的，还包括第三时钟模块，其被配置为输出用于配置所述控制模块的时钟信号。

如上所述的量子位频率驱动信号发生器，优选的，还包括若干信号连接器，各所述信号连接器被配置为接收所述时钟源信号和/或所述秒脉冲信号，和/或输出所述脉冲信号。

如上所述的量子位频率驱动信号发生器，优选的，还包括电源模块，所述电源模块被配置为提供所述第一时钟模块、所述控制模块、以及所述信号输出模块工作的电源信号。

如上所述的量子位频率驱动信号发生器，优选的，所述控制模块包括FPGA或MCU或MPU或DSP。

如上所述的量子位频率驱动信号发生器，优选的，所述信号输出模块包括DAC。

本申请再一方面提供一种量子驱动装置，包括背板、以及多个上述任一项的量子位频率驱动信号发生器，多个所述量子位频率驱动信号发生器集成于所述背板上。

本申请再一方面提供一种量子控制系统，包括中控系统、以及多个上述的量子驱动装置，所述中控系统被配置为控制多个所述量子驱动装置输出用于驱动量子位频率参数的脉冲信号。

本申请再一方面提供一种量子计算机系统，包括上述的量子控制系统和量子处理器，所述量子处理器基于所述量子控制系统输出的脉冲信号执行量子计算。

与现有技术相比，本申请具有以下有益效果：

本申请提供一种量子位频率驱动信号发生器，包括第一时钟模块、控制模块、和多个控制模块；其中，第一时钟模块被配置为依据接收的时钟源信号和秒脉冲信号分发多个相互同步的工作时钟信号，所述秒脉冲信号用于对多个所述工作时钟信号进行对准；控制模块被配置为接收任务数据并依据所述工作时钟信号转发所述任务数据和触发信号；各所述信号输出模块被配置为响应所述触发信号并依据接收到的所述任务数据和所述工作时钟信号输出多路用于驱动量子位频率参数的脉冲信号。本申请通过第一时钟模块接收时钟源信号并分成多个工作时钟信号确保多个工作时钟信号是同源的，并采用秒脉冲信号对多个工作时钟信号进行对准，确保分发至控制模块和信号输出模块的多个工作时钟信号之间的同步精度非常高；并通过控制模块转发的触发信号确保多个信号输出模块的触发也是同步的，进而确保多个信号输出模块依据从控制模块接收到任务数据输出的用于驱动量子位频率参数的脉冲信号的同步精度非常高，提升量子处理器的计算精度。

本申请提出的量子驱动装置、量子控制系统以及量子计算机系统，与所述量子位频率驱动信号发生器属于同一申请构思，因此具有相同的有益效果，在此不做赘述。

附图说明

图1为本申请实施例提供的现有技术搭建的量子测控系统的示意图；

图2为本申请实施例提供的一种量子位频率驱动信号发生器的示意图一；

图3为本申请实施例提供的一种量子位频率驱动信号发生器的示意图二；

图4为本申请实施例提供的一种量子驱动装置的示意图。

附图标记说明：

1－第一时钟模块，2－控制模块，3－信号输出模块，4－存储器，5－第二时钟模块，6－第三时钟模块。

具体实施方式

以下详细描述仅是说明性的，并不旨在限制实施例和/或实施例的应用或使用。此外，无意受到前面的“背景技术”或“发明内容”部分或“具体实施方式”部分中呈现的任何明示或暗示信息的约束。

为使本申请实施例的目的、技术方案和优点更加清楚，现在参考附图描述一个或多个实施例，其中，贯穿全文相似的附图标记用于指代相似的组件。在下面的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

一般的，一个量子处理器上设有多个量子位以及数据传输线，每个量子位包括相互耦合连接的探测器和量子位装置，其中，量子位装置可以为利用超导约瑟夫森结和对地电容构成的人造超导量子位，探测器可以为谐振腔。量子位装置上设置有第一控制信号线和第二控制信号线，与量子位装置耦合连接的探测器上设有第三控制信号线，其中，第一控制信号线用于传输对量子位装置进行量子态信息调控的量子态调控信号，第二控制信号线用于传输对量子位装置进行频率参数调控的频率调控信号，而第三控制信号线既用于传输对探测器进行测量读取的测量信号又用于将探测器返回的读取回传信号输出，以实现对量子位装置状态的间接读取测量。因此，用于量子处理器中量子位调控和测量的量子控制系统需要生成并输出三种控制信号分别提供给第一至第三控制信号线，以实现对量子处理器中量子位的调控和测量。

如图1所示的现有技术中利用商用仪器搭建的量子测控系统。众所周知，量子处理器上有多个量子位，量子计算任务可以由单个量子位执行，也可以由多个量子位协同执行。为了保证各量子位的正常工作，需要为量子位提供多种驱动信号，例如驱动单个量子位或多个量子位执行门操作的频率驱动信号。具体的，包括驱动单个量子位执行门操作的单比特门频率驱动信号，由直流信号源提供，还包括多比特门频率驱动信号，由脉冲信号源提供。此外，在量子位执行量子计算时，还需要将量子位调控至目标量子态，具体的，通过微波信号源输出量子态驱动信号进行调控。当量子处理器运算完量子计算时，还需要通过信号采集设备和信号处理设备对量子处理器的运行结果进行测量和处理获得计算结果。

多个信号源通常为相互独立的商用信号源，而且当量子处理器上集成的量子位数量非常多时，执行量子计算需要提供多种同一类型的驱动信号时，一个信号源也无法满足驱动信号的数量要求，需要多个同一类型的信号源协同提供。可以想象的是，当多个独立的商用信号源协同为量子处理器提供频率驱动信号执行量子计算时，各信号源之间的时钟存在误差，使得输出频率驱动信号的同步性难以得到保证，直接影响对量子处理器的驱动效果，进而影响量子处理器执行量子计算的精度。

如图2所示，本申请提供一种量子位频率驱动信号发生器，包括第一时钟模块1，其被配置为依据接收的时钟源信号和秒脉冲信号分发多个相互同步的工作时钟信号；控制模块2，其被配置为接收任务数据并依据所述工作时钟信号转发所述任务数据和触发信号；多个信号输出模块3，各所述信号输出模块3被配置为响应所述触发信号并依据接收到的所述任务数据和所述工作时钟信号输出多路用于驱动量子位频率参数的脉冲信号。

通过时钟源接收时钟源信号分发出多个工作时钟信号，并通过秒脉冲信号将多个工作时钟信号对准，确保分发至控制模块2和信号输出模块3的工作时钟信号是相互同步的。通过控制模块2接收任务数据和触发信号并转发至信号输出模块3，通过触发信号确保多个信号输出模块3之间的触发也是同步的，进而确保多个信号输出模块3依据任务参数输出的多个脉冲信号的同步精度非常高。

此外，驱动量子位频率参数的脉冲信号通常为方波信号，通过调节方波信号的幅值使得量子位的频率达到预设值，并通过调节方波信号的脉冲宽度使得量子位的频率在预设置时间内达到预设值，用于执行多比特门操作。当多比特门操作执行完毕，即可停止信号输出模块3输出的脉冲信号。

本申请通过第一时钟模块1接收时钟源信号并分成多个工作时钟信号确保多个工作时钟信号是同源的，并采用秒脉冲信号对多个工作时钟信号进行对准，确保分发至控制模块2和信号输出模块3的多个工作时钟信号之间的同步精度非常高；并通过控制模块2转发的触发信号确保多个信号输出模块3的触发也是同步的，进而确保多个信号输出模块3依据从控制模块2接收到任务数据输出的用于驱动量子位频率参数的脉冲信号的同步精度非常高，提升量子处理器的计算精度。

作为本申请实施例的一种实施方式，量子位频率驱动信号发生器还包括板卡主体，所述第一时钟模块1、所述控制模块2和多个所述信号输出模块3均集成于所述板卡主体上。具体的，第一时钟模块1、控制模块2和多个信号输出模块3均为集成电路，采用板卡主体将所有的功能模块均集成到一个板卡上，体积小、集成度高，便于扩展。

如图3所示，作为本申请实施例的一种实施方式，量子位频率驱动信号发生器还包括存储器4，所述存储器4与所述控制模块2通信连接，用于存储所述任务数据。任务数据具体包括脉冲信号的信号波形参数、信号波形时序等，其中，信号波形参数具体为信号输出模块3输出的脉冲信号的波形参数，如脉冲幅度、脉冲宽度、振铃幅度等；信号波形时序则为脉冲信号的施加时间，量子处理器执行量子计算任务时，在量子位上施加的多个驱动信号是有时间顺序的，需要严格按照预设的时间顺序施加驱动信号，确保对量子位的驱动效果和精度。对于量子计算任务而言，对应的任务数据占用的内存通常比较大，通过控制模块2接收后存储在存储器4中，并在需要转发时从存储器4中读取，节省控制模块2的内存消耗。在本实施例中，存储器4优选DDR，DDR的数量可以为多个，在其他实施例中还可选用其它具有类似数据存储功能的器件，在此不做限制。

作为本申请实施例的一种实施方式，量子位频率驱动信号发生器还包括第二时钟模块5，其被配置为输出用于所述存储器4工作的时钟信号。具体的，第二时钟模块5可以包括晶振，并通过锁相环电路连接存储器4，为存储器4提供稳定的高频时钟信号。

作为本申请实施例的一种实施方式，量子位频率驱动信号发生器还包括第三时钟模块6，其被配置为输出用于配置所述控制模块2的时钟信号。控制模块2在工作之前，也需要对其内置参数进行配置，例如时钟信号，通过第三时钟模块6对控制模块2的内置时钟参数进行配置，确保控制模块2的正常工作。

需要补充的是，第一时钟模块1分发至控制模块2的工作时钟信号，是控制模块2控制多个信号输出模块3协同输出脉冲波形的时钟信号，控制模块2为主动配置，对信号输出模块3的工作时钟信号进行配置；而采用第三时钟模块6对控制模块2的内置时钟进行配置时，控制模块2为被动配置。通过第一时钟模块1和第三时钟模块6对控制模块2的内置时钟参数以及工作时钟参数进行配置，确保控制模块2在执行量子计算任务时的时钟性能稳定。此外，第二时钟模块5和第三时钟模块6均可以采用晶振，便于集成。

作为本申请实施例的一种实施方式，量子位频率驱动信号发生器还包括若干信号连接器，各所述信号连接器被配置为接收所述时钟源信号和/或所述秒脉冲信号，和/或输出所述脉冲信号。时钟源信号和秒脉冲信号均为外部发送的信号，而且信号输出模块3生成的脉冲信号也需要输出至量子处理器上，采用信号连接器用于接收和/或输出信号，便于电缆连接和拆卸。在本实施例中，信号连接器优先SSMA射频连接器，固定在板卡主体上，体积小、结构、性能稳定，在其他实施例中还可选用其它具有类似功能的器件，在此不做限制。

作为本申请实施例的一种实施方式，量子位频率驱动信号发生器还包括电源模块，所述电源模块被配置为提供所述第一时钟模块1、所述控制模块2、以及所述信号输出模块3工作的电源信号。第一时钟模块1、第一控制模块2以及多个信号输出模块3均为有源器件，通过设置电源模块为其他功能模块提供工作的电源信号。

作为本申请实施例的一种实施方式，所述控制模块2包括FPGA或MCU或MPU或DSP。控制模块2为具有数据转发与处理功能的器件，一般可选用FPGA(Field ProgrammableGate Array)、MCU(Microcontroller Unit)、MPU(Microprocessor Unit)或DSP(DigitalSignal Processor)等。在本实施例中，控制模块2优选为FPGA，在其他实施例中还可选用其它具有类似数据处理功能的器件，在此不做限制。

作为本申请实施例的一种实施方式，所述信号输出模块3包括DAC。信号输出模块3为根据任务数据输出脉冲信号的器件，一般可以选用DAC(Digital to analogconverter)。在本实施例中，脉冲信号用于驱动量子位执行多比特门操作的方波信号，通过对方波信号的脉冲幅度、脉冲宽度等参数进行调节，脉冲幅度可以为±2V左右，脉冲宽度为几十纳秒；因此，在本实施例中，对应的DAC的采样率优先选择为1GHz左右即可满足脉冲信号参数调节精度。

如上所述，在本实施例中，控制模块2优选FPGA，信号输出模块3优选DAC，控制模块2和多个所述信号输出模块3之间通过JESD204B接口通信，任务数据传输效率高效，而且减少了板卡主体的布板空间，减小了器件的引脚和封装大小，有利于集成。

如图4所示，基于同一申请构思，本申请实施例还提供一种量子驱动装置，包括背板、以及多个上述的量子位频率驱动信号发生器，多个所述量子位频率驱动信号发生器集成于所述背板上。量子位频率驱动信号发生器的各个模块可以采用集成器件，集成在板卡主体上；并将多个板卡主体集成在一个背板上，使得一个背板上集成多个量子位频率驱动信号发生器，便于扩展，为更多位的量子处理器提供频率驱动信号。

基于同一申请构思，本申请实施例还提供一种量子控制系统，包括中控系统、以及多个上述的量子驱动装置，中控系统被配置为控制多个所述量子驱动装置输出用于驱动量子位频率参数的脉冲信号。随着量子技术发展，量子处理器上集成的量子位数量越来越多，需要更多的量子驱动装置作为信号源为量子位提供频率驱动信号，当量子驱动装置的数量也越来越多时，采用中控系统对多个量子驱动装置进行控制，通过背板实现对量子驱动装置上的多个量子位频率驱动信号发生器的控制，确保整个控制系统的时钟和触发同步的稳定性，进而确保输出至量子处理器的频率驱动信号的同步。

基于同一申请构思，本申请实施例还提供一种量子计算机系统，包括上述的量子控制系统和量子处理器，所述量子处理器基于所述量子控制系统输出的脉冲信号执行量子计算。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。