LDO电路

技术领域

本发明是关于集成电路领域，特别是关于一种LDO电路。

背景技术

目前，SOC(系统级芯片)整体趋向于低功耗的应用场景，与此同时对LDO静态功耗的要求越来越高，如LDO电路处于Dropout(深线性)区域时静态功耗也需要尽可能的小。

图1示出的是一种传统LDO架构，通过电阻rf1和电阻rf2形成一个闭环负反馈电路，实现vout＝vref*(1+rf1/rf2)，当MOS管Mp0与MOS管Mp1处于饱和区时，我们近似认为两者是电流镜关系，因此MOS管Mn0、MOS管Mp0上的支路电流跟LDO电路的负载电流成线性关系；当LDO电路处于Dropout区时，LDO电路的闭环稳定系统被破坏，放大器EA的输出为高，此时可以认为MOS管Mn0与MOS管Mp0组成电阻+MOS管结构，此时的支路电流较大且与LDO电路的负载电流无关。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种LDO电路，其能够降低静态功耗，同时有利于提高处于Dropout区的LDO电路的Linetran(线性)性能。

为实现上述目的，本发明的实施例提供了一种LDO电路，包括：第一差分放大器、功率管、第一电流镜单元、输出管、分压单元、电流采样镜像单元和控制单元；

所述功率管的控制端与第一差分放大器的输出端相连，所述第一电流镜单元与功率管的第一端相连，所述功率管的第二端与地电压相连，所述分压单元的第一端与输出管的第一端相连形成LDO电路的输出端，所述输出管的第二端与电源电压相连，所述输出管的控制端与第一电流镜单元相连，所述电流采样镜像单元与输出管的控制端相连，所述分压单元的第二端与地电压相连，所述控制单元与第一电流镜单元、电流采样镜像单元、功率管的控制端和地电压相连；

所述分压单元基于LDO电路的输出电压产生分压信号，所述第一差分放大器基于参考电压和分压信号产生控制电压以控制功率管的开启和关断；

所述第一电流镜单元基于流过功率管的第一电流产生第二电流，所述电流采样镜像单元对输出管上的负载电流进行采样并产生第三电流，所述控制单元基于第二电流和第三电流的控制以控制功率管的控制端和地电压之间的通断。

在本发明的一个或多个实施例中，所述第一电流镜单元包括第一MOS管和第二MOS管，所述第一MOS管的控制端、第二MOS管的控制端与输出管的控制端相连，所述第一MOS管的第二端和第二MOS管的第二端与电源电压相连，所述第一MOS管的第一端与第一MOS管的控制端相连，所述第一MOS管的第一端与功率管的第一端相连，所述第二MOS管的第一端与电流采样镜像单元以及控制单元相连。

在本发明的一个或多个实施例中，所述第一MOS管和第二MOS管的宽长比之比为k1：1。

在本发明的一个或多个实施例中，所述电流采样镜像单元包括采样单元和第二电流镜单元，所述采样单元用于采集输出管上的负载电流而产生采样电流，所述第二电流镜单元用于镜像采样电流而产生第三电流。

在本发明的一个或多个实施例中，所述采样单元包括第三MOS管、第四MOS管和第二差分放大器，所述第三MOS管的控制端与输出管的控制端相连，所述第三MOS管的第二端与电源电压相连，所述第三MOS管的第一端与第二差分放大器的第一输入端相连，所述第二差分放大器的第二输入端与输出管的第一端相连，所述第四MOS管的第二端与第二差分放大器的第一输入端相连，所述第四MOS管的控制端与第二差分放大器的输出端相连，所述第四MOS管的第一端与第二电流镜单元相连并输出采样电流。

在本发明的一个或多个实施例中，所述第二电流镜单元包括第五MOS管和第六MOS管，所述第五MOS管的第一端与第五MOS管的控制端以及采样单元相连以接收采样电流，所述第六MOS管的控制端与第五MOS管的控制端相连，所述第六MOS管的第一端与第一电流镜单元以及控制单元相连，所述第五MOS管的第二端和第六MOS管的第二端与地电压相连。

在本发明的一个或多个实施例中，所述第三MOS管和输出管的宽长比之比为k2：1。

在本发明的一个或多个实施例中，所述第一MOS管和输出管的宽长比之比为1：k3。

在本发明的一个或多个实施例中，所述控制单元包括开关管，所述开关管的第一端与功率管的控制端相连，所述开关管的第二端与地电压相连，所述开关管的控制端与第一电流镜单元和电流采样镜像单元相连。

在本发明的一个或多个实施例中，所述分压单元包括第一电阻和第二电阻，所述第一电阻的第一端与输出管的第一端相连以形成LDO电路的输出端，所述第一电阻的第二端与第二电阻的第一端相连以输出分压信号，所述第二电阻的第二端与地电压相连。

与现有技术相比，根据本发明实施例的LDO电路，在LDO电路工作于Dropout区时，通过将第一电流镜单元基于流过功率管的第一电流产生的第二电流与第二电流镜单元复制传输的第三电流进行比较，通过比较产生的信号控制控制单元的开启，从而对第一电流进行控制，避免LDO电路工作于Dropout区时静态功耗较大的情况，同时有利于提高处于Dropout区的LDO电路的Linetran性能。

附图说明

图1是根据现有技术的LDO电路的电路原理图。

图2是根据本发明一实施例的LDO电路的电路原理图。

图3是根据本发明一实施例的LDO电路工作时的电流波形图。

具体实施方式

下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

说明书中的“耦接”或“连接”或“相连”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接，如通过电传导媒介进行的连接，其可具有寄生电感或寄生电容；间接连接还可包括在实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。另外，在本发明中，例如“第一”、“第二”之类的词语主要用于区分一个技术特征与另一个技术特征，而并不一定要求或暗示这些技术特征之间存在某种实际的关系、数量或者顺序。

如图2所示，一种LDO电路，包括：第一差分放大器EA1、功率管M0、第一电流镜单元10、输出管MT、电流采样镜像单元、分压单元20和控制单元40。

第一差分放大器EA1具有输出端、第一输入端和第二输入端，第一差分放大器EA1的第一输入端用于接收参考电压vref，一实施例中，第一输入端为正输入端，第二输入端为负输入端。

功率管M0的控制端与第一差分放大器EA1的输出端相连，第一电流镜单元10与功率管M0的第一端相连，功率管M0的第二端与地电压相连。分压单元20的第一端与输出管MT的第一端相连形成LDO电路的输出端，输出管MT的第二端与电源电压vdd相连，输出管MT的控制端与第一电流镜单元10相连，分压单元20的第二端与地电压相连，分压单元20基于LDO电路的输出电压产生分压信号fb。第一差分放大器EA1的第二输入端用于接收分压信号fb，第一差分放大器EA1基于参考电压vref和分压信号fb产生控制电压以控制功率管M0的开启和关断。一实施例中，功率管M0为N沟道MOS管，功率管M0的第一端为漏极，功率管M0的第二端为源极，功率管M0的控制端为栅极；输出管MT为P沟道MOS管，输出管MT的第一端为漏极，输出管MT的第二端为源极，输出管MT的控制端为栅极。在其他实施例中，功率管M0可以P沟道MOS管，输出管MT可以为N沟道MOS管。

第一电流镜单元10基于流过功率管M0的第一电流Ibuffer产生第二电流Ibuffer_sense。电流采样镜像单元与输出管MT的控制端相连，电流采样镜像单元对输出管上的负载电流Iload进行采样并产生第三电流Iload_sense。控制单元40与功率管M0的控制端、地电压、第一电流镜单元10和电流采样镜像单元相连，控制单元40基于第二电流Ibuffer_sense和第三电流Iload_sense的控制以控制功率管M0的控制端和地电压之间的通断。

如图2所示，第一电流镜单元10包括第一MOS管M1和第二MOS管M2。第一MOS管M1控制端、第二MOS管M2的控制端与输出管M0的控制端相连，第一MOS管M1的第二端和第二MOS管M2的第二端与电源电压vdd相连，第一MOS管M1的第一端和第一MOS管M1的控制端相连。

第一MOS管M1的第一端与功率管M0的第一端相连，第二MOS管M2的第一端与电流采样镜像单元以及控制单元40相连。第二MOS管M2用于按比例镜像产生第二电流Ibuffer_sense，一实施例中，第一MOS管M1和第二MOS管M2的宽长比之比为k1：1，第一MOS管M1和输出管MT的宽长比之比为1：k3。

一实施例中，第一MOS管M1和第二MOS管M2均为P沟道MOS管，第一MOS管M1的控制端和第二MOS管M2的控制端为栅极，第一MOS管M1的第一端和第二MOS管M2的第一端为漏极，第一MOS管M1和第二MOS管M2的第二端为源极。在其他实施例中，第一MOS管M1和第二MOS管M2可以N沟道MOS管。

如图2所示，分压单元20包括第一电阻Rf1和第二电阻Rf2，第一电阻Rf1的第一端与第一电流镜单元10相连以形成LDO电路的输出端vout，第一电阻Rf1的第二端与第二电阻Rf2的第一端相连以输出分压信号fb，第二电阻Rf2的第二端与地电压相连。一实施例中，通过第一电阻Rf1和第二电阻Rf2对LDO电路输出的电压进行分压从而在第二电阻Rf2的第一端形成分压信号fb并输送至第一差分放大器EA1的第二输入端。

如图2所示，电流采样镜像单元包括采样单元31和第二电流镜单元32，采样单元31与输出管MT的控制端相连，采样单元31用于采集输出管MT上的负载电流而产生采样电流，第二电流镜单元32与采样单元31和第一电流镜单元10相连，第二电流镜单元32用于镜像采样电流而产生第三电流Iload_sense。

具体的，采样单元31包括第三MOS管M3、第四MOS管M4和第二差分放大器EA2。第三MOS管M3的控制端与输出管MT的控制端相连，第三MOS管M3的第二端与电源电压vdd相连。第三MOS管M3的第一端与第二差分放大器EA2的第一输入端相连，第二差分放大器EA2的第二输入端与输出管MT的第一端相连，第四MOS管M4的第二端与第二差分放大器EA2的第一输入端相连，一实施例中，第二差分放大器EA2的第一输入端为负输入端，第二差分放大器EA2的第二输入端为正输入端。第四MOS管M4的控制端与第二差分放大器EA2的输出端相连，第四MOS管M4的第一端与第二电流镜单元32相连并输出采样电流。一实施例中，第三MOS管M3与输出管MT的宽长比之比为k2：1。

第二电流镜单元32包括第五MOS管M5和第六MOS管M6。第五MOS管M5的控制端和第六MOS管M6的控制端相连，第五MOS管M5的第一端与第五MOS管M5的控制端相连且与第四MOS管M4的第一端相连，一实施例中，第五MOS管M5和第六MOS管M6的宽长比之比为1：1。第五MOS管M5和第六MOS管M6的第二端与地电压相连，第六MOS管M6的第一端与第一电流镜单元10的第二MOS管M2的第一端以及控制单元40相连，第六MOS管M6用于镜像采样电流而产生第三电流Iload_sense。

一实施例中，第三MOS管M3和第四MOS管M4为P沟道MOS管，第三MOS管M3的第一端和第四MOS管M4的第一端为漏极，第三MOS管M3的第二端和第四MOS管M4的第二端为源极，第三MOS管M3的控制端和第四MOS管M4的控制端为栅极。第五MOS管M5和第六MOS管M6为N沟道MOS管，第五MOS管M5的第一端和第六MOS管M6的第一端为漏极，第五MOS管M5的第二端和第六MOS管M6的第二端为源极，第五MOS管M5的控制端和第六MOS管M6的控制端为栅极。在其他实施例中，第三MOS管M3和第四MOS管M4为N沟道MOS管，第五MOS管M5和第六MOS管M6为P沟道MOS管。

如图2所示，控制单元40包括开关管M7，开关管M7的第一端与功率管M0的控制端相连，开关管M7的第二端与地电压相连，开关管M7的控制端与第一电流镜单元10的第二MOS管M2的第一端和第二电流镜单元32的第六MOS管M6的第一端相连。一实施例中，开关管M7为N沟道MOS管，开关管M7的第一端为漏极，开关管M7的第二端为源极，开关管M7的控制端为栅极。在其他实施例中，开关管M7可以为P沟道MOS管。

在本实施例中，第一MOS管M1和第二MOS管M2组成了一电流镜，第五MOS管M5和第六MOS管M6组成一电流镜。第二MOS管M2的第一端与第六MOS管M6的第一端相连形成电流比较器并通过比较结果来控制开关管M7，当第二MOS管M2上的电流大于第六MOS管M6上的电流时，开关管M7开启而下拉第一差分放大器EA1的输出信号，当第二MOS管M2上的电流小于第六MOS管M6上的电流时，开关管M7关断从而不对第一差分放大器EA1的输出起作用，进而实现功率管M0与第一MOS管M1上的电流可控的目的。

如图3所示，若LDO电路处于正常工作模式，输出管MT处于饱和区，输出管MT上的负载电流Iload与第一MOS管M1上的电流Ibuffer成线性关系为Ibuffer＝Iload/k3，第二MOS管M2上的第二电流Ibuffer_sense与第一MOS管M1上的电流Ibuffer关系为Ibuffer_sense＝Iload/(k1*k3)，第六MOS管M6上的第三电流Iload_sense与输出管MT上的负载电流Iload关系为Iload_sense＝Iload*k2，当第三电流Iload_sense>第二电流Ibuffer_sense时，开关管M7关断。

若LDO电路处于Dropout区时，输出管MT处于线性区，由于第二差分放大器EA2对第三MOS管M3的第一端和输出管MT的第一端的钳位，使得输出管MT无论工作于饱和区还是线性区，第三电流Iload_sense与负载电流Iload仍能满足Iload_sense＝Iload*k2，但是此时的第一MOS管M1上的电流Ibuffer与负载电流Iload之比迅速增大，即第二MOS管M2上的第二电流Ibuffer_sense会急剧增大，当第二MOS管M2上的第二电流Ibuffer_sense远大于第三电流Iload_sense时，会抬高开关管M7的控制端电压而开启开关管M7，从而下拉功率管M0的控制端而关断功率管M0，从根本上解决传统架构里第一电流Ibuffer较大的情况。

因此合理的设置比例系数k1、k2和k3，可以避免LDO电路工作于Dropout区时静态功耗较大的情况，同时有利于提高处于Dropout区的LDO电路的Linetran性能。

本发明还公开了一种芯片，包括上述的LDO电路。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员在不脱离本发明范围和精神的情况下能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。