功率限制电路

技术领域

本发明是有关于一种功率限制电路，特别是有关于一种用于功率元件的功率限制电路。

背景技术

功率元件具有耐高压的特性，且常应用于电子装置的能量转换电路，例如，用于变频、整流、变压、或功率放大的电路。当功率元件的输入与输出端之间的跨压(例如，功率晶体管的漏-源极电压(Vds))较大时，流经功率元件的负载电流会导致较大的功率。在高功率维持较长时间的情况下，会产生热能以引发高温。在长期使用下，高功率会导致功率元件损坏。

发明内容

有鉴于此，本发明提出一种用于功率元件的功率限制电路，其通过电流与电压的检测，以在功率元件的一输入-输出电压较高的情况下，降低流经功率元件的负载电流，借此限制其操作功率。

本发明另提出一种功率限制电路，用于控制功率元件操作时的一操作功率。功率限制电路包括检测电路以及控制电路。检测电路耦接功率元件。检测电路检测功率元件的输入端与输出端之间的跨压且产生与检测到的跨压相关联的至少一检测信号。控制电路耦接检测电路以及功率元件。控制电路根据至少一检测信号产生控制信号。控制信号用于使能或禁能功率元件，以控制功率元件的操作功率。

本发明的功率限制电路，当功率元件的输入端与输出端之间的跨压增加时，功率限制电路可通过缩短功率元件的使能或导通时间，使操作功率降低至一预设值。本案功率限制电路不影响耦接功率元件的过电流保护电路操作。当功率元件的输入端与输出端之间的跨压较低或者功率元件的操作功率未超过上述预设值的情况下，可由过电流保护电路来实现过电流保护。

附图说明

图1表示本发明一实施例的具有功率限制功能的电子装置。

图2表示本发明一实施例的功率限制电路。

图3A～图3B表示图2的功率限制电路的主要信号与电压变化示意图。

图4表示本发明另一实施例的功率限制电路。

图5表示本发明另一实施例的功率限制电路。

图6A～图6B表示图5的功率限制电路的主要信号与电压变化示意图。

图7表示本发明另一实施例的功率限制电路。

图8表示根据本发明另一实施例的电压检测电路。

图9表示根据本发明另一实施例的电流检测电路。

附图标记：

1:电子装置

10,10A,10B,10C,10D:功率限制电路

11:功率元件

20A,20B:电流检测电路

21A,21B:电压检测电路

22,26～27:NMOS晶体管

23,24,25:PMOS晶体管

80,90:运算放大器

81,82,91,91:NMOS晶体管

100,100A,100B:控制电路

101,101A:检测电路

110:NMOS晶体管

CMP20、CMP21、CMP50、CMP51:比较电路

C20,C21,C50～C52:电容器

CS20,CS50:电流源

I20～I22,I50:电流

Idet:电流

Iload:负载电流

K:倍数

N20～N23,N50～N52:节点

OP20,OP21,OP50,OP51:比较器

R20,R21,R90,R91:电阻器

S10:控制信号

S20,S50:比较信号

S51:切换信号

SW20～SW22,SW50～SW53:开关

t21,t21’,t22,t22’:时间

t51,t51’,t52,t52’:时间

T:时间

V20,V23,V50,V53:输入电压

V21:斜坡电压

V22,V51,V52:参考电压

Vds:跨压/漏-源极电压

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

图1表示本发明一实施例的具有功率限制功能的电子装置。参阅图1，电子装置1包括功率限制电路10以及功率元件11。在此实施例中，功率元件11是一耐高压元件。功率限制电路10检测跨越功率元件11的输入与输出之间的跨压以及流经功率元件11的负载电流，并根据检测结果来控制功率元件11的操作功率。

参阅图1，功率限制电路10包括控制电路100以及检测电路101。检测电路101耦接功率元件11，以检测功率元件11的输入端与输出端之间的一跨压以及流经功率元件11的负载电流。检测电路101根据检测结果产生至少一检测信号。在此实施例中，检测信号可以是一电流信号，其与输入端与输出端之间的跨压相关联。举例来说，检测电路101根据检测结果产生两个电流，以作为两个检测信号。在这两个检测信号中，其中一个检测信号是表示检测到的功率元件11的上述跨压，另一个检测信号则是表示检测到的上述负载电流。由于负载电流是流经功率元件11的电流，因此负载电流与功率元件11的上述跨压相关联。可知，检测电路101所产生的一或多个检测信号皆与功率元件11的上述跨压相关联。

控制电路100产生控制信号S10，以使能或禁能功率元件11，例如，以导通或关断功率元件11。控制电路100还接收检测电路101所产生的检测信号，并根据检测信号来调整控制信号S10的工作周期(duty cycle)，借以调整功率元件11的导通时间。通过调整功率元件11的导通时间，流经功率元件11的负载电流受到控制，这实现了控制功率元件11的操作功率(操作功率等于上述跨压与负载电流的乘积)。

通过上述的操作，当功率元件11的上述跨压较大时，功率限制电路10可减短功率元件11的导通时间，以减少负载电流，使得功率元件11的操作功率受到控制以维持在一预设的固定值。因此，本案功率限制电路10可控制功率元件11的操作功率使其维持在一预设的固定值，避免了功率元件11因较大跨压而损坏。

下文将叙述本案功率限制电路10的不同实施例。

图2表示本发明一实施例的功率限制电路。图1的功率限制电路10可以图2的功率限制电路10A来实现。参阅图2，为了能清楚说明功率限制电路的操作，图2除了显示功率限制电路10A，还显示与功率限制电路10A耦接的功率元件11。功率限制电路10A包括控制电路100A以及检测电路101A。图1的控制电路100以及检测电路101可分别以图2的控制电路100A以及检测电路101A来实现。

如图2所示，功率元件11可以一N型金属氧化物半导体(N-type Metal-Oxide-Semiconductor，NMOS)晶体管110来实现。检测电路101A包括电流检测电路20A以及电压检测电路21A。电流检测电路20A包括NMOS晶体管22。电压检测电路21A包括P型金属氧化物半导体(P-type Metal-Oxide-Semiconductor，PMOS)晶体管23～25、NMOS晶体管26～27、以及电阻器R20。在此实施例中，每一MOS晶体管具有三个电极端，包括一输入端、一输出端、以及一控制端。对于一NMOS晶体管而言，其输入端、输出端、以及控制端分别为漏极、源极、以及栅极；对于一PMOS晶体管而言，其输入端、输出端、以及控制端分别为源极、漏极、以及栅极。在此实施例中，NMOS晶体管110的漏极作为功率元件11的输入端，而NMOS晶体管110的源极作为功率元件11的输出端。

参阅图2，NMOS晶体管110的栅极接收控制电路100A产生的控制信号S10。电流检测电路20A的NMOS晶体管22的栅极接收控制信号S10，其漏极耦接NMOS晶体管110的漏极，且其源极耦接比较电路CMP21。NMOS晶体管22的尺寸为NMOS晶体管110的K倍。详细来说，NMOS晶体管22的栅极的宽度与长度比为NMOS晶体管110的栅极的宽度与长度比

电阻器R20的第一端耦接NMOS晶体管110的漏极。PMOS晶体管23的源极耦接电阻器R20的第二端，且其栅极耦接节点N23。NMOS晶体管26的漏极与栅极耦接PMOS晶体管23的漏极，且其源极耦接一参考端，例如接地端(图式中以倒三角形表示)。PMOS晶体管24的源极耦接NMOS晶体管110的源极，且其栅极与漏极耦接节点N23。NMOS晶体管27的漏极耦接PMOS晶体管24的栅极与漏极(即，NMOS晶体管27的漏极也耦接节点N23)，其栅极耦接NMOS晶体管26的栅极与漏极，且其源极耦接接地端。PMOS晶体管25的源极耦接NMOS晶体管110的源极，其栅极耦接节点N23，且其漏极在节点N20处耦接比较电路CMP20。

控制电路100A包括比较电路CMP20与CMP21。比较电路CMP20包括比较器OP20、电容器C20、开关SW20、电阻器R21、以及电流源CS20。比较器OP20具有反向输入端(-)、非反向输入端(+)、以及输出端。比较器OP20的反向输入端(-)耦接节点N21，且其非反向输入端(+)耦接节点N20。比较电路CMP20在节点N20处耦接电压检测电路21A。电流源CS20耦接节点N21，且提供电流I22至节点N21。电容器C20耦接于节点N21与接地端之间。开关SW20耦接于节点N20与接地端之间。电阻器R21耦接于节点N20与接地端之间。比较器OP20的输出端产生比较信号S20。

比较电路CMP21包括比较器OP21、开关SW21与SW22、以及电容器C21。比较器OP21具有一反向输入端(-)、一非反向输入端(+)、以及一输出端。比较器OP21的反向输入端(-)耦接节点N22，且其非反向输入端(+)接收参考电压V22。开关SW21的输入端耦接电流检测电路20A，且其输出端耦接节点N22。开关SW21接收来自比较电路CMP20的比较信号S20，以决定其导通/关断状态。开关SW22耦接于节点N22与接地端之间。电容器C21耦接于节点N22与接地端之间。控制信号S10产生于比较器OP21的输出端。

以下将详细说明图2的功率限制电路10A的详细操作。

参阅图2以及图3A，当电子装置操作时，NMOS晶体管110与NMOS晶体管22根据控制信号S10的高电平而导通。此时，基于控制信号S10的高电平，NMOS晶体管110的漏极与源极之间具有一跨压Vds(漏-源极电压)，且一负载电流Iload流经NMOS晶体管110。电压检测电路21A根据电阻器R20的电阻值r20以及跨压Vds产生一电流I20(I20＝Vds/r20)。通过电压检测电路21A内晶体管23～25所组成的电流镜的操作，获得流经PMOS晶体管25的镜像电流Idet。在此实施例中，电流Idet等于电流I20。电流Idet为电压检测电路21A所产生的一检测信号，其被提供至比较电路CMP20的节点N20以作为控制电路100A的一输入信号。因此可知，电压检测电路21A可视为用于产生电流Idet的一电流源。为了清楚表示电压检测电路21A与比较电路CMP20之间的关系，于图2中，以耦接节点N20并提供电流(检测信号)Idet的一电流源的符号来表示电压检测电路21A。

此外，当电子装置操作时，控制信号S10处于高电平的时间为t22。电流检测电路20A的NMOS晶体管22根据控制信号S10的高电平而导通。由于NMOS晶体管22的尺寸为NMOS晶体管110的K倍，因此，所产生流经NMOS晶体管22的电流I21等于K倍的负载电流Iload，即I21＝KIload。电流I21为电流检测电路20A所产生的一检测信号，其被提供至比较电路CMP21作为控制电路100A的另一输入信号。为了清楚表示电流检测电路20A与比较电路CMP21之间的关系，于图2中，以耦接开关SW21并提供电流(检测信号)I21的一电流源的符号来表示电流检测电路20A。

当电子装置操作时，开关SW20与SW22先被同时导通以分别重置节点N21与N22上的电压，接着开关SW20与SW22被关断一段时间T。如图3A所示，电流I22对电容器C20充电，以在节点N21上产生斜坡电压V21。根据电阻器R21的电阻值r21以及被提供至节点N20的电流Idet，于节点N20产生输入电压V20。比较器OP20对输入电压V20与斜坡电压V21进行比较，以产生比较信号S20。参阅图3A，当输入电压V20大于斜坡电压V21时，比较信号S20具有一高电平。一旦输入电压V20变为小于斜坡电压V21，比较信号S20则切换为具有一低电平。

参阅图2以及图3A，比较信号S20在时间t21中具有高电平，且开关SW21基于比较信号S20的高电平而导通。由于开关SW21导通，电流I21对电容器C21充电，以在节点N22上产生输入电压V23。电流I21对电容器C21持续充电，直到比较信号S20切换为低电平。如图3B所示，输入电压V23为逐渐上升。比较器OP21对输入电压V23与参考电压V22进行比较，以产生控制信号S10。当参考电压V22大于输入电压V23时，控制信号S10具有一高电平。一旦参考电压V22变为小于输入电压V23，控制信号S10则切换为具有一低电平。如参阅图3B，控制信号S10在时间t22中具有高电平时，NMOS晶体管110以及与NMOS晶体管22基于控制信号S10的高电平而导通；当控制信号S10切换为低电平时，NMOS晶体管110以及与NMOS晶体管22关断。

在电子装置操作的期间，当NMOS晶体管110的跨压Vds增加时，基于跨压Vds而产生的电流I20与负载电流Iload皆增加。因此，NMOS晶体管110的操作功率P(P＝Ioad×Vds)增加。电流I20的增加导致获得的电流Idet也增加。因此，节点N20上的输入电压V20随着跨压Vds而增加，即输入电压V20正比于跨压Vds(V20∝Vds)。参阅图3A，输入电压V20的电平向上提高，如箭头所示。由于输入电压V20增加，输入电压V20大于斜坡电压V21的时间t21延长为时间t21’，使得比较信号S20处于高电平的期间延长，即比较信号S20的工作周期增加。

基于比较信号S20的高电平的期间延长以及负载电流Iload的增加，节点N22上的输入电压V23以较快的速度上升，即输入电压V23的上升斜率正比于负载电流Iload(V23∝Iload)。参阅图3B，输入电压V23的上升斜率增加，如箭头所示。由于输入电压V23的上升斜率增加，参考电压V22大于输入电压V23的时间t22缩短为时间t22’，使得控制信号S10处于高电平的期间缩短，即控制信号S10的工作周期减少。

基于控制信号S10的工作周期减少，NMOS晶体管(功率元件)110导通的时间缩短，使得负载电流Iload减少。如此一来，NMOS晶体管110的操作功率可因此而降低。根据此实施例，当NMOS晶体管110的操作功率增加时，通过缩短NMOS晶体管110的导通时间来降低操作功率，避免了高功率导致NMOS晶体管110损坏。

在控制信号S10的工作周期经过一次调整后，开关SW20与SW22导通，分别使电容器C20与C21放电，以分别重置节点N21上的电压V21与节点N22上的电压V23。

在本发明的实施例中，功率限制电路10A可限制NMOS晶体管110的操作功率在一预设值。举例来说，当功率限制电路10A检测到NMOS晶体管110的操作功率增加时，可通过缩短NMOS晶体管110的导通时间，使操作功率降低至一预设值。此预设值可由电阻器R20的电阻值r20、电容器C20的电容值c20、电流I22、电阻器R21的电阻值r21、电容器C21的电容值c21、参考电压V22、以及NMOS晶体管22相对于NMOS晶体管110的尺寸倍数K来决定。详细分析如下文所述。

当电子装置操作时，NMOS晶体管110具有跨压Vds。电流I20可表示为：

I20＝Vds/r20式(1)

由于电流Idet等于电流I20，因此式(1)可改写为：

Idet＝Vds/r20 式(2)

基于式(2)，可获得输入电压V20为：

V20＝r21×Vds/r20 式(3)

电流I22在时间t21对电容器C20充电。对应期间t21的电荷量Q20表示为：

Q20＝I22×t21＝c20×V21 式(4)

当斜坡电压V21等于输入电压V20(V21＝V20)时，可获得时间t21为:

t21＝c20×r21×(Vds/r20)/I22式(5)

参阅式(3)与式(5)，在式(5)中的r21×(Vds/r20)等于输入电压V20。因此，可得知，当跨压Vds增加时，输入电压V20随之增加，使得时间t21也增加，这延长了比较信号S20处于高电平的时间。如此一来，电流I21对电容器C21的充电时间也延长。对电容器C21充电的电荷量Q21表示为：

Q21＝I21×t21＝c21×V23 式(6)

其中，I21＝KIload，因此式(6)改写为：

Q21＝KIload×t21＝c21×V23式(7)

当输入电压V23等于参考电压V22(V23＝V22)时，将式(5)代入式(7)获得式(8)：

KIload×c20×r21×(Vds/r20)/I22＝c21×V22 式(8)

式(8)重新改写如下：

Iload×Vds＝(c21×V22×I22×r20)/(K×c20×r21) 式(9)

式(9)表示NMOS晶体管110的操作功率P(P＝Ioad×Vds)。由于式(9)中的参数c21、V22、I22、r20、K、c20、r21皆为固定值，因此，可通过调整这些参数中的至少一个来决定操作功率的一预设值。

图4表示本发明另一实施例的功率限制电路。图1的功率限制电路10可以图4的功率限制电路10B来实现。功率限制电路10B的电路架构与图2的功率限制电路10A大致上相同，唯相异之处在于，电流检测电路20A所产生的电流I21(一检测信号)被提供至比较电路CMP20的节点N20作为控制电路100A的一输入信号，而电压检测电路21A所产生的电流Idet(另一检测信号)被提供至比较电路CMP21作为控制电路100A的另一输入信号。功率限制电路10B的电路架构与操作如图2的实施例所述，在此省略说明。

图5表示本发明另一实施例的功率限制电路。图1的功率限制电路10可以图5的功率限制电路10C来实现。参阅图5，为了能清楚说明功率限制电路的操作，图5除了显示功率限制电路10C，还显示与功率限制电路10C耦接的功率元件11以及晶体管110。功率限制电路10C包括控制电路100B以及检测电路101A。图1的控制电路100以及检测电路101可分别以图5的控制电路100B以及检测电路101A来实现。控制电路100B包括比较电路CMP50与CMP51。

功率元件11以及检测电路101A的电路架构与操作与图2相同，相关说明请参阅图2的相关描述，在此省略叙述。

参阅图5，NMOS晶体管22的源极在节点N50耦接比较电路CMP50，且电流I21被提供至比较电路CMP50的节点N50，以作为控制电路100B的一输入信号。PMOS晶体管25的源极耦接比较电路CMP51，且电流Idet被提供至比较电路CMP51，以作为控制电路100B的另一输入信号。

比较电路CMP50包括比较器OP50以及电容器C50。比较器OP50具有反向输入端(-)、非反向输入端(+)、以及输出端。比较器OP50的反向输入端(-)耦接节点N50，且其非反向输入端(+)接收参考电压V51。比较电路CMP50在节点N50处耦接电流检测电路20A。电容器C50耦接于节点N50与接地端(图式中以倒三角形表示)之间。比较器OP50的输出端产生比较信号S50。

比较电路CMP51包括比较器OP51、开关SW50～SW53、电容器C51与C52、以及电流源CS50。比较器OP51具有一反向输入端(-)、一非反向输入端(+)、以及一输出端。比较器OP51的非反向输入端(+)耦接节点N51，且其反向输入端(-)耦接节点N52。电流源CS50提供电流I50。开关SW50的输入端耦接电流源CS50，且其输出端耦接节点N51。开关SW50接收来自比较电路CMP50的比较信号S50，以决定其导通/关断状态。开关SW51耦接于节点N51与接地端之间。电容器C51耦接于节点N51与接地端之间。开关SW52的输入端耦接电压检测电路21A，且其输出端耦接节点N52。开关SW52接收一切换信号S51，以决定其导通/关断状态。开关SW53耦接于节点N52与接地端之间。电容器C52耦接于节点N52与接地端之间。控制信号S10产生于比较器OP21的输出端。

以下将详细说明图5的功率限制电路10C的详细操作。

当电子装置操作时，NMOS晶体管110、电流检测电路20A、以及电压检测电路21A的操作如图2的实施例所述，以下将省略详细说明。参阅图5以及图6A，当电子装置操作时，电流检测电路20A产生电流I21。电流I21为电流检测电路20A所产生的一检测信号，其被提供至比较电路CMP50的节点N50以作为控制电路100B的一输入信号。此外，当电子装置操作时，电压检测电路21A产生电流Idet。电流Idet为电压检测电路21A所产生的一检测信号，其被提供至比较电路CMP51以作为控制电路100B的另一输入信号。

如图6A所示，当电子装置操作时，电流I21对电容器C50充电，以在节点N50上产生输入电压V50。如图6A所示，输入电压V50为逐渐上升。比较器OP50对输入电压V50与参考电压V51进行比较，以产生比较信号S50。当参考电压V51大于输入电压V50时，控制信号S50具有一高电平。一旦参考电压V51变为小于输入电压V50，控制信号S50则切换为具有一低电平。

参阅图5以及图6A，当电子装置操作时，开关SW51与SW53先被同时导通以分别重置节点N51与N52上的电压，接着开关SW51与SW53被关断一段时间T。比较信号S50在时间t51中具有高电平，且开关SW50基于比较信号S50的高电平而导通。由于开关SW50导通，电流I50对电容器C51充电，以在节点N51上产生参考电压V52。如图6A所示，参考电压V52为逐渐上升。当在时间t51之后开关SW50基于比较信号S50的低电平而关断时，参考电压V52停止上升，并维持在上升最后到达的一电平(称为”维持电平”)。当参考电压V52到达上述维持电平时，开关SW52被导通。由于开关SW52导通，电流Idet对电容器C52充电，以在节点N52上产生输入电压V53。如图6B所示，输入电压V53为逐渐上升。在此实施例中，开关SW52的导通时间晚于开关SW50导通时间，以使得参考电压V52早于电压V53开始上升。在另一实施例中，开关SW52可与开关SW50同时导通。比较器OP51对输入电压V53与参考电压V52进行比较，以产生控制信号S10。当参考电压V52大于输入电压V53时(即参考电压V52的维持电平高于输入电压V53的电平时)，控制信号S10具有一高电平。一旦参考电压V52变为小于输入电压V53(即参考电压V52的维持电平低于输入电压V53的电平)，控制信号S10则切换为具有一低电平。如参阅图6B，控制信号S10在时间t52中具有高电平时，NMOS晶体管110以及NMOS晶体管22基于控制信号S10的高电平而导通；当控制信号S10切换为低电平时，NMOS晶体管110以及NMOS晶体管22关断。

在电子装置操作的期间，当NMOS晶体管110的跨压Vds增加时，基于跨压Vds而产生的电流I20与负载电流Iload皆增加。因此，NMOS晶体管110的操作功率P(P＝Ioad×Vds)增加。基于负载电流Iload的增加，节点N50上的输入电压V50以较快的速度上升，即输入电压V50的上升斜率正比于负载电流Iload(V50∝Iload)。参阅图6A，输入电压V50的上升斜率增加，如箭头所示。由于输入电压V50的上升斜率增加，参考电压V51大于输入电压V50的时间t51缩短为时间t51’，使得比较信号S50处于高电平的期间缩短，即比较信号S50的工作周期减少。

如图6A与图6B所示，基于比较信号S50的高电平的期间缩短，电容器C51以较短时间充电，使得参考电压V52的维持电平降低，如箭头所示。此外，由于跨压Vds的增加导致电流Idet增加，因此，节点N52上的输入电压V53以较快的速度上升，即输入电压V53的上升斜率正比于跨压Vds(V53∝Vds)。参阅图6B，输入电压V53的电平向上提高，如箭头所示。由于参考电压V52的维持电平降低且输入电压V53的上升斜率增加，参考电压V52大于输入电压V53的时间t52缩短为时间t52’，使得控制信号S10处于高电平的期间缩短，即控制信号S10的工作周期减少。

基于控制信号S10的工作周期减少，NMOS晶体管(功率元件)110导通的时间缩短，使得负载电流Iload减少。如此一来，NMOS晶体管110的操作功率可因此而降低。根据此实施例，当NMOS晶体管110的操作功率增加时，通过缩短NMOS晶体管110的导通时间来降低操作功率，避免了高功率导致NMOS晶体管110损坏。

在控制信号S10的工作周期经过一次调整后，开关SW51与SW53导通，分别使电容器C51与C52放电，以分别重置节点N51上的电压V52与节点N52上的电压V53。

在本发明的实施例中，功率限制电路10C可限制NMOS晶体管110的操作功率在一预设值。举例来说，当功率限制电路10C检测到NMOS晶体管110的操作功率增加时，可通过缩短NMOS晶体管110的导通时间，使操作功率降低至一预设值。此预设值可由电阻器R20的电阻值r20、电容器C50的电容值c50、电流I50、参考电压V51、电容器C51的电容值c51、电容器C52的电容值c52、时间T、以及NMOS晶体管22相对于NMOS晶体管110的尺寸倍数K来决定。详细分析如下文所述。

当电子装置操作时，电流I21在时间t51对电容器C50充电。对应期间t51的电荷量Q50表示为：

Q50＝I21×t51＝KIload×t51＝c50×V50式(10)

当输入电压V50等于参考电压V51(V50＝V51)时，可获得时间t51为:

t51＝c50×V51/KIload 式(11)

根据式(11)可知，当跨压Vds增加时，电流I21(＝KIload)随之增加，使得时间t51减少，这缩短了比较信号S50处于高电平的时间。如此一来，电流I50对电容器C51的充电时间也缩短。对电容器C51充电的电荷量Q51表示为：

Q51＝I50×t51＝c51×V52式(12)

根据式(12)可获得参考电压V52：

V52＝I50×t51/c51式(13)

将式(11)代入式(13)，可获得：

V52＝(I50/c51)×c50×V51/KIload式(14)

电流Idet在时间T对电容器C52充电。对电容器C52充电的电荷量Q52表示为：

Q52＝c52×V53＝T×Idet＝T×(Vds/r20) 式(15)

基于式(15)，可获得输入电压V53为：

V53＝T×(Vds/r20)/c52式(16)

当参考电压V52等于输入电压V53时，可得式(17)：

(I50/c51)×c50×V51/KIload＝T×(Vds/r20)/c52 式(17)

式(17)重新改写如下：

Iload×Vds＝(I50×c50×V51)×(r20×c52)/(c51×T×K)式(18)

式(18)表示NMOS晶体管110的操作功率P(P＝Ioad×Vds)。由于式(18)中的参数I50、c50、V51、r20、c52、c51、T、K皆为固定值，因此，可通过调整这些参数中的至少一个来决定操作功率的一预设值。

图7表示本发明另一实施例的功率限制电路。图1的功率限制电路10可以图7的功率限制电路10D来实现。功率限制电路10D的电路架构与图5的功率限制电路10C大致上相同，唯相异之处在于，电流检测电路20A所产生的电流I21(一检测信号)被提供至比较电路CMP51作为控制电路100B的一输入信号，而电压检测电路21A所产生的电流Idet(另一检测信号)被提供至比较电路CMP50的节点N50作为控制电路100B的另一输入信号。功率限制电路10D的电路架构与操作如图5的实施例所述，在此省略说明。

图8表示根据本发明另一实施例的电压检测电路。参阅图8，电压检测电路21B可取代图2、图4、图5、图7中任一个的电压检测电路21A。参阅图8，电压检测电路21B也包括电阻器R20，此外，还包括运算放大器80以及NMOS晶体管81与82。运算放大器80具有反向输入端(-)、非反向输入端(+)、以及输出端。电阻器R20的第一端耦接NMOS晶体管110的漏极，且其第二端耦接运算放大器80的反向输入端(-)。运算放大器80的非反向输入端(+)耦接NMOS晶体管110的源极。NMOS晶体管81的漏极耦接电阻器R20的第二端以及运算放大器80的反向输入端(-)，其源极端耦接接地端，且其栅极耦接运算放大器80的输出端。NMOS晶体管82的栅极亦耦接运算放大器80的输出端。当电子装置操作时，电压检测电路21B根据电阻器R20的电阻值r20以及NMOS晶体管110的跨压Vds产生电流I20(I20＝Vds/r20)。通过电压检测电路21B内运算放大器80以及NMOS晶体管81与82的操作，获得电流I20的镜像电流Idet。

图9表示根据本发明另一实施例的电流检测电路。参阅图9，电流检测电路20B可取代图2、图4、图5、图7中任一个的电流检测电路20A。参阅图9，电压检测电路21B包括电阻器R90与R91、运算放大器90、以及NMOS晶体管91与92。运算放大器90具有反向输入端(-)、非反向输入端(+)、以及输出端。电阻器R90的第一端耦接NMOS晶体管110的漏极以及运算放大器90的非反向输入端(+)。电阻器R91的第一端耦接电阻器R90的第二端，且其第二端耦接运算放大器90的反向输入端(-)。NMOS晶体管91的漏极耦接电阻器R91的第二端以及运算放大器90的反向输入端(-)，其源极端耦接接地端，且其栅极耦接运算放大器90的输出端。NMOS晶体管82的漏极耦接电阻器R91的第二端以及运算放大器90的反向输入端(-)，其源极端耦接接地端，且其栅极耦接运算放大器90的输出端。在此实施例中，电阻器R91的电阻值是电阻器R90的电阻值的1/K倍。当电子装置操作时，一负载电流Iload流经电阻器R90与NMOS晶体管110，且K倍的负载电流Iload流经电阻器R91。通过运算放大器90以及NMOS晶体管91与92的操作，获得等于电流I21，其等于预设倍数的负载电流Iload。

根据本发明的上述各实施例，当功率元件的输入端与输出端之间的跨压增加时，功率限制电路可通过缩短功率元件的使能或导通时间，使操作功率降低至一预设值。本案功率限制电路不影响耦接功率元件的过电流保护电路操作。当功率元件的输入端与输出端之间的跨压较低或者功率元件的操作功率未超过上述预设值的情况下，可由过电流保护电路来实现过电流保护。

虽然本发明已以较佳实施例所述如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。