电压调节器电路和对应装置

相关申请的交叉引用

本申请要求2022年10月6日提交的第102022000020610号意大利专利申请的权益，该申请据此通过引用并入本文。

技术领域

本说明书涉及电压调节器电路和方法。

一个或多个实施例可以应用于按比例降低针对低电压敏感电路装置(circuitry)(例如，诸如带隙电路、运算放大器电路和数字电路)的输入电压。

背景技术

在低静态、高电压低压差调节器(LDO)中，期望在零负载下具有超低静态电流的纳功率预调节器。

例如，其静态电流消耗(当前称为关机电流)可以表示LDO的总电流的相关部分，特别是在关断模式下(例如，当使能信号EN处于第一逻辑电平，诸如逻辑电平“0”时)。

在中电压应用和高电压应用中，预调节器能够用于按比例降低输入电压并偏置精确的低压负载电路装置，诸如带隙、运算放大器、欠压锁定、比较器、PLL、具有数千个或更多个门的数字部件。

为了减小偏置电流，期望减小硅面积。

用于减小偏置电流的已知架构涉及若干个电路和组件，诸如齐纳(Zener)二极管、一致电阻器、电流发生器等，对面积占用有相关影响。

发明内容

一个或多个实施例的目的是有助于克服上述缺点。

根据一个或多个实施例，该目的可以经由具有所附的权利要求中阐述的特征的电路来实现。

一个或多个实施例可以涉及对应的电压调节器装置。

权利要求是本文中参考实施例提供的技术教导的组成部分。

一个或多个实施例有助于减小电路装置的面积占用。

在一个或多个实施例中，高输入电压预调节器涉及低静态消耗。

一个或多个实施例提供了更紧凑的解决方案。

一个或多个实施例使用了数量减少的电阻器和电子组件。

一个或多个实施例有助于节省硅面积和功耗。

附图说明

现在将参考附图，仅通过非限制性示例的方式来描述一个或多个实施例，在附图中：

图1是包括预调节器电路的电压调节器的示例图；

图2是图1的预调节器电路的负载电路装置的示例电路；

图3是预调节器架构的示例图；

图4是根据本公开的电路的示例图；

图5是根据本公开的变型电路的示例图；

图6是根据本公开的电路的示例图；

图7是图6的一部分的示例图；

图8A和图8B是一个或多个实施例中的电压信号的示例图；

图9是一个或多个实施例中的电流信号的示例图；

图10A和图10B是一个或多个实施例中的电压信号的示例图；

图11A、图11B、图11C和图11D是根据本公开的电路在各种操作条件下的电压信号值分布的示例图；以及

图12、图13、图14和图15是根据本公开的电路在各种操作条件下的电流信号值分布的示例图。

除非另有指示，否则不同的图中的对应数字和符号总体上是指对应的部分。

绘制这些图是为了清楚地示出实施例的相关方面，并且不一定按比例绘制。

图中绘制的特征的边缘不一定指示特征范围的终止。

具体实施方式

在随后的描述中，示出了一个或多个具体细节，旨在提供对本说明书的实施例的示例的深入理解。可以在没有这些具体细节中的一个或多个具体细节的情况下，或者利用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细地示出或描述已知的结构、材料或操作，使得不会混淆实施例的某些方面。

在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特性被包括在至少一个实施例中。因此，可能存在于本说明书的一个或多个点中的诸如“在实施例中”或“在一个实施例中”这样的短语不一定指代同一实施例。

此外，特定的构象、结构或特性可以在一个或多个实施例中以任何适当的方式组合。

附图呈简化形式并且没有按精确的比例绘制。

在本文所附的图中，除非上下文另有指示，否则相似的部分或元素用相似的参考标记/数字指示，并且为了简洁起见，将不对每个图重复对应的描述。

本文中使用的参考标记仅为方便而提供，并因此不限定保护范围或实施例的范围。

为了简单起见，在以下详细描述中，可以使用相同的参考符号来指定电路中的节点/线路和可能出现在该节点或线路处的信号两者。

如图1所例示，装置100包括：

低压差调节器10，其包括被配置为从诸如已加载的电容器C

使能节点EN，其被配置为激活电压调节，

地节点GND，其被配置为耦合到地，

输出节点V

调整节点ADJ，其被配置为例如经由分压器R1、R2耦合到输出节点V

电力良好或反馈节点PG，其监测调整节点ADJ处的电压以指示输出电压的状态。

如图2所例示，预调节器12可以耦合到诸如带隙电路装置14、运算放大器电路装置16、数字部件18和比较器19这样的负载电路装置，以向其提供预调节电压PRE。

例如，对于例如汽车应用，预调节器输入电压为40伏。

可以考虑CMOS工艺参数来设置PRE，诸如5V、3.3V、1.8V、1.2V。

如图3所例示，耦合到负载R

电压箝位电路装置DZ、R

电流发生器电路块13，其耦合到电压箝位电路装置DZ、R

低电压带隙14，其耦合到电流发生器电路块13，

运算放大器16，其包括第一(例如，非反相)输入节点+、第二(例如，负)输入节点-和输出节点O1，第一(例如，非反相)输入节点+耦合到低压带隙14，第二(例如，负)输入节点-经由包括电阻式分压器R1、R2的反馈支路耦合到输出节点PRE，输出节点O1耦合到高压晶体管HVMOS(例如，n沟道或p沟道功率MOS)的栅极节点。

如图4所例示，根据本公开的预调节器电路40包括：

供电节点V

启动电路42，诸如电流发生器或电阻式元件(resistive element)，

独立电流源44，诸如高压电源，其被配置为提供第一电流I1和第二电流I2，如下文所讨论，

电压倍增器电路46(例如，有源或无源)，其耦合到运算放大器48并且耦合到电阻器R0、R1与晶体管Q0(例如，诸如二极管连接的BJT或MOS晶体管)的串联，

运算放大器48(例如，在缓冲器配置中)，其包括第一输入节点-、第二输入节点+和输出节点O1，第一输入节点-耦合到独立电流源44，第二输入节点+耦合到输出节点PRE，输出节点O1耦合到功率晶体管HVMOS(例如，n沟道晶体管)，运算放大器48耦合到电流发生器I

带隙电压节点BDG，其被配置为耦合到带隙电路装置，以接收带隙电压BDG。

如图4所例示，电流发生器44被配置为产生第一电流I1和第二电流I2，它们可以表示为：

其中：

ΔV

R

N是电流发生器44的(例如，可编程的)缩放因子。

如图4所例示，电压倍增器电路块46和运算放大器48之间的参考节点PRE0处的电压处于由带隙电压BDG和(例如，有源)电压倍增器电路46之和给出的电压电平。例如，参考节点PRE0处的电压是与高阻抗和温度无关的电压。

如图4所例示，预调节输出节点PRE处的电压基本上等于参考节点PRE0的电压，最终仅受运算放大器48中的任何非理想偏移的影响。

如图4所例示，预调节电压PRE有助于向输出负载R

例如，有源电压倍增器有助于从带隙电压(例如，约1.3V)获得预调节的电压电平PRE(例如，高于PRE0约3.3V)。

如图4和图5所例示，功率晶体管HVMOS可以是n沟道或p沟道晶体管。

例如，在供电电压V

如图6所例示，独立电流源44包括本身已知的Caprio单元结构。如在Serdijn,Verhoeven&van Roermund：“Analog IC Techniques for Low-Voltage Low PowerElectronics(用于低压低功率电子器件的模拟IC技术)”–(1995)的第95页上讨论的Caprio单元可能适合在一个或多个实施例中使用。

如图6所例示，启动电路装置42包括启动电阻Rsup，以便接通Caprio单元44。

如图6所例示，Caprio单元包括：

电流镜M5、M6，其经由启动电阻器Rsup耦合到供电节点V

有源负载对(例如，p沟道MOSFET)M3-M2和M4-M1，其在级联配置中具有1比N的镜比(mirror ratio)，被配置为保护低电压组件免受高输入电压(例如，在从40伏到100伏的范围内)的影响。

如图6和图7所例示，Caprio单元包括双极晶体管Q1、Q2、Q3、Q4(例如，5伏NPN双极晶体管)和电阻器R0的四元组，其中：

双极晶体管Q1、Q2、Q3、Q4的四元组中的第一双极晶体管Q1具有第一发射极面积，例如，大约是第二发射极面积的三倍，

双极晶体管Q1、Q2、Q3、Q4的四元组中的第二双极晶体管Q2具有第二发射极面积，例如，单位发射极面积，

第三双极晶体管Q3的发射极面积是第二发射极面积的三倍并且等于第一发射极面积，

第四双极晶体管Q4包括等于第二双极晶体管Q2的第二发射极面积的第四发射极面积。

如图6所例示，至少一个电流发生器IB

如图6所例示，偏置电流I

如图6所例示，电阻器R

其中：

@300K(27℃)是热电压，

k是玻尔兹曼(Boltzmann)常数，

T是以开尔文(Kelvin)为单位的温度，

q是电子电荷，

AE

AE

AE

AE

例如，在室温(即，约300K的温度T)下，PTAT电压ΔV

ΔV

例如，将阈值电压ΔV

在例如第一电流I

如图6所例示，用于偏置运算放大器48的电流I

其中

Ra是偏置电阻式元件的电阻，

VBE

VBE

例如，为了获得约60nA的偏置电流I

如图7所例示，在带隙电压节点V(BDG)处接收的带隙电压可以表示为：

其中

VBE

R

例如，电阻R

例如，考虑电阻值R

例如，在带隙电压节点BDG处接收的带隙电压在室温下可以处于约1.31V的电压电平。

如图6所例示，参考节点PRE0处的参考电压PRE0可以表示为：

V(PRE0)＝V(BDG)+2*(V

其中

V

VGS

V

例如，在所使用的技术中，例如PMOS晶体管在温度下的电压阈值热系数(简称为T.C.)可能约为：Vth(T.C.)PMOS＝-1.1mV/℃。

例如，过驱动电压V

如图6所例示，第二电流I

因此，参考电压PRE0可以被认为与温度无关的电压(例如，除了温度漂移的情况之外)。

如图6所例示，一组电流发生器IB

例如，该组电流发生器IB

例如，该组电流发生器IB

其中

Rj是第j个偏置电阻式元件的电阻，

VBE

VBE

如图6和图7所例示，可以利用晶体管M

例如，可以以本身已知的方式利用围绕这些二极管连接的晶体管M

如图8A和图8B所示，使用根据本公开的电路40，预调节电压PRE的漂移和带隙BDG的漂移可以在温度范围[-40℃,160℃]内被例如限制于约60mV，即1.8％。

如本文所例示，电路40包括：

供电节点V

输出节点PRE，其被配置为耦合到负载R

启动电路装置42，其耦合到供电节点V

电流发生器电路装置44，其耦合到启动电路装置，以接收启动电压，该电流发生器电路装置被配置为产生具有第一电流强度的第一电流I

带隙节点BDG，其被配置为耦合到带隙电路装置，以接收带隙电压；

倍增器电路装置46，其耦合到带隙节点并耦合到电流发生器电路装置，以接收第二电流I

第一二极管连接的晶体管(例如，BJT)Q

第一电阻式元件R1，其介于第一开关/晶体管和带隙节点之间；

涉及地的第二电阻式元件R0，其耦合到第一晶体管Q

第二晶体管HVMOS，其具有控制节点并且具有在供电节点V

运算放大器48，其具有耦合到电流发生器电路装置44和倍增器电路装置46的第一输入节点-,PRE0，运算放大器48的第一输入节点-,PRE0被配置为接收作为带隙电压BDG、跨第一晶体管Q

如本文所例示，启动电路装置42包括耦合到供电电压节点V

如本文所例示，电流发生器电路装置44包括Caprio单元，该Caprio单元包括Caprio单元开关(例如，BJT和/或MOSFET晶体管)Q1、Q2、Q3、Q4的四元组。

例如：

Caprio单元中的开关的四元组中的第一Caprio单元开关(例如，晶体管)Q1包括第一面积，

Caprio单元中的开关的四元组中的第二Caprio单元开关(例如，晶体管)Q2包括单位面积，

Caprio单元中的开关的四元组中的第三Caprio单元开关(例如，晶体管)Q3包括等于第一面积的第三面积，并且

Caprio单元中的开关的四元组中的第四Caprio单元开关(例如，晶体管)Q4包括等于开关的四元组中的第二开关的单位面积的第四面积。

如本文所例示，电流发生器电路装置44被配置为产生第一电流I

该第二电流I

其中

N是整数缩放因子，并且

R0是第二电阻式元件的电阻。

如本文所例示，运算放大器48包括偏置电路装置I

如本文所例示，偏置电流发生器耦合到电流发生器电路装置，以接收第一电流I

如本文所例示，倍增器电路装置包括二极管连接的晶体管M

如本文所例示，电压调节器装置100包括：

电源C

至少一个负载R

带隙电路装置14，其被配置为产生带隙电压BDG，以及

根据本公开的电路40，其具有供电节点、带隙节点和输出节点，供电节点耦合到电源，带隙节点耦合到带隙电路装置，以接收带隙电压，输出节点耦合到至少一个负载，以向其提供已调节电压。

如本文所例示，至少一个负载R

如图9所例示，静态电流电平I可能随温度变化。例如，在常规供电电压电平并且没有任何负载C

如图10A和图10B所例示，示出了各种曲线，每条曲线对应于对于供电电压的特定值(例如，在5伏和40伏之间的范围内)作为温度的函数的预调节电压的值。

如图10A和图10B所例示，预调节电压PRE和带隙值BDG在有限的值范围内变化，并且可以认为在温度上基本恒定。

如图11A、图11B、图11C、图11D所例示，在27℃的固定温度下，当改变供电电压V

图12至图15表示在固定温度(例如，约27℃)下，零负载和供电电压V

下表I总结了在固定温度(例如，在27℃)的情况下，作为供电电压电平VIN的函数的静态电流I的平均值(以纳安为单位，其中1纳安＝10

表I

由于内部预调节器的静态电流消耗是总LDO功耗的主要贡献之一，因此所提出的电路和装置有助于其降低。

应理解的是，贯穿本说明书所附的图例示的各种单独的实施选项不一定旨在以图中例示的相同组合来采用。因此，一个或多个实施例可以相对于所附的图中例示的组合单独地和/或以不同的组合采用这些(在其他方面非强制性的)选项。

在不损害基本原理的前提下，在不脱离保护范围的情况下，细节和实施例可以相对于仅通过示例的方式描述的内容变化，甚至显著变化。保护范围由所附的权利要求限定。