射频(RF)发送器及RF发送方法

技术领域

本发明总体上涉及信号发送，更具体地说，涉及一种用于生成适用于并发连续/非连续载波聚合(CA)操作的全数字和并行RF发送器的系统及方法。

背景技术

无线通信是现代信息基础架构的重要部分。过去的十年中诸如智能手机、平板电脑以及新型依赖网络的装置之类的手持小型装置呈指数级增长。在高数据速率通信链路方面的苛刻要求推动了具有更高吞吐量、支持移动性以及更高服务质量(QoS)和体验质量(QoE)的相继几代标准。尽管如此，所有进一步进展必须以平稳有效的方式进行，而又无需增加运营支出(OPEX)/资本支出(CAPEX)成本。

渐增地，这意味着必须有效地利用无线电资源，同时必须开发更高数据速率的无线接入技术。为了以有效方式满足数据速率要求，第一步涉及增加3G系统中的可用带宽。然后，为了尝试在没有频谱分配约束的情况下实现可伸缩更宽带宽，在诸如长期演进(LTE)-高级之类的4G系统中引入了CA的概念。

通过将连续CA和非连续CA能力标准化，使得能够组合多个频段以进行高速数据传输。由于LTE-高级特征的商业成功，期待它们将继续演进，作为5G技术的一部分。为了以紧凑高效方式实现对无线接入网(RAN)的期待，需要开发灵活、捷变和可重新配置的无线电收发器，并从根本上支持多个频带和多种标准。这些特征的集成能够为在所有RAN方之间建立多个、并发和频率捷变的数据链路提供有效的答案。

全数字发送器(ADT)的概念以成为开发下一代射频(RF)收发器的有前途的路径为目标。潜在的设计紧凑且通用的无线通信收发器的前景吸引了很多新关注。一些方法描述了从基带(BB)到RF级的全数字数据路径。这使得能够设计复杂度低且灵活的发送器。基本构思是将m比特数字信号量化为2-电平表示，从而得到具有恒定包络的信号。在数字上变频到期望载波频率之后，能够通过高效的非线性放大器(诸如开关模式功率放大器(SMPA))来放大脉冲表示。在放大之后，需要带通滤波器来重构由天线辐射之前的信号。它们的全数字化行为固有地得到对于这项工作来说捷变的、灵活的、可重新配置的、多标准的且重要的、具有最少外部前端的多频带RF前端。

然而，尽管对多频带能力的明显理想的且根本上的支持，但与非连续CA传输相关联的设计挑战阻碍了多频带解决方案的提出。能够用调制器采样频率的整数倍或用降采样率拓扑来实现多频带传输。其它方法采用体积大且效率低的功率合成器在传输之前联合不同频段。设计多频带传输的一些困难是由于在脉冲编码之后设置了数字上变频(DUC)而引起的。按照这种方法，由于编码信号具有分布在整个频谱上的相当量的带外噪声，因此上变频到不同频带通常导致系统性能下降。一种实现频带之间更高跨度的方法是基于来自不同奈奎斯特区(Nyquist Zones:NZ)的副本的利用。但是，与需要在全部所涉及的采样率/频率中保持整数倍相关联的、在信噪比(SNR)方面的固有降低导致性能下降。此外，将DUC定位在脉冲编码之前通常意味着采样率至少是载波频率的两倍。这对脉冲编码器和模拟前端二者提出了具有挑战性的要求。因此，需要一种适合于连续和非连续多频带传输的数字发送器。

发明内容

一个实施方式的目的是提供一种并行架构，该并行架构使得能够传输连续和非连续的多频带信号。另一个实施方式的目的是提供一种能够在数字域中实现的、能够实现数字多频带射频(RF)发送器的架构。这种发送器有时被称为全数字发送器(ADT)。

数字RF发送器通常包括：数字上变频器(DUC)，其将信号从基带频率上变频至射频；以及脉冲编码器，其对信号进行编码以进行放大和发送。一些实施方式基于以下优点的理解：将脉冲编码放置在DUC之前，从而允许脉冲编码器以低且有限的采样率操作。然而，这种布置迫使脉冲编码器执行高度非线性的操作，该操作产生非带宽有限的信号。这种非线性使得ADT不适合支持并发的多频带传输，这是因为不同的上变频级迫使带外噪声与预期的传输信号合并。

为此，为了实现多频带传输，一些实施方式旨在将DUC放置在脉冲编码器之前。然而，由于涉及严格的采样率，这种布置在脉冲编码器中提出了挑战。因此，需要一种架构，该架构使得能够进行RF信号的连续多频带传输和不连续多频带传输，而无需不期望地增加脉冲编码器中的采样率。

一些实施方式基于以下认识：针对多频带RF发送器的每个子系统，能够找到并行/多相等同物，从而允许发送信号的多频带并行化和串行化。具体地，认识到能够以二维(即，每个频带内以及跨频带)对多频带信号进行并行化。以这种方式，不仅针对单独频带，而且针对频带的组合，能够实现并行化。由于多频带并行化，每个时钟分段信号(clock tick)中的时间连续性在垂直线(相位间定时连续性)上展开。因此，代替仅具有以比所需载波频率的至少两倍还高的给定采样率进行时钟控制的一个相位，在一些实施方式中，每个相位的最大采样率减小到M分之一，M等于每个频带的并行处理数量。

因此，一个实施方式公开了一种用于无线通信的射频(RF)发送器。该射频发送器包括：输入端口的集合，所述输入端口的集合接收要在分离频带(disjoint frequencybands)的集合上发送的信号的基带采样，每个输入端口接收用于在相应RF频带上发送的基带采样的序列；滤波器组的集合，针对每个输入端口存在一个滤波器组，每个滤波器组包括多个数字多相插值滤波器，以对基带采样的相应序列的偏移相位进行采样，并对采样的相位进行插值，以产生具有偏移相位的插值基带相控采样的多个序列；振荡器组的集合，针对每个滤波器组存在一个振荡器组，每个振荡器组包括与多个数字多相插值滤波器对应的多个多相数字直接合成器(DDS)，以生成数字波形的多个采样序列，对于每个插值基带相控采样存在数字波形的一个采样序列，其中数字波形的采样序列与相应插值基带相控采样相位同步，其中数字波形的有效频率等于RF采样率除以多个插值基带相控采样的数量；混频器组的集合，针对每个滤波器组存在一个混频器组，每个混频器组包括多个并行数字混频器，以将数字波形的相应采样序列和插值基带相控采样混合，以将插值基带相控采样的每个序列上变频至有效频率；并行数字组合器，所述并行数字组合器将不同频带的插值基带相控采样的同相序列组合，以产生多频带上变频采样的多个序列；脉冲编码器，所述脉冲编码器调制并编码多频带上变频采样的多个序列，以产生多个编码的多频带信号；串行器，所述串行器将多个编码的多频带信号转换为RF比特流；功率放大器，所述功率放大器对RF比特流进行放大；多频带RF滤波器，所述多频带RF滤波器对放大后的RF比特流进行滤波，以产生RF模拟信号；以及至少一个天线，所述至少一个天线辐射RF模拟信号。

另一个实施方式公开了一种用于无线通信的射频(RF)发送的方法。该方法包括：接收要在分离频带的集合上发送的信号的基带采样，每个输入端口接收用于在相应RF频带上进行发送的基带采样的序列；用多个数字多相插值滤波器对在相应RF频带上进行发送的基带采样的序列的偏移相位进行采样，并对采样的相位进行插值，以产生具有偏移相位的插值基带相控采样的多个序列；生成数字波形的多个采样序列，对于每个插值基带相控采样存在数字波形的一个采样序列，其中，数字波形的采样序列与相应插值基带相控采样相位同步，其中数字波形的有效频率等于RF采样率除以多个插值基带相控采样的数量；将数字波形的相应采样序列与插值基带相控采样混合，以将插值基带相控采样的每个序列上变频至有效频率；组合不同频带的插值基带相控采样的同相序列，以产生多频带上变频采样的多个序列；调制并编码多频带上变频采样的多个序列，以产生多个编码的多频带信号；将多个编码后的多频带信号转换为RF比特流；对RF比特流进行放大；对放大后的RF比特流进行滤波以产生RF模拟信号；并辐射RF模拟信号。

附图说明

[图1]

图1示出了例示由不同实施方式所采用的一些原理的示意图。

[图2]

图2示出了根据一些实施方式的用于无线通信的RF发送器的框图。

[图3A]

图3A示出了根据一些实施方式的数字多相插值滤波器所采用的原理的示意图。

[图3B]

图3B示出了根据一些实施方式的数字多相插值滤波器所采用的原理的示意图。

[图4]

图4示出了根据一些实施方式的与滤波器组相对应的振荡器组的示意图。

[图5]

图5示出了一些实施方式的晶体管所使用的数字上变频级的示意图。

[图6]

图6示出了根据一些实施方式的用于组合三个频带的信号的示例性组合器的示意图。

[图7A]

图7A示出了例示一个实施方式进行脉冲编码所使用的PWM概念的示意图。

[图7B]

图7B示出了一个实施方式进行脉冲编码所使用的德耳塔-西格玛调制器的示意图。

[图7C]

图7C示出了一个实施方式进行脉冲编码所使用的德耳塔-西格玛调制器的示意图。

[图7D]

图7D示出了根据一个实施方式的弯角矩阵转置器的示意图。

[图8]

图8示出了一个实施方式对编码信号进行串行化所使用的串行器的示意图。

[图9]

图9示出了用于测试实施方式之一的示例性装备。

[图10]

图10示出了根据一个实施方式的、可扩展至N个频带的信号发送的示例性流程图。

[图11]

图11示出了根据一些实施方式的并发的非连续多频带发送器的频谱的示意图。

[图12]

图12示出了从一些实施方式的嵌入有频率为4Gbps的串行器的发送器测量到的频谱的示意图。

[图13]

图13示出了根据一个实施方式的多电平数字发送器架构的示意图。

[图14A]

图14A示出了根据一些实施方式的使用H桥SMPA作为放大器级的多比特ADT的应用的示意图。

[图14B]

图14B示出了根据一个实施方式的提供了表示RFin的7-电平的8个MGT(0～7)的映射关系的表。

具体实施方式

图1示出了例示不同实施方式所采用的一些原理的示意图。例如，射频(RF)全数字发送器(ADT)系统100从基带接口101接收具有同相(I)分量和正交(Q)分量的基带采样105，并然后使用数字上级变频器110将采样105数字上变频到RF频带。例如，可以通过将基带采样和RF频率信号相乘来执行上级变频110。然后由脉冲编码器120使用例如脉宽调制、德耳塔-西格玛调制和/或混合调制来对上变频后的信号115进行编码，以生成编码信号125，也称为脉冲列信号125。在一些实现中，依据脉冲编码器120的类型，脉冲列信号125是2-电平信号波形(1比特)或多电平波形。编码信号125被功率放大器130放大，功率放大器130优选地以开关模式(仅通/断状态)操作以实现高效率。滤波器140是带通滤波器，以在由天线145向开放空间发射之前滤除放大器130的输出信号135中的带外发射。编码信号中的带外发射主要由脉冲编码器120引入，并通过放大器130进一步失真。为此，带外发射应保持尽可能低，以减少对相邻频率用户的干扰。例如，对于信号125，多电平信号通常具有比2-电平信号更低的发射。

这样的架构在载波频率捷变性方面提供了更好的性能。然而，这种架构也对时钟至少为RF载波频率的两倍的脉冲编码器的设计提出了严格的要求。为此，一些实施方式提供了发送信号的多频带并行化和串行化200，以降低脉冲编码器130的操作复杂度。具体地，认识到能够以二维(即，每个频带内以及跨频带)对多频带信号进行并行化。以这种方式，不仅针对单独的频带而且针对频带的组合，能够实现并行化。由于多频带并行化，每个时钟分段信号中的时间连续性在垂直线(相位间定时连续性)上得到展开。因此，代替仅具有以比所需载波频率的至少两倍还高的给定采样率进行时钟控制的一个相位，在一些实施方式中，每个相位的最大采样率减小到M分之一，M等于每个频带的并行处理数量。

图2示出了根据一些实施方式的用于无线通信的RF发送器201的框图。RF发送器包括基带接口401的输入端口的集合，以接收要在联合和/或分离频带的集合上发送的基带采样400。基带采样将基带信号离散化到数字域中。

在一些实施方式中，每个输入端口接收用于在对应RF频带上进行发送的基带采样序列。例如，输入端口401接收针对一个频带的采样400，输入端口401a接收针对另一频带的采样400a，该另一频带能够与采样400的频带分离。用于多个频带的采样的多个输入端口提供二维并行化的第一维。

为了实现二维并行化的第二维，RF发送器包括滤波器组的集合，使得针对每个输入端口存在一个滤波器组405，即，每个频带一个滤波器组。每个滤波器组包括多个数字多相插值滤波器，以对相应的基带采样序列的可旋转偏移的相位进行采样，并对采样的相位进行插值以产生具有可旋转偏移相位的插值基带相控采样的多个序列。

每个数字多相插值滤波器包括与插值器串联组合的多相器滤波器。多相是一种进行采样率转换的方法。多相器滤波器是允许在多速率设置中使用滤波器并在多速率设置中执行采样率转换的结构。以这种方式，滤波器组的集合405对表示分离频带的基带采样400中的每个进行插值。在对采样进行插值的同时，它们分布在M个相位410上，同时还确保了在每个时钟分段信号中相位之间的时间连续性。410中的相位代表同相/正交(I/Q)采样。

遵循二维并行化的原理，RF发送器包括振荡器组的集合415，使得针对每个滤波器组405存在一个振荡器组415。每个振荡器组包括对应于多个数字多相插值滤波器的多个多相数字直接合成器(DDS)，以产生数字波形420的多个采样序列。对于每个插值基带相控采样，存在数字波形的一个采样序列。例如，如果滤波器405生成M个插值基带相控采样，则振荡器组生成M个数字波形。数字波形的采样序列与相应的插值基带相控采样相位同步。通过构造，数字波形的有效频率等于RF采样率除以多个插值基带相控采样的数量M。

每个频带的多个数字波形允许对多频带信号410进行上变频，同时保留二维并行化。为此，RF发送器包括混频器组的集合425，使得针对每个滤波器组存在一个混频器组。每个混频器组包括多个并行数字混频器，以将数字波形420的相应采样序列与插值基带相控采样410混合，以将插值基带相控采样的每个序列上变频为有效频率的信号430。

RF发送器包括并行数字组合器435，以组合不同频带的插值基带相控采样的同相序列，以产生多频带上变频采样的多个序列440，RF发送器包括多频带脉冲编码器445，以对多频带上变频采样的多个序列440进行调制和编码以产生多个已编码多频带信号450，并且RF发送器包括串行器455，以将多个已编码多频带信号转换成RF比特流460。

组合器435组合不同频带的同相采样，从而将二维并行化降低为一维并行化。例如，由于采样是同相的，但是属于不同的频带，因此在一些实施方式中采样的组合是数学求和。这样的降维允许使用适合于在有效频率下单频带编码的脉冲编码器445，这简化了脉冲编码器的实现。

另外，RF发送器包括诸如用于放大RF比特流的放大器130之类的功率放大器、诸如滤波器140之类的用于对放大的RF比特流进行滤波以产生RF模拟信号的多频带RF滤波器、以及辐射RF模拟信号的至少一个天线145。

图3A和图3B示出了根据一些实施方式的数字多相插值滤波器所采用的原理的示意图。输入采样(例如，采样400a)进入以慢速率运行的每个子滤波器h[n](例如210、220和230)。如在图3A中可以看到的，因为每个采样对应于发送信号的相位，所以每个子滤波器对由采样400a表示的信号的偏移相位进行采样。如图3B所示，在滤波后对经滤波的采样进行插值。例如，用插值信号的值230对来自子滤波器210、220和230的输出之间的交替240的输出225进行插值。插值取决于采样400和400a表示的信号的类型，并且插值估计该信号的值以用于子滤波器输出的采样的中间值。例如，插值能够是正弦插值、多项式插值和/或样条插值。

多相器插值将基带采样率FsBB的采样率提高到RF采样率FsRF，将采样分为M个不同的相位。多相滤波器是一种进行采样率转换的架构，得到了非常高效的实现。所得的离散时间信号的采样率是原始采样率的M倍，每条路径以低速率运行，但由于多相器架构而致使输出信号具有高速率。通过以较低采样率进行滤波实现了计算量节省。

图4示出了根据一些实施方式的与滤波器组相对应的振荡器组的示意图。具体地，对于405的每个多相器插值滤波器组，存在一个振荡器组，使得多相数字直接合成(DDS)415的N(RF载波频率的数量)个副本进行操作，以从期望的RF频带420生成余弦250采样和正弦255采样。这里，再次地，对于每个时钟分段信号，采样分布在不同相位之间的M个相位上。对于每个插值基带相控采样410，存在数字波形420的一个采样序列。

一些实施方式基于以下认识：在这种特定情况下难以使用单速率DDS，因为由于硬件速度限制而难以实现等于串行器采样频率(FsRF)的采样率。为了克服该问题，一些实施方式使用多相器来实现单速率DDS的等效采样率。由于DDS是前馈系统，因此多相技术不会严重影响关键路径。从本质上讲，多相将M个单速率DDS模块组合在一起。每个DDS具有一个特定的相位累加器和包含正弦和余弦波形的两个只读存储器。DDS模块并行工作，以同时生成所需RF载波频率(ωc)波形的M个采样。每个DDS实际上以比等效全局采样率低M倍的速率工作。因此，能够实现M个不同相位以FsBB进行时钟控制的、等于串行器采样频率FsRF的全局采样率。

在一些实现中，相位计算块416执行期望的载波频率、相位步长及相应DDS相位偏移之间的映射。按照经典单速率DDS来计算最小频率分辨率(Δf)，但现在具有N倍高的采样率

其中，L是来自每个相位累加器417的比特数。

图5示出了一些实施方式的晶体管所使用的数字上变频级的示意图。插值基带采样410的实部Re[X

式(2)解释了DUC(数字上变频级)的操作架构。

包含2N个乘法器和N个减法器的并行DUC 425在410的I分量和Q分量的M个相位、来自420的正弦和余弦波形的M个相位之间执行逐元素运算，如式(2)所给出的。此运算在形式上等效于从DC到期望的RF载波频率的数字上变频。针对RF载波频率的所有的N个频带，并行地执行这些运算。

图6示出了根据一些实施方式的用于组合N＝3个频带的信号430的示例性组合器435的示意图。该实施方式利用每个单个频带的并行/多相器架构，并且首先组合每个频带的多相采样，然后对这些组合采样应用一个多频带脉冲编码，这使得对于多频带传输能够有效地进行噪声整形。与单频带情况相比，这些是独特的挑战。

N个频带中的每一个的全部M-相控采样通过并行数字组合器435的数学加法器620进行同相组合。所得信号440具有来自全部N个RF频带的信息。

不同的实施方式使用不同的方法来执行脉冲编码。例如，不同的实施方式使用德耳塔-西格玛调制、脉冲宽度调制、脉冲位置调制或它们的一些组合来执行脉冲编码。不同的实施方式利用设计技术来扩展不同的方法，以确保并行化能够进行以实现期望的全局采样率。

图7A示出了例示一个实施方式进行脉冲编码所使用的PWM概念的示意图。该实施方式基于两个m比特信号，即，期望信号x(n)720和具有均匀幅度分布的参考波形r(n)710)之间的比较730来使用脉冲宽度调制，以生成输出信号y(n)740。

图7B示出了例示一个实施方式进行脉冲编码所使用的DSM(德耳塔-西格玛调制器)概念的示意图。该实施方式基于时变信号x(n)760的过采样和量化，并将其编码为双电平或多电平量化信号y(n)770。反馈信号包含从输入信号760中减去的量化信号。780表示量化误差e(n)。790是信号传递函数。式(3)

Y(z)＝z

说明DSM的传递函数。STF(信号传递函数)为Z

图7C示出了一个实施方式进行脉冲编码所使用的德耳塔-西格玛调制器750的示意图。在该实施方式中，脉冲编码器被实现为德耳塔-西格玛调制器的并行表示以对组合信号进行编码。该实施方式基于以下理解：为了使得能够灵活进行RF载波频率生成，德耳塔-西格玛调制由于如上所述的使带外发射最小化的、其量化噪声整形特征和过采样的性质而成为执行脉冲编码的更优选方法。

当选择德耳塔-西格玛调制445时，除了M个德耳塔-西格玛调制器(多核德耳塔-西格玛调制器448)的并行化之外，一些实施方式还使用了额外模块，即，解交织模块446和交织模块447。在实际实现中，经常需要优化解交织模块446和交织模块447，以适应硬件资源的挑战。解交织模块446和交织模块447被配置为适应并重新布置输入/输出数据。目的是确保来自每个德耳塔-西格玛调制器的反馈环正在处理输入信号的连续采样。例如，能够应用诸如弯角矩阵转置器之类的技术来减少必须临时存储在块446和447中的采样量。如图7C所示的该技术示出了N个输入和输出独立的条带(尺寸为K)的转置器。该设计不使用FIFO(先进先出)，而是完全同步，并且仅使用固定尺寸的移位寄存器延迟。对于446和447二者，使用相同的模块。此模块的加入能够显著减少块随机存取存储器(BRAM)资源的使用。K尺寸的条带数量对应于并行相位的数量(M)。

图8示出了一个实施方式对来自并行脉冲编码器445的编码信号450进行串行化所使用的串行器455的示意图。该示例性串行器被配置为通过对比特进行交织，将低速并行信号(1.25Gbps)810转换为高速串行信号(5Gbps)820。输出发送时钟速率是输入信号的并行时钟的倍数。现代FPGA平台提供超高速串行器模块(>10Gbps)，在此基础上，当前实施方式能够提供RF载波频率的生成频率范围的灵活性。较高的频率范围通常是串行器最大时钟速率的一半。

图8的串行器被设计用于编码信号的两个输出电平。但是，不同的实施方式使用为多比特总线而设计的串行器。例如，一个实施方式用多个高速串行器代替高速串行器，所述多个高速串行器在组合时能够表示多比特信号。

图9示出了用于测试实施方式之一所实现的ADT的示例性装备200。外部时钟生成器901以差分形式(CLK DIFF)提供FPGA(现场可编程门阵列)902的时钟。FPGA 902是实现ADT算法的平台，并且通常使用902的MGT(多千兆位收发器)接口生成高速编码的RF比特流125，该RF比特流125然后经过RF放大器130和滤波器140。VSA(矢量信号分析仪)903是用于测量RF比特流125的频域的设备。主机PC 904用于通过USB(通用串行总线)控制FPGA并与FPGA进行通信，以及通过以太网(ETH)利用VSA 903进行测量。通常，901至903还提供例如10MHz的参考信号用于同步。测试装备900根据各种实施方式验证了RF-ADT的可行性。

图10示出了根据一个实施方式的可扩展至N个频带的信号发送的示例性流程图。表示多个分离频带的多个基带频带300能够分别被插值(由模块305)并上变频(由模块315)到给定的载波频率，得到信号320。但是，为了缓解定时要求，在320中，将采样分布在M个相位上。之后，在并行数字组合器325中添加与每个基带频带相对应的M个相位，同时保持相同数量的相位。然后，脉冲编码器的并行版本335对330的M个相位进行操作，生成具有更少数量的输出电平的等效输出340。该输出也在M个相位上进行划分，然后将由高速串行器对其进行串行化350。输出电平的典型数量是两个。但是，该实施方式对于多电平总线是有效的。在后一种情况下，能够用在组合时能够表示多电平信号的多个高速串行器代替高速串行器。

图11示出了根据一些实施方式的并发的非连续多频带发送器的频谱的示意图。这种情况报告了发送两个频带1100的双频带场景。来自脉冲编码器1110的失真和量化噪声在辐射之前被带通滤波器滤波，以使干扰问题最小化。

图12示出了从一些实施方式的嵌入有频率为4Gbps的串行器的发送器测量到的频谱的示意图。三倍频带具有带宽为18.75MHz的16正交幅度调制(QAM)所调制的信号。该实现被嵌入到具有以4Gbps运行的串行器的现场可编程门阵列(FPGA)中。全部逻辑子系统是以62.5MHz时钟控制的。值得注意的是，为了实现相同的频谱，单速率架构应使所有子系统至少以4GHz进行时钟控制。

一些实施方式基于以下理解：由于改进的量化水平，用于多电平输出的全数字发送器的频谱性能优于2-电平的情况。为了提高系统性能(根据邻道功率比(ACPR)、误差矢量幅度(EVM)和SNR进行评估)，引入了执行扩展至多电平输出的最后级。该多电平输出的合成是基于脉冲列的组合。

图13示出了根据一个实施方式的多电平数字发送器架构的示意图。输出1301具有能够高速读出比特流的几个高速接口，例如，FPGA平台中可用的MGT(多千兆位收发器)接口。每个千兆位收发器接口正在生成2-电平RF比特流。示意图1303示出了与晶体管201的图类似的系统框图。然而，在这种情况下，脉冲编码器使用具有多电平幅度的德耳塔-西格玛调制器1304。为此，发送器包括映射器1302，以控制1301的每个收发器的操作。

图14A示出了根据一些实施方式的使用H桥SMPA作为放大器级的多比特ADT的应用示意图。例如，使用七个不同的多千兆位收发器(MGT)，代替2电平的单比特的仅一个MGT，并且在MGT之前包含查找表映射器1402。该查找表映射器将多电平输入信号转换为七个不同脉冲列序列的组合。根据使用的模拟组合网络来设计映射器。例如，双H桥SMPA 1410既用作放大功能又用作组合功能。带通滤波器之后的组合RF输出连接到天线，以在多个RF频带上发送信号。

图14B示出了根据一个实施方式的提供了表示RFin的7-电平的8个MGT(0～7)的映射关系的表。在该实施方式中，表中的1或0表示1401的8个晶体管的ON(通)或OFF(断)的操作条件。例如，3-电平输出(深灰背景)、5-电平输出(深灰和浅灰背景)或7-电平输出(通过使用全部表元素)。

能够以多种方式中的任何一种来实现本公开的上述实施方式。例如，可以使用硬件、软件或其组合来实现实施方式。在权利要求中使用诸如“第一”、“第二”之类的序数术语来修饰权利要求要素本身并不意味着一个权利要求要素相对于另一个权利要求要素具有任何优先权、优先级或次序，或者执行方法的动作的时间次序，而是仅用作标签，以将具有一定名称的一个权利要求要素与具有相同名称(除了序数词的使用)的另一要素区分开，从而区分权利要求要素。

另外，本公开的实施方式可以被体现为一种方法，已经提供了该方法的示例。作为该方法的一部分而执行的动作可以以任何合适的方式排序。因此，可以构造实施方式，在该实施方式中以与所例示的次序不同的次序来执行动作，这可以包括同时执行一些动作，即使这些动作在示例性实施方式中被示出为顺序动作。