基准电流源电路

技术领域

本发明涉及半导体电路技术领域，特别涉及一种基准电流源电路。

背景技术

现有基准电流源电路如图1所示，其启动电路主要是通过启动复位信号Ponrst控制第零NMOS管NM0的栅极，第零NMOS管NM0的源极和衬底接地，漏极接到偏置节点pbias上。当启动复位信号Ponrst为高电平时，第零NMOS管NM0导通将偏置节点pbias拉到低电位，从而使得整个电路启动。而启动复位信号Ponrst是由该基准电流源电路之外的上电清零模块(POR，全称Power on reset)来产生的，仅在上电过程中有一段时间为高电平，当经过有效的清零间隔后，该信号会跳变为低电平并一直维持，此时基准电压电路即可正常工作，后续通过运放电路比例输出，输出电流基准为Vref/R3，实际输出大小可通过镜像比例进行调节。

正常工作情况下：

I0为镜像管PM3和PM4的电流，两路镜像管电流相等，即第一三级管Q1和第二三级管Q2的集电极电流均为I0，第二三极管Q2为N个与第一三极管Q1尺寸相同的晶体管并联(Is2＝N*Is1，Is1为第一三极管Q1的饱和电流，Is2为第二三极管Q2的饱和电流)，Vref为基准电压电路输出的基准电压，Vbe1为基准电压电路中的第一三极管Q1的基极发射极电压，Vbe2为基准电压电路中的第二三极管Q2的基极发射极电压，Vbe1、Vbe2为负温度系数，通常在-1.5mV/℃～-2.0mV/℃，且比较稳定；k为玻尔兹曼常数，值为1.3806505*10^-23J/K，q为元电荷,即最小的电荷，值为1.6×10^-19库仑；

ΔVbe为正的温度系数

通过调节第一三极管Q1同第二三极管Q2和的比例系数N，以及第零电阻R0、第一电阻R1的系数，可以调整出低温漂的电压输出。

发明内容

本发明要解决的技术问题是提供一种基准电流源电路，能达成低温漂，并且无需考虑环路补偿，降低了设计难度，使得电路更稳定可靠，根据实际工艺中电阻温度系数的情况，调节设计参数，达成低温漂的输出基准电流Iref。

为解决上述技术问题，本发明提供的基准电流源电路，其包括第零NMOS管NM0、第一NMOS管NM1、第二NMOS管NM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一三极管Q1、第二三极管Q2、第零电阻R0、第一电阻R1、第二电阻R2、第三电阻R3及运算放大器(OP)；

第三PMOS管PM3、第四PMOS管PM4的源漏中的第一端接工作电压VDD；

第三PMOS管PM3的源漏中的第二端经第一电阻R1串接到第一三极管Q1的发射极；

第一三极管Q1的集电极及基极接地GND；

第四PMOS管PM4的源漏中的第二端接第一NMOS管NM1的栅极及其源漏中的第一端；

第一NMOS管NM1的源漏中的第二端依次经第二电阻R2、第零电阻R0串接到第二三极管Q2的发射极；

第二三极管Q2的集电极及基极接地GND；

所述运算放大器(OP)，其输入正接第二电阻R2同第零电阻R0的串接点，其输入负接第一三极管Q1的发射极，其输出接第三PMOS管PM3的栅极、第四PMOS管PM4的栅极及第零NMOS管NM0的源漏中的第一端；

第零NMOS管NM0的源漏中的第二端接地GND；

第零NMOS管NM0的栅极用于外接启动复位信号Ponrst；

所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端、第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端经第三电阻R3串接到地GND；

第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；

第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。

较佳的，第一NMOS管NM1、第二NMOS管NM2均为耗尽型NMOS管。

较佳的，第三PMOS管PM3、第四PMOS管PM4等比例镜像。

较佳的，第一电阻R1、第二电阻R2相等。

较佳的，基准电流源电路还包括第三NMOS管NM3；

所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端及第三NMOS管NM3的栅极，其源漏中的第二端经第三电阻R3串接到地GND；

所述第三NMOS管NM3，其源漏中的第一端接工作电压VDD，其源漏中的第二端接第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端同地GND之间并接有一偏置电流源Ibias；

第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；

第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。

本发明的基准电流源电路，启动电路与通常的基准电流源电路相同，基准电压电路中增加了第一NMOS管NM1，基准电流电路中增加了第二NMOS管NM2，第一NMOS管NM1、第二NMOS管NM2主要用于镜像出基准电压Vref给后级基准电流电路，该准电流源电路将基准电压Vref直接镜像给后级基准电流电路，通过镜像电压偏置方式产生基准电流源，无需运放电路，无需考虑环路补偿，降低了设计难度，使得电路更稳定可靠，根据实际工艺中电阻温度系数的情况，调节设计参数，即可达成低温漂的输出基准电流Iref。

附图说明

为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是常见的基准电流源电路的电路图；

图2是本发明的基准电流源电路一实施例的电路图；

图3是本发明的基准电流源电路另一实施例的电路图；

图4是本发明的基准电流源电路再一实施例的电路图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

实施例一

如图2所示，基准电流源电路包括第零NMOS管NM0、第一NMOS管NM1、第二NMOS管NM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一三极管Q1、第二三极管Q2、第零电阻R0、第一电阻R1、第二电阻R2、第三电阻R3及运算放大器(OP)；

第三PMOS管PM3、第四PMOS管PM4的源漏中的第一端接工作电压VDD；

第三PMOS管PM3的源漏中的第二端经第一电阻R1串接到第一三极管Q1的发射极；

第一三极管Q1的集电极及基极接地GND；

第四PMOS管PM4的源漏中的第二端接第一NMOS管NM1的栅极及其源漏中的第一端；

第一NMOS管NM1的源漏中的第二端依次经第二电阻R2、第零电阻R0串接到第二三极管Q2的发射极；

第二三极管Q2的集电极及基极接地GND；

所述运算放大器(OP)，其输入正接第二电阻R2同第零电阻R0的串接点，其输入负接第一三极管Q1的发射极，其输出接第三PMOS管PM3的栅极、第四PMOS管PM4的栅极及第零NMOS管NM0的源漏中的第一端；

第零NMOS管NM0的源漏中的第二端接地GND；

第零NMOS管NM0的栅极用于外接启动复位信号Ponrst；

所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端、第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端经第三电阻R3串接到地GND；

第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；

第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。

实施例一的基准电流源电路，启动电路与通常的基准电流源电路相同，基准电压电路中增加了第一NMOS管NM1，基准电流电路中增加了第二NMOS管NM2，第一NMOS管NM1、第二NMOS管NM2主要用于镜像出基准电压Vref给后级基准电流电路，

实施例一的基准电流源电路，也可给出正温度系数或负温度系数的基准电流Iref。该基准电流源电路，其产生的低温漂的基准电流Iref，可应用在存储器电路中用于与存储单元的电流比较，能确保可提供更大的设计裕度，使得存储电路有更好的可靠性。如果存储单元电流有一定的温度系数，可通过调整设计系数给出相应温度系数的基准电流Iref进行补偿。

实施例二

基于实施一的基准电流源电路，如图3所示，第一NMOS管NM1、第二NMOS管NM2均为耗尽型NMOS管。

耗尽型NMOS管，阈值电压Vth低，易导通。

较佳的，第三PMOS管PM3、第四PMOS管PM4等比例镜像。

较佳的，第一电阻R1、第二电阻R2相等。

实施例三

基于实施一或实施例二，如图4所示，基准电流源电路还包括第三NMOS管NM3；

所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端及第三NMOS管NM3的栅极，其源漏中的第二端经第三电阻R3串接到地GND；

所述第三NMOS管NM3，其源漏中的第一端接工作电压VDD，其源漏中的第二端接第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端同地GND之间并接有一偏置电流源Ibias；

第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；

第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。