电阻式随机存取存储器结构及其制造方法

技术领域

本发明有关于一种存储器装置，且特别是有关于一种电阻式随机存取存储器结构及其制造方法。

背景技术

电阻式随机存取存储器(RRAM)具有结构简单、面积小、操作电压小、操作速度快、存储时间长、多状态存储、及耗功率低等优点。因此电阻式随机存取存储器极有潜力取代目前的快闪式存储器，成为下世代的非易失性存储器主流。

当对电阻式随机存取存储器结构施加形成电压或写入电压时，氧离子会受到电压驱动而离开电阻转态层(resistance switching layer)。留在电阻转态层中的等效正价氧空缺形成导电丝(或导电路径)，进而使电阻转态层由高电阻状态转换为低电阻状态。当施加抹除电压时，氧离子回到电阻转态层并与等效正价氧空缺结合。因此，上述导电丝消失，而使电阻转态层由低电阻状态转换为高电阻状态。

每次转换到低电阻状态时，导电丝都是随机地形成。因此，所产生的导电丝的位置及粗细皆不相同且无法控制。换言之，难以控制每次低电阻状态的电阻值。如此一来，将导致操作电压的变异性很大且装置稳定性差，并会降低最终产品的成品率及可靠度。

因此，仍有需要对电阻式随机存取存储器及其制造方法进行改良。

发明内容

本发明实施例提供一种电阻式随机存取存储器结构及其制造方法，可精准地控制形成导电丝的位置。因此能够改善操作电压的变异性及装置稳定性，进而提升最终产品的成品率及可靠度。

本发明的一实施例揭示一种电阻式随机存取存储器结构，包括：底电极层，位于基板(substrate)上；电阻转态层，位于底电极层上，其中电阻转态层包括导电丝局限区及外围区，外围区围绕导电丝局限区；注入控制层(implantation controlling layer)，位于电阻转态层上；保护层，共形地(conformally)覆盖底电极层、电阻转态层及注入控制层，且保护层具有开口；以及顶电极层，位于注入控制层上，其中顶电极层的位置对应于导电丝局限区的位置，顶电极层的一部分填入开口中，且顶电极层的顶表面高于保护层的顶表面。

本发明的一实施例揭示一种电阻式随机存取存储器结构的制造方法，包括：形成底电极层于基板上；形成电阻转态层于底电极层上；形成注入控制层于电阻转态层上；形成保护层共形地覆盖底电极层、电阻转态层及注入控制层，且保护层具有开口；进行离子注入制造工艺，以形成导电丝局限区及外围区于电阻转态层中，其中外围区围绕导电丝局限区；以及在形成保护层之后，形成顶电极层于注入控制层上，其中顶电极层的位置对应于导电丝局限区的位置，顶电极层的一部分填入开口中，且顶电极层的顶表面高于保护层的顶表面。

在本发明实施例所提供的电阻式随机存取存储器结构中，可将大部分的导电丝局限在特定的位置(亦即，导电丝局限区)。因此，能够改善操作电压的变异性及装置稳定性。再者，在本发明实施例所提供的电阻式随机存取存储器结构的制造方法中，是将导电材料填入位于导电丝局限区正上方的开口中，藉以形成顶电极层。因此，顶电极层的侧壁不会发生底切(undercut)，可进一步改善最终产品的成品率及可靠度。

关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。

附图说明

图1A至图1D为本发明一些实施例的制造电阻式随机存取存储器结构的各步骤中所对应的剖面示意图；

图2A至图2D为本发明另一些实施例的制造电阻式随机存取存储器结构的各步骤中所对应的剖面示意图；

图3为本发明另一些实施例的电阻式随机存取存储器结构的剖面示意图。

符号说明

100、200、300～电阻式随机存取存储器结构

102～基板 104～接触插塞

111～堆叠结构 112～底电极层

114～电阻转态层 114a～导电丝局限区

114b～外围区 116～注入控制层

120～保护层 122～层间介电层

125～开口 132～导电衬层

134～顶电极层 136～接触插塞

150～离子注入制造工艺 215、225～开口

218～图案化光刻胶层 T1、T2、T3～厚度

具体实施方式

为使本发明的目的、特征、优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。

图1A至图1D为本发明一些实施例的制造电阻式随机存取存储器结构100的各步骤中所对应的剖面示意图。请参照图1A，提供基板102。基板102的材料可包括块材半导体基板(例如，硅基板)、化合物半导体基板(例如，IIIA-VA族半导体基板)、绝缘层上覆硅(SOI)基板等。基板102可为经掺杂或未经掺杂的半导体基板。在一些实施例中，基板102为硅基板。

接着，形成接触插塞104于基板102中。在一些实施例中，接触插塞104为单层结构，且包括钨、铝、铜、其他合适的金属或上述的组合。在另一些实施例中，接触插塞104为包括衬层及导电层的双层结构。衬层可改善导电层与基板102的粘着性，且可避免金属原子扩散进入基板102中。衬层的材料可包括钛、氮化钛、氮化钨、钽或氮化钽、其他合适的导电材料或上述的组合。导电层的材料可包括钨、铝、铜、其他合适的金属或上述的组合。

接着，形成底电极层112于基板102上，且形成电阻转态层114于底电极层112上。可利用物理气相沉积制造工艺、化学气相沉积、原子层沉积制造工艺或其他合适的沉积制造工艺，以分别形成底电极层112及电阻转态层114。

底电极层112可通过接触插塞104与基板中的其他器件(未绘示)电性连接。通过对底电极层112与后续形成的顶电极层134施加电压，可将电阻转态层114转换成不同的电阻状态。底电极层112的材料可包括钛、钽、氮化钛、氮化钽、其他合适的导电材料或上述的组合。底电极层112可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。在一些实施例中，底电极层112为由钛所形成的单层结构。在另一些实施例中，底电极层112为双层结构，其包括由氮化钛层及形成于其上的钛层。

电阻转态层114的材料可包括过渡金属氧化物，例如，三氧化二铝(Al

接着，形成注入控制层116于电阻转态层114上。可利用物理气相沉积制造工艺、化学气相沉积、原子层沉积制造工艺或其他合适的沉积制造工艺，以形成注入控制层116。在后续的制造工艺中，会将金属离子注入到电阻转态层114中。然而，这些金属离子容易沿着晶格的界面在电阻转态层114中移动。因此，难以控制注入深度。通过形成注入控制层116于电阻转态层114上，进行注入制造工艺时，能够良好地控制金属离子的注入深度。注入控制层116的材料可为合适的氧化物或氮氧化物。在一些实施例中，注入控制层116的材料包括二氧化硅(SiO

若注入控制层116足够厚，则可良好地控制金属离子的注入深度，因此可改善存储器装置的可靠度。若注入控制层116足够薄，则可有利于存储器装置的小型化。为了平衡存储器装置的可靠度及尺寸，可将注入控制层116调整为合适的范围。在一些实施例中，如图1D所示，注入控制层116的厚度T2相对于电阻转态层114的厚度T1的比率T2/T1为0.1-0.8。在另一些实施例中，注入控制层116的厚度T2相对于电阻转态层114的厚度T1的比率T2/T1为0.3-0.5。

请参照图1B，进行图案化制造工艺，以形成多个由底电极层112、电阻转态层114及注入控制层116所形成的堆叠结构111。堆叠结构111的位置对应于接触插塞104的位置。在本实施例中，每一个堆叠结构111位于一个接触插塞104的正上方。

接着，形成保护层120共形地覆盖这些堆叠结构111。可利用物理气相沉积制造工艺、化学气相沉积、原子层沉积制造工艺或其他合适的沉积制造工艺，以形成保护层120。保护层120可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。在一些实施例中，保护层120为由氢气阻挡层及形成于氢气阻挡层上的间隔层所形成的双层结构。在这样的实施例中，氢气阻挡层可避免氢气进入基板102中，因而可避免电阻式随机存取存储器结构的劣化或失效。氢气阻挡层的材料可为金属氧化物(例如，三氧化二铝)、金属氮化物、金属氮氮化物或上述的组合。间隔层可减少或避免堆叠结构111在后续制造工艺中受到损伤。间隔层的材料可为氮化物或氮氧化物。在另一些实施例中，保护层120的功能及材料可与间隔层的功能及材料相同或相似。在一些实施例中，保护层120的材料包括三氧化二铝、氮化铝(AlN)、氮氧化硅、氮化硅或上述的组合，且保护层120的材料不同于注入控制层116的材料。在本实施例中，保护层142为由三氧化二铝所形成的单层结构。

若保护层120足够厚，则可有效减少或避免损伤，因此可改善存储器装置的成品率。若保护层120足够薄，则可有利于存储器装置的小型化。为了平衡存储器装置的成品率及尺寸，可将保护层120的厚度调整为合适的范围。当保护层120为多层结构时，所谓“保护层120的厚度”，是指形成保护层120的所有材料层的合计厚度。在一些实施例中，保护层120的厚度为2-40nm。

请参照图1C，形成层间介电层122于保护层120上。层间介电层122覆盖保护层120及堆叠结构111，且填满相邻堆叠结构111之间的空隙。接着，进行平坦化制造工艺(例如，化学机械抛光制造工艺)，使层间介电层122具有平坦的顶表面。在一些实施例中，层间介电层122的材料为氧化物，且通过化学气相沉积法形成。

接着，使用图案化掩膜(未绘示)进行刻蚀制造工艺，以移除一部分的层间介电层122及保护层120，从而形成多个开口125于层间介电层122及保护层120中。换言之，位于层间介电层122中的开口与位于保护层120中的开口相连，而形成开口125。刻蚀制造工艺可为干法腐蚀或其他合适的各向异性刻蚀制造工艺。开口125的位置对应于堆叠结构111的位置。在本实施例中，每一个开口125位于一个堆叠结构111的正上方。在本实施例中，开口125暴露出注入控制层116。注入控制层116在对应开口125处的厚度减缩。

接着，使用金属离子作为掺质进行离子注入制造工艺150，以形成导电丝局限区114a及外围区114b于电阻转态层114中，且外围区114b围绕导电丝局限区114a。开口125暴露出注入控制层116，因此导电丝局限区114a的位置对应于开口125的位置。

通过进行离子注入制造工艺150，能够使电阻转态层114的特定区域(即导电丝局限区114a)产生缺陷，因而提升此区域中的氧离子的移动性。因此，当转换到低电阻状态时，相较于外围区114b，导电丝较容易形成于导电丝局限区114a。再者，由于离子注入制造工艺150是使用金属离子作为掺质，能够增加电阻转态层114的特定区域(即导电丝局限区114a)的导电度。换言之，当施加电压时，导电丝局限区114a的电流密度高于外围区114b的电流密度。因此，当转换到低电阻状态时，相较于外围区114b，导电丝较容易形成于导电丝局限区114a。如此一来，能够使大多数的导电丝形成于导电丝局限区114a中。换言之，可改善操作电压的变异性与稳定性，并且大幅提升最终产品的成品率及可靠度。

离子注入制造工艺150所使用的掺质可包括铝离子、锆离子、钛离子、锌离子、银离子、锰离子、钼离子、钽离子或上述的组合。可通过调整离子注入制造工艺150的制造工艺参数，以使掺质集中于导电丝局限区114a。通过调整注入角度，可以更加精准地控制注入的深度，也可避免在离子注入中发生沟道效应(channeling effect)。在一些实施例中，离子注入制造工艺150的注入能量为0.05-20keV，掺质的注入剂量为10

若掺质的注入深度足够深，则有助于形成导电丝局限区114a，因此可改善存储器装置的成品率及可靠度。若掺质的注入深度足够浅，则可避免掺质发生不期望的扩散。为了良好地控制导电丝局限区114a的位置及尺寸，可将掺质的注入深度调整为合适的范围。在一些实施例中，如图1D所示，掺质的注入深度T3相对于电阻转态层114的厚度T1的比率T3/T1为0.1-0.8。在另一些实施例中，掺质的注入深度T3相对于电阻转态层114的厚度T1的比率T3/T1为0.3-0.5。

在一些实施例中，在进行离子注入制造工艺150之后，可视需要进行退火制造工艺，以适度增加导电丝局限区114a的宽度与深度。通过注入后的退火制造工艺，可以控制导电丝的形状，进而更良好地控制电阻状态的转换。在退火制造工艺之后，导电丝局限区114a中的掺质浓度是呈现由上而下的梯度分布(gradient distribution)。换言之，在接近注入控制层116的深度位置掺质浓度最高，且掺质浓度随着接近底电极层112而逐渐降低。然而，在退火制造工艺中，部分的掺质会扩散进入外围区114b。为了充分发挥导电丝局限区114a的功能，可将导电丝局限区114a的掺质浓度相对于外围区114b的掺质浓度的比率调整为合适的范围。在一些实施例中，在进行退火制造工艺之后，位于导电丝局限区114a的掺质具有第一浓度C1，位于外围区114b的掺质具有第二浓度C2，且第一浓度C1相对于第二浓度C2的比率C1/C2为5-100。

请参照图1D，在本实施例中，共形地形成导电衬层132于开口125中。接着，填入第一导电材料于开口125中，以形成顶电极层134于注入控制层116上。接着，填入第二导电材料于开口125中，以形成接触插塞136于顶电极层134上。顶电极层134的位置对应于导电丝局限区114a的位置。在本实施例中，每一个顶电极层134位于一个导电丝局限区114a的正上方。在本实施例中，并未对顶电极层134的侧壁进行刻蚀制造工艺。因此，顶电极层的侧壁不会发生底切，可进一步改善最终产品的成品率及可靠度。

导电衬层132可避免第二导电材料扩散进入层间介电层122中。导电衬层132的材料可包括钛、氮化钛、氮化钨、钽或氮化钽、其他合适的导电材料或上述的组合。用以形成顶电极层134的第一导电材料可包括钛、钽、氮化钛、氮化钽、其他合适的导电材料或上述的组合。接触插塞136可使顶电极层134电性连接到其他器件。用以形成接触插塞136的第二导电材料可包括钨、铝、铜、其他合适的金属或上述的组合。在一些实施例中，导电衬层132、顶电极层134与接触插塞136的材料彼此互不相同。在另一些实施例中，可不形成导电衬层132，直接形成顶电极层134及接触插塞136于开口125中。

接着，进行平坦化制造工艺(例如，化学机械抛光)，以移除层间介电层122上多余的导电衬层132、第一导电材料及第二导电材料。之后，可进行其他现有的制造工艺，以完成电阻式随机存取存储器结构100，在此不再详述。

在一些实施例中，提供一种电阻式随机存取存储器结构100。请参照图1D，电阻式随机存取存储器结构100包括依序形成于基板102上的底电极层112、电阻转态层114及注入控制层116。电阻转态层114包括导电丝局限区114a及外围区114b，且外围区114b围绕导电丝局限区114a。电阻式随机存取存储器结构100亦包括保护层120共形地覆盖底电极层114、电阻转态层114及注入控制层116。保护层120在对应于导电丝局限区114a的位置具有开口。电阻式随机存取存储器结构100亦包括顶电极层134，位于注入控制层116上。顶电极层134的位置对应于导电丝局限区114a的位置。顶电极层134的一部分填入保护层120的开口中，且顶电极层的顶表面134高于保护层120的顶表面。

在本实施例中，电阻转态层114包括掺质浓度较高的导电丝局限区114a，且导电丝局限区114a的位置位于顶电极层134的正下方。当转换到低电阻状态时，能够使大多数的导电丝形成于导电丝局限区114a中。因此，可改善操作电压的变异性与装置稳定性，并且大幅提升最终产品的成品率及可靠度。

图2A至图2D为本发明另一些实施例的制造电阻式随机存取存储器结构200的各步骤中所对应的剖面示意图。在图2A至图2D中，相同于图1A至图1D所绘示的器件使用相同的标号表示。为了简化说明，关于相同于图1A至图1D所绘示的器件及其形成制造工艺步骤，在此不再详述。

请参照图2A，在基板102上依序形成底电极层112、电阻转态层114及注入控制层116。之后，形成图案化光刻胶层218于注入控制层116上。图案化光刻胶层218具有多个第一开口215。第一开口215的位置对应于接触插塞104的位置。

接着，使用金属离子进行离子注入制造工艺150，以形成导电丝局限区114a及外围区114b于电阻转态层114中。由于第一开口215暴露出注入控制层116，因此导电丝局限区114a的位置对应于第一开口215的位置。在一些实施例中，在进行离子注入制造工艺150之后，可视需要进行退火制造工艺，以适度增加导电丝局限区114a的宽度与深度。

进行图案化制造工艺，形成多个由底电极层112、电阻转态层114及注入控制层116所形成的堆叠结构111，如图2B所示。堆叠结构111的位置对应于接触插塞104的位置。接着，形成保护层120共形地覆盖底电极层112、电阻转态层114及注入控制层116。

请参照图2C，形成层间介电层122于保护层120上。层间介电层122覆盖保护层120及堆叠结构111，且填满相邻堆叠结构111之间的空隙。接着，进行平坦化制造工艺，使层间介电层122具有平坦的顶表面。接着，使用图案化掩膜(未绘示)进行刻蚀制造工艺，以形成多个第二开口225于层间介电层122及保护层120中。换言之，位于层间介电层122中的开口与位于保护层120中的开口相连，而形成第二开口225。第二开口225的位置对应于导电丝局限区114a的位置。在本实施例中，刻蚀深度超过保护层120，因而使第二开口225暴露出注入控制层116。在形成图2C所绘示的结构之后，可继续进行图1D所述的制造工艺步骤，以完成图2D所绘示的电阻式随机存取存储器结构200。

图3为本发明另一些实施例的电阻式随机存取存储器结构300的剖面示意图。图3所绘示的电阻式随机存取存储器结构300与图2D所绘示的电阻式随机存取存储器结构200相似，差异在于图3的导电衬层132直接接触电阻转态层114。为了简化说明，关于相同于图2A至图2D所绘示的器件及其形成制造工艺步骤，在此不再详述。

可通过类似于图2A至图2D的制造工艺步骤形成图3所绘示的电阻式随机存取存储器结构300。在本实施例中，当进行图2C的刻蚀制造工艺时，可控制刻蚀深度，使第二开口225的深度大于或等于注入控制层116的深度。除此之外，其余制造工艺步骤皆与图2A至图2D的制造工艺步骤相同。

在本实施例中，第二开口225暴露出电阻转态层114。因此，导电衬层132直接接触电阻转态层114。导电衬层132的导电度比注入控制层116的导电度更佳。因此，使导电衬层132直接接触电阻转态层114，能够降低操作电压，并且进一步改善电阻式随机存取存储器的效能。

图1A至图1D所绘示的制造工艺步骤与图2A至图2D所绘示的制造工艺步骤，皆可制造相同的电阻式随机存取存储器结构(即，图1D所绘示的电阻式随机存取存储器结构100或图2D所绘示的电阻式随机存取存储器结构200)。

图1A至图1D所绘示的制造工艺步骤不需使用图案化光刻胶层218，因此，可简化制造工艺，并且降低生产成本及生产时间。再者，位于层间介电层及保护层120中的开口125可同时定义顶电极层134的位置与导电丝局限区114a的位置。因此，顶电极层134能够自对准地形成于导电丝局限区114a的正上方，并且可使电场精准地集中于导电丝局限区114a的位置。如此一来，能够大幅改善电阻式随机存取存储器的效能及成品率。

另一方面，通过调整第二开口225的深度，图2A至图2D所绘示的制造工艺步骤可制造图2D所绘示的电阻式随机存取存储器结构200或图3所绘示的电阻式随机存取存储器结构300。因此，制造工艺的灵活性高，并且能够进一步改善电阻式随机存取存储器的效能。

在本发明实施例所提供的电阻式随机存取存储器结构中，电阻转态层包括位于顶电极层正下方的导电丝局限区。因此，可大幅提升最终产品的成品率及可靠度。在本发明实施例所提供的电阻式随机存取存储器结构的制造方法中，并未对顶电极层的侧壁进行刻蚀制造工艺。因此，顶电极层的侧壁不会发生底切，可进一步改善最终产品的成品率及可靠度。再者，本发明实施例所提供的电阻式随机存取存储器结构的制造方法可视需要而调整。因此，制造工艺的灵活性高。此外，本发明实施例所提供的电阻式随机存取存储器结构的制造方法可轻易地整合至现有的制造工艺中。因此，能够在不影响制造工艺的复杂度、生产成本及生产时间的前提下，大幅改善最终产品的效能、成品率及可靠度。

虽然本发明已以数个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。