一种大功率高压肖特基势垒二极管

技术领域

本发明涉及二极管技术领域，特别涉及一种大功率高压肖特基势垒二极管。

背景技术

肖特基势垒二极管是以其发明人肖特基博士命名的，它利用了金属与半导体接触形成的金属－半导体结原理。因此，SBD也称为金属－半导体(接触)二极管或表面势垒二极管，它是一种单载流子二极管。

当前，大功率高压肖特基势垒二极管逐渐向高可靠性方向发展，大功率高压肖特基势垒二极管的可靠性受到越来越多的客户重视，典型的可靠性指标有HTRB、PCT、IFSM、ESD、SSG等，其中ESD能力和SSG能力尤其受到高压大功率SBD客户的关注。然而，传统大功率高压肖特基势垒二极管ESD与SSG之间存在矛盾，即提升ESD能力会导致SSG能力的降低，反之亦然。

发明内容

本申请通过提供一种大功率高压肖特基势垒二极管，解决了现有技术中传统大功率高压肖特基势垒二极管ESD与SSG能力的折中限制，能够使器件同时获得极高的ESD能力和SSG能力。

本申请实施例提供了一种大功率高压肖特基势垒二极管，包括：

背面金属层；

N+衬底，所述N+衬底设置于所述背面金属层上方；

N外延层，所述N外延层设置于所述N+衬底上方，所述N外延层上部设置有重掺杂阳极区；

金属硅化物层，所述金属硅化物层设置于所述N外延层上方，所述金属硅化物层与所述重掺杂阳极区接触；

正面金属层，所述正面金属层设置于所述金属硅化物层上方且覆盖所述金属硅化物层。

上述实施例的有益效果在于：N外延层上部设置有重掺杂阳极区，配合其上的金属硅化物层和正面金属层形成独立的ESD放电区，本结构在二极管有源区内设置独立的ESD放电区域，减少对二极管SSG能力的影响，能够使芯片同时获得极高的ESD能力和SSG能力，从而大幅提升器件的可靠性。

在上述实施例基础上，本申请可进一步改进，具体如下：

在本申请其中一个实施例中，所述N外延层上表面开设有沟槽，所述重掺杂阳极区设置于所述沟槽底部。金属硅化物层配合沟槽覆盖重掺杂阳极上表面，正面金属层位于金属硅化物层上方并填充沟槽，从而显著降低重掺杂阳极的串联电阻，提高器件的ESD能力。

在本申请其中一个实施例中，重掺杂阳极区掺杂剂量范围为3e

在本申请其中一个实施例中，重掺杂阳极区掺杂剂量范围为1e

在本申请其中一个实施例中，所述重掺杂阳极区由轻掺杂P型半导体、重掺杂P型半导体、重掺杂N型半导体中的一种或多种构成。

在本申请其中一个实施例中，所述N外延层上还设置有P+保护环，所述保护环环绕设置于所述重掺杂阳极区四周。

在本申请其中一个实施例中，所述保护环环绕围成的区域为有源区，所述重掺杂阳极区设置有多块且分布于所述有源区周缘。有源区是指正向导通时电流流经的半导体区域，重掺杂阳极区设置于有源区周缘，从而减少对器件SSG能力的影响。

在本申请其中一个实施例中，所述有源区呈矩形，所述有源区拐角处呈圆弧形，所述重掺杂阳极区设置有四块且分布于所述有源区拐角处，所述重掺杂阳极区呈扇形且半径大于所述有源区拐角处的内径。重掺杂阳极区位于有源区拐角处，可以降低曲率处的电阻，降低电流集中效应，提高器件的高温工作稳定性，在减少对器件SSG能力的影响基础上，尽可能提高ESD极限能力。

在本申请其中一个实施例中，所述保护环的掺杂剂量不高于所述重掺杂阳极区的掺杂剂量。

在本申请其中一个实施例中，所述保护环与所述正面金属层之间设置有薄氧层，所述N外延层上表面四周设置有场氧层。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

1.N外延层上部设置有重掺杂阳极区，配合其上的金属硅化物层和正面金属层形成独立的ESD放电区，本结构在二极管有源区内设置独立的ESD放电区域，减少对二极管SSG能力的影响，能够使芯片同时获得极高的ESD能力和SSG能力，从而大幅提升器件的可靠性；

2.金属硅化物层配合沟槽覆盖重掺杂阳极上表面，正面金属层位于金属硅化物层上方并填充沟槽，从而显著降低重掺杂阳极的串联电阻，提高器件的ESD能力；

3.ESD放电区位于有源区拐角处，可以降低曲率处的电阻，降低电流集中效应，提高器件的高温工作稳定性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中，类似的元件或部分一般由类似的附图标记标识。附图中，各元件或部分并不一定按照实际的比例绘制。

图1为实施例一的结构示意图；

图2为实施例一的剖面示意图；

图3为实施例二的结构示意图；

图4为实施例二的剖面示意图。

其中，1.背面金属层、2.N+衬底、3.N外延层、4.重掺杂阳极区、5.保护环、6.金属硅化物层、7.薄氧层、8.场氧层、9.正面金属层。

具体实施方式

下面结合具体实施方式，进一步阐明本发明，应理解这些实施方式仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，术语“竖直”、“外周面”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本发明描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

本申请实施例通过提供一种大功率高压肖特基势垒二极管，解决了现有技术中传统大功率高压肖特基势垒二极管ESD与SSG能力的折中限制，能够使器件同时获得极高的ESD能力和SSG能力。

本申请实施例中的技术方案为解决上述问题，总体思路如下：

实施例一：

如图1-2所示，一种大功率高压肖特基势垒二极管，从下至上依次包括：背面金属层1、N+衬底2、N外延层3、金属硅化物层6、正面金属层9；N外延层3上部设置有重掺杂阳极区4和P+保护环5，保护环5环绕设置于重掺杂阳极区4四周，N外延层3上表面开设有沟槽，重掺杂阳极区4设置于沟槽底部，金属硅化物层6沿沟槽布置，重掺杂阳极区4和保护环5上表面均与金属硅化物层6下表面接触，沟槽底部的重掺杂阳极区4配合其上的金属硅化物层6及正面金属层9形成独立的ESD放电区；保护环5与正面金属层9之间设置有薄氧层7，N外延层3与正面金属层9之间设置有场氧层8，场氧层设置于N外延层3上表面四周。

其中，ESD放电区重掺杂阳极由轻掺杂P型半导体、重掺杂P型半导体、重掺杂N型半导体中的一种或多种构成，重掺杂阳极区4掺杂剂量范围为3e

实施例二：

如图3-4所示，一种大功率高压肖特基势垒二极管，在实施例一基础上，保护环5环绕围成的区域为有源区，有源区呈矩形，有源区拐角呈圆弧形，重掺杂阳极区4设置有四块且分布于有源区拐角处，重掺杂阳极区4呈扇形且半径大于有源区拐角处的内径。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

1.N外延层上部设置有重掺杂阳极区，配合其上的金属硅化物层和正面金属层形成独立的ESD放电区，本结构在二极管有源区内设置独立的ESD放电区域，减少对二极管SSG能力的影响，能够使芯片同时获得极高的ESD能力和SSG能力，从而大幅提升器件的可靠性；

2.金属硅化物层配合沟槽覆盖重掺杂阳极上表面，正面金属层位于金属硅化物层上方并填充沟槽，从而显著降低重掺杂阳极的串联电阻，提高器件的ESD能力；

3.ESD放电区位于有源区拐角处，可以降低曲率处的电阻，降低电流集中效应，提高器件的高温工作稳定性。

实施例三：

一种实现上述实施例结构的二极管制备方法，包括以下步骤：

步骤1：在N+衬底上形成N外延层；

步骤2：在N外延层上形成场氧；

步骤3：在N外延层以及场氧上通过光刻、刻蚀、注入、去胶、退火形成保护环和薄氧；

步骤4：在N外延层以及场氧上通过光刻、刻蚀形成沟槽；

步骤5：在N外延层中的沟槽下方通过注入、去胶、退火形成重掺杂阳极；

步骤6：在N外延层、场氧、薄氧、沟槽上方通过光刻、刻蚀、去胶形成接触孔，用于形成金属硅化物层窗口；

步骤7：在接触孔上通过淀积势垒金属层、快速热退火、合金、去除多余势垒金属层形成金属硅化物层；

步骤8：在N+衬底背面通过减薄、轻刻、淀积多层金属形成背金金属层；

步骤9：在N外延层、场氧、薄氧、金属硅化物层上方通过淀积多层金属、光刻、刻蚀等工序形成正面金属层。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。