半导体刻蚀孔内膜层及三维存储器结构的制备方法

技术领域

本发明属于集成电路技术领域，特别是涉及一种半导体刻蚀孔内膜层的制备方法及三维存储器结构的制备方法。

背景技术

随着集成电路中器件的特征尺寸的不断缩小，堆叠多个平面的存储单元以实现更大存储容量并实现每比特更低成本的3D存储器技术越来越受到青睐。3D存储器是一种堆叠数据单元的技术，目前已可实现32层以上，甚至72层、96层、128层或更多层数据单元的堆叠。随着堆叠层数的增加，贯穿堆叠结构的存储结构的引出面临越来越大的挑战。

目前，在三维(3D，three-dimensional)存储器及其制备过程中，往往会存在各种需要填充的孔，例如，器件的沟道孔(channel hole)、栅线缝隙(gate line slit)，尤其是随着这些孔的深宽比(AR)的增加，在孔内膜层形成过程中副产物去除变得非常困难，例如，这些副产物可能是在薄膜的沉积过程中产生的，这些副产物在器件功能发挥等方面可以会产生副作用(side effect)，难以得到有效膜层，从而急需寻找到解决上述问题的有效方法。

因此，如何提供一种半导体刻蚀孔内膜层的制备方法及三维存储器结构的制备方法，以解决现有技术中的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体刻蚀孔内膜层的制备方法及三维存储器结构的制备方法，用于解决现有技术中刻蚀孔内膜层制备中副产物难以有效去除，从而难以制备得到有效膜层，以致于影响器件性能等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体刻蚀孔内膜层的制备方法，所述制备方法包括如下步骤：

提供半导体基底，所述半导体基底中形成有刻蚀孔；

提供第一原料气，以基于所述第一原料气在所述刻蚀孔内壁上形成初始材料膜层；

自所述刻蚀孔的顶部通入第一吹扫气体，以进行第一吹扫；

提供第二原料气，以基于所述第二原料气与所述初始材料膜层得到刻蚀孔填充膜层；

自所述刻蚀孔的顶部通入第二吹扫气体，以进行第二吹扫。

可选地，形成所述刻蚀孔填充膜层的具体制备方式包括：

在第一时长内通入所述第一原料气；

切断所述第一原料气，在第二时长内通入所述第一吹扫气；

切断所述第一吹扫气，并在第三时长内通入所述第二原料气；

切断所述第二原料气，并在第四时长内通入所述第二吹扫气；

切断所述第二吹扫气。

可选地，重复上述步骤至少一次，以得到所述刻蚀孔填充膜层。

可选地，通入所述第一原料气之前，所述方法还包括进行持续第一预设时长的第一原料气预制过程；通入所述第一吹扫气之前，所述方法还包括进行持续第二预设时长的第一吹扫气预制过程；通入所述第二原料气之前，所述方法还包括进行持续第三预设时长的第二原料气预制过程；通入所述第二吹扫气之前，所述方法还包括进行持续第四预设时长的第二吹扫气预制过程。

可选地，所述提供第一原料气、所述通入第一吹扫气、所述提供第二原料气及所述通入第二吹扫气的过程形成第一循环过程，所述制备方法包括至少重复一次所述第一循环过程，以得到所述刻蚀孔填充膜层的步骤。

可选地，所述刻蚀孔内膜层的形成方式包括原子层沉积工艺，所述刻蚀孔膜层基于若干层原子层沉积单元制备得到，其中，在形成每一所述原子层沉积单元的过程中执行所述第一循环过程。

可选地，所述制备方法还包括提供第N原料气及通入第N吹扫气的步骤，N为大于等于3的整数，所述N原料气与第N-1原料气通过后形成的膜层反应，所述第N吹扫气在所述第N原料气反应之后通入。

可选地，所述第一吹扫气与所述第二吹扫气为相同的气体或气体组合，二者基于同一管路通入。

可选地，所述第一吹扫气体具有第一流量，所述第二吹扫气体具有第二流量，所述第二流量介于所述第一流量的3-4倍之间。

可选地，通入所述第一吹扫气的过程中采用正态分布的方式通入所述第一吹扫气；通入所述第二吹扫气的过程中采用正态分布的方式通入所述第二吹扫气。

可选地，通入所述第一吹扫气和所述第二吹扫气的方式包括：沿所述刻蚀孔的轴向通入吹扫气，以及垂直与所述刻蚀孔的轴向且在所述刻蚀孔孔口表面通入吹扫气中的至少一种。

本发明还提供一种三维存储器结构的制备方法，所述制备方法包括如下步骤：

提供半导体衬底；

在所述半导体衬底上形成叠层结构，所述叠层结构包括交替叠置的牺牲层和介质层；

形成贯穿所述叠层结构至所述半导体衬底的刻蚀孔；

在所述刻蚀孔内形成内膜层，所述内膜层基于上述方案中任意一项所述的半导体刻蚀孔内膜层的制备方法制备得到，其中，所述半导体衬底及位于所述半导体衬底上的所述叠层结构构成所述半导体基底。

可选地，所述刻蚀孔包括沟道孔，在所述沟道孔中形成的所述内膜层包括氧化硅层，在形成所述氧化硅层的过程中，所述第一原料气包括氨基硅烷，所述第二原料气包括氧气。

可选地，所述刻蚀孔包括栅极缝隙，在所述栅极缝隙中形成的所述内膜层包括金属钨层，其中，在形成所述金属钨层的过程中，所述第一原料气包括WF

如上所述，本发明的半导体刻蚀孔内膜层及三维存储器结构的制备方法，在孔内膜层制备的过程中引入吹扫气体吹扫的步骤，不仅可以基于第一原料气得到单原子层材料层，还可以在薄膜形成过程中将副产物通过简单的方式有效去除，工艺简单，利于提高器件性能。

附图说明

图1显示为本发明的半导体刻蚀孔内膜层的制备工艺的流程图。

图2显示为本发明实施例一中提供半导体基底的结构示意图。

图3显示为本发明实施例一中形成初始材料膜层的结构示意图。

图4显示为本发明实施例一中进行第一次吹扫示意图。

图5显示为本发明实施例一中形成刻蚀孔填充膜层的示意图。

图6显示为本发明实施例一中进行第二次吹扫的示意图。

图7显示为本发明实施例一中一种形成填充膜层的具体示例的示意图。

图8显示为本发明实施例一中存储器结构制备的工艺流程图。

图9显示为本发明实施例二存储器结构制备中提供半导体衬底的示意图。

图10显示为本发明实施例二存储器结构制备中形成叠层结构和沟道孔的示意图。

图11显示为本发明实施例二存储器结构制备中形成底部外延层的示意图。

图12显示为本发明实施例二存储器结构制备中形成功能侧壁层的示意图。

图13显示为本发明实施例二存储器结构制备中形成沟道层及绝缘填充层的示意图。

图14显示为本发明实施例二存储器结构制备中形成栅线缝隙的俯视图。

图15显示为本发明实施例二存储器结构制备中形成栅线缝隙的截面图。

图16显示为本发明实施例二存储器结构制备中形成栅极填充孔的示意图。

图17显示为本发明实施例二存储器结构制备中形成栅极主体层的示意图。

图18显示为本发明实施例二存储器结构制备中侧壁隔离层及缝隙填充层的示意图。

元件标号说明

1 半导体基底

2 刻蚀孔

3 初始材料膜层

4 刻蚀孔填充层

100 半导体衬底

101 叠层结构

102 介质层

103 牺牲层

104 沟道孔

105 底部外延层

106 功能侧壁层

107 沟道层

108 绝缘填孔层

109 空气腔

110 栅线缝隙

111 栅极填充孔

112 栅极主体层

113 侧壁隔离层

114 缝隙填充层

S1-S5，S1’-S3’ 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

实施例一

如图1所示，本发明提供一种半导体刻蚀孔内膜层的制备方法，包括如下步骤：

S1，提供半导体基底，所述半导体基底中形成有刻蚀孔；

S2，提供第一原料气，以基于所述第一原料气在所述刻蚀孔内壁上形成初始材料膜层；

S3，自所述刻蚀孔的顶部通入第一吹扫气体，以进行第一吹扫；

S4，提供第二原料气，以基于所述第二原料气与所述初始材料膜层得到刻蚀孔填充膜层；

S5，自所述刻蚀孔的顶部通入第二吹扫气体，以进行第二吹扫。

下面将结合附图详细说明本发明的半导体刻蚀孔内膜层的制备方法，请参阅图1-7所示。其中，需要说明的是，上述顺序并不严格代表本发明所保护的半导体刻蚀孔内膜层的制备方法的制备顺序，本领域技术人员可以依据本领域常规选择进行步骤之间的改变，图1仅示出了一种示例中的半导体刻蚀孔内膜层的制备方法的制备步骤。

首先，如图1中的S1及图2所述，提供半导体基底1，所述半导体基底1中形成有刻蚀孔2。其中，所述半导体基底1可以是单层材料层，也可以是由多层材料层构成的叠层结构。另外，所述刻蚀孔2可以是基于干法刻蚀形成的孔，也可以是湿法刻蚀形成的孔。在一示例中，所述刻蚀孔2为具有高深宽比的孔，例如，深宽比可以是大于10，例如15、20。

接着，如图1中的S2及图3所示，提供第一原料气，以基于所述第一原料气在所述刻蚀孔2内壁上形成初始材料膜层3。其中，所述第一原料气是最终形成需要膜层的原料之一。本发明对膜层形成的方式进行设计，首先在刻蚀孔2中通入原料气之一。在一示例中，例如，在原子层沉积(ALD)工艺中，先形成一层原料气的单原子层膜层，即所述初始材料膜层3。例如，对于形成氧化硅材料层而言，第一原料气为硅源，可以是硅烷，如如双叔丁基硅烷。

接着，如图1中的S3及图4所示，自所述刻蚀孔2的顶部通入第一吹扫气体，以进行第一吹扫。该步骤吹扫工艺主要是用于单原子层膜层的形成，将多余的沉积在所述刻蚀孔2内壁上的所述第一原料气去除，利于保证单原子层膜层形成，得到单原子层的初始材料膜层3。

接着，如图1中的S4及图5所示，提供第二原料气，以基于所述第二原料气与所述初始材料膜层3得到刻蚀孔填充膜层4。其中，所述刻蚀孔填充膜层4为需要形成的材料层，即，所述第二原料气与原来已经形成好的所述初始材料膜层3进行反应，得到最终的填充膜层。例如，在一示例中，该步骤中射频开启(RF on)以进行原料气之间的反应。例如，对于形成氧化硅材料层而言，第二原料气为氧化源，例如可以是氧气。

在一示例中，可以根据两种或者多种原料气的性质选择谁作为第一原料气先行通入，例如，选择主体材料先通入，辅助材料后通入，如对于W金属，第一原料气是WF6，第二原料气是B2H6；另外，还可以是氧化性、还原性原料后通入，此外，还可以是吸附性强的先通。

最后，如图1中的S5及图6所示，自所述刻蚀孔的顶部通入第二吹扫气体，以进行第二吹扫。该步骤中的吹扫主要是用于副产物的去除，其中，在反应形成最终需要的膜层过程中会同时形成一些副产物，这些副产物如果存在与刻蚀孔2当中，最终会对器件性能等造成严重影响，因此通过这一步骤的吹扫将副产物去除，得到较为纯净的所述刻蚀孔填充膜层4。

在一示例中，上述所述刻蚀孔内膜层4的形成方式包括原子层沉积(ALD)工艺，其中，基于原子层沉积工艺，所述刻蚀孔膜层4基于若干层原子层沉积单元制备得到，也就是说，所述刻蚀孔填充膜层4是若干个原子层沉积单元堆叠而成，每一原子层沉积单元形成工艺为一个沉积周期，进行若干个上述沉积周期最终得到所述刻蚀孔填充膜层4。

其中，在形成每一所述原子层沉积单元的过程中，也就是每一个沉积周期中，执行所述提供第一原料气、所述通入第一吹扫气、所述提供第二原料气及所述通入第二吹扫气的步骤，上述步骤形成第一循环过程，本发明的制备方法包括至少重复一次所述第一循环过程。例如，基于上述工艺步骤先形成第一原子层沉积单元，接着，在所述第一原子层沉积单元上进行提供第一原料气、所述通入第一吹扫气、所述提供第二原料气及所述通入第二吹扫气的步骤，形成第二原子层沉积单元，依次类推，重复进行提供第一原料气、通入第一吹扫气、提供第二原料气及通入第二吹扫气的步骤，得到基于原子层沉积工艺的所述刻蚀孔填充层4。即，所述刻蚀孔内膜层的形成方式包括原子层沉积工艺，所述刻蚀孔膜层基于若干层原子层沉积单元制备得到，其中，在形成每一所述原子层沉积单元的过程中执行所述第一循环过程。

参见图7所示，作为示例，提供一种形成所述刻蚀孔填充膜层的具体制备方式，包括：

在第一时间t1段内通入所述第一原料气；切断所述第一原料气，在第二时长t2内通入所述第一吹扫气；切断所述第一吹扫气，并在第三时长t3内通入所述第二原料气；切断所述第二原料气，并在第四时长t4内通入所述第二吹扫气；切断所述第二吹扫气。

具体的，在该示例中，各个气体(原料气及吹扫气)分别进行通入，即，相互之间通入没有重叠的时间区间，以利于各步骤的有效进行。在一可选示例中，各个时间段前后衔接，例如，第一时长t1第一原料气供应(如图中的前驱体注入，Precursor Dose)完成后立即断开第一原料气并立即进行第二时长t2通入第一吹扫气(如图中的第一吹扫气通入，LFGPurge)的步骤，依此类推。

在一示例中，重复上述步骤至少一次，以得到所述刻蚀孔填充膜层，即执行提供第一原料气-通入第一吹扫气-提供第二原料气-通入第二吹扫气这一循环步骤至少一次，可以称上述四个步骤为一个周期。例如，在原子层沉积工艺中，对每一个所述原子层沉积单元进行上述一个周期的工艺，接着重复上述步骤形成下一原子层沉积单元。

作为示例，例如，对于氧化硅，第一原料气为硅源，第二原料其为氧气。第一原料气的通入流量介于1000-1500sccm之间，可以是1200sccm、1250sccm、1300sccm；通入时间段时长(第一时长t1)介于0.15-0.75s之间，例如，可以是0.2s、0.3s、0.5s、0.6s；另外，在另一示例中，通入方式可以是氩气等惰性气体作为载气的饱和蒸汽形式通入。通过上述设计，以进一步有利于单原子层的初始材料膜层的形成。另外，第二原料气的通入流量可以依据实际生成物质设计，优选为相对于生成物成分过量；通入时间段时长(第一时长t3)可以与第一原料气的通入时间相同，当然，也可以依据反应充分性等进行调整，例如，可以是介于0.3-0.9之间，例如，可以是0.3s、0.5s、0.6s、0.8。

继续参见图7所示，在一示例中，通入所述第一原料气之前包括对第一原料气管路进行第一预设时长y1的第一原料气预制(如图中的前驱体预制，Precursor Charge)的过程，通入所述第一吹扫气之前包括对所述第一吹扫气体管路进行第二预设时长y2的第一吹扫气预制(如图中的吹扫气预制，LFG Charge)的过程，通入所述第二原料气之前包括对所述第二原料气管路进行第三预设时长y3的第二原料气预制(如图中的氧气通入，O

作为示例，预制的时间可以是后面反应原料气通入的时间的1/4-2/3，1/2，可以是1/2，当然，也可以选择为相等，如y1时长等于t1时长，y2时长等于t2时长，当然，还可以依据机台的设置进行相应的变化。

作为示例，所述第一预设时长y1的时长与所述第二时长t2、所述第三时长t3及所述第四时长t4的时长之和相等；所述第二预设时长y2的时长与所述第一时长t1的时长相等；所述第三预设时长y3的时长与所述第四时长t4、所述第一时长t1及所述第二时长t2的时长之和相等；所述第四预设时长y4的时长与所述第三时长t3的时长相等。以利于初始材料膜层及刻蚀孔填充膜层的形成，特别是对于ALD这种多个循环的制程，时间紧凑，有利于节约时间，提高产能。

作为示例，所述制备方法还包括提供第N原料气及通入第N吹扫气的步骤，N为大于等于3的整数，所述N原料气与第N-1原料气通过后形成的膜层反应，所述第N吹扫气在所述第N原料气反应之后进行。也就是说，对于形成某一中膜层的原料，可以分成第一原料气、第二原料气至第N原料气，各个原料气分别通入，且在每次通入后都会进行一次吹扫。在一示例中，当N大于等于3时，可以将第二至第N原料气同时进行通入，进行两个步骤的操作，基于第一原料气先形成单原子层，再通入后面所有原料气同时射频打开形成目标材料层。

作为示例，所述第一吹扫气与所述第二吹扫气的种类相同，二者为相同的气体或气体组合，优选二者基于同一管路通入。即，二者可以选择为同样的气体，例如，可以是Ar、N2等，或其他惰性气体，可以是上述气体中的一种或多种的混合。另外，二者可以基于同一管路通入，简化设备。

在一示例中，所述第一吹扫气体具有第一流量，所述第二吹扫气体具有第二流量，以排除所述刻蚀孔内副产物，包括利于原料单原子层的沉积，可以认为二者是大流量气体(largeflux gas flow)，从而可以基于伯努利原理在孔中形成压力差，顶部流量大压力低，下步流量低压力高，从而形成压力差，使得该步骤中不需要物质在吹扫气体作用下排出。

作为示例，所述第二流量介于所述第一流量的3-4倍之间，例如，3.5倍、3.8倍，以利于最终材料层形成。在一示例中，所述第一流量介于10000-15000sccm之间，以利于单原子层膜层的形成；所述第二流量为45000sccm，以利于薄膜沉积过程中的反应副产物的去除。

作为示例，通入所述第一吹扫气的过程中采用正态分布的方式通入所述第一吹扫气；通入所述第二吹扫气的过程中采用正态分布的方式通入所述第二吹扫气。从而有利于基于快速开启和快速关断的方式形成吹扫气体，提高吹扫效果。其中，这里的正态分布可以是指在气体通入的时间段内，流量呈正态分布，另外，此时，所述第二流量介于所述第一流量的3-4倍之间可以是指峰值流量呈倍数关系。当然，也可是吹扫时保持同一通入流量。

作为示例，通入所述第一吹扫气和所述第二吹扫气的方式包括：沿所述刻蚀孔的轴向通入吹扫气，以及垂直与所述刻蚀孔的轴向且在所述刻蚀孔孔口表面通入吹扫气中的至少一种。也就是说，可以对吹扫气的吹扫方向依据实际需求进行调整，以所述第一吹扫气为例，可以是沿所述刻蚀孔的轴向通入吹扫气，即对着刻蚀孔吹扫，以形成下部高气压上部低气压的分布，如图4中通入方式所示，箭头指向表示高气压指向低气压；另外，在另一示例中，还可以是吹扫气沿着半导体基底表面进行吹扫(图中未示出)的方式，即垂直于刻蚀孔的方向吹，吹扫气在刻蚀孔开口上方，优选吹扫过程中与顶部开口接触，可以是持续吹扫，也可以是在半导体基底表面从左往右吹，吹扫过程经过刻蚀孔开口，孔口的位置会气压小，且有利于在减小孔口气压的同时不会有气直接吹进孔内而把气压推出来的副产物等又吹进去。

实施例二

如图8所示，本发明还提供一种三维存储器结构的制备方法，包括如下步骤：

S1’，提供半导体衬底；

S2’，在所述半导体衬底上形成叠层结构，所述叠层结构包括交替叠置的牺牲层和介质层；

S3’，形成贯穿所述叠层结构至所述半导体衬底的刻蚀孔；

S4’，在所述刻蚀孔内形成内膜层，所述内膜层基于如实施例一任意一项方案所述的半导体刻蚀孔内膜层的制备方法制备得到，其中，所述半导体衬底及位于所述半导体衬底上的所述叠层结构构成所述半导体基底。

下面将结合附图详细说明本发明的半导体刻蚀孔内膜层的制备方法，请参阅图8-18所示。其中，需要说明的是，上述顺序并不严格代表本发明所保护的半导体刻蚀孔内膜层的制备方法的制备顺序，本领域技术人员可以依据本领域常规选择进行步骤之间的改变，图1仅示出了一种示例中的半导体刻蚀孔内膜层的制备方法的制备步骤。

首先，如图8中的S1’及图9所示，提供半导体衬底100。所述半导体衬底100包括但不限于硅衬底。可以根据器件的实际需求进行选择，所述半导体衬底100可以包括硅衬、锗(Ge)衬底、锗化硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等，在其它实施例中，所述半导体衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述半导体衬底100还可以为堆叠结构，例如硅/锗硅叠层等。作为示例，所述半导体衬底100例如可以选用单晶硅晶圆。另外，所述半导体衬底100可以为进行离子掺杂后的衬底，可以进行P型掺杂，也可以进行N型掺杂。

接着，如图8中的S2’及图10所示，在所述半导体衬底100上形成叠层结构101，所述叠层结构101包括交替叠置的牺牲层103和介质层102。即，在垂直于所述半导体衬底100的表面的方向上，所述叠层结构101包括交替叠置的牺牲层103与介质层102。该实施例中，所述半导体衬底100及所述叠层结构101构成实施例一中的所述半导体基底。

具体的，所述介质层102的材料包括但不限于氧化硅，所述牺牲层103的材料包括但不限于氮化硅。可选地，所述介质层与所述牺牲层在同一刻蚀/腐蚀工艺中具有一定的选择比，以确保在去除所述牺牲层时所述介质层几乎不被去除。其中，可以采用物理气相沉积(Physical Vapor Deposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic Layer Deposition，ALD)等工艺形成所述叠层结构101。所述叠层结构中的所述介质层及所述牺牲层的层数可以包括32层、64层、96层或128层等，所述介质层及所述牺牲层的层数及厚度可以根据实际需要进行设定，此处不做限定。

接着，如图8中的S3’及图10-11及图14-16所示，在所述叠层结构101中制备刻蚀孔。

最后，如图8中的S4’及图12在所述刻蚀孔内形成内膜层，所述内膜层基于实施例一中任意一项所述的半导体刻蚀孔内膜层的制备方法制备得到，其中，所述半导体衬底100及位于所述半导体衬底100上的所述叠层结构101构成实施例一中所述半导体基底。

在一示例中，本实施例中形成的所述刻蚀孔可以是沟道孔(channel hole)104，还可以是栅线缝隙(gate line slit)110，当然，在其他示例中，还可以是基于所述栅线缝隙110去除所述牺牲层103以对应形成的栅极填充孔111。

对应的，本实施例中，当所述刻蚀孔为所述沟道孔104时，形成的所述内膜层可以是在所述沟道孔104中制备的绝缘填充层108，其中，在一示例中，在所述沟道孔104中制备沟道层107及所述绝缘填充层108。另外，当所述刻蚀孔为所述栅极缝隙111时，形成的所述内膜层可以是在所述栅极缝隙111中制备的缝隙填充层114。此外，当所述刻蚀孔为所述栅极填充孔111时，形成的所述内膜层可以是在所述栅极填充孔111中制备的栅极主体层112。

具体的，在一种实施例中，如图10所示，在所述叠层结构101中制备所述沟道孔104，可以采用刻蚀工艺制备得到。所述沟道孔104构成实施例一中的所述刻蚀孔2，进一步，形成所述沟道孔104之后，在所述沟道孔中制备沟道层107，以最终形成器件的沟道结构，如3D NAND的沟道结构。在一示例中，所述沟道层107包括多晶硅层。

接着，参见图12和图13所示，作为示例，所述沟道孔104中还形成有功能侧壁层106，其中，所述功能侧壁层106、所述沟道层107及所述绝缘填充层108自外向内依次排布。在一示例中，所述功能侧壁层106包括自沟道孔内壁表面向中心排布的氧化硅、氮化硅、氧化硅层，形成ONO侧壁结构。所述绝缘填充层108的材料包括但不限与氧化硅。另外，所述绝缘填充层108中还形成有空气腔109，以利于应力缓冲。

其中，所述绝缘填充层108可以采用实施例一种刻蚀孔填充膜层的制备方法制备得到。例如，对于形成氧化硅刻蚀孔填充层，第一原料气氨基硅烷的流量可以介于1000-2000sccm之间，例如可以是1200sccm、1500sccm、1800sccm，通入时间介于0.15-0.75s之间，例如可以是0.3s、0.5s、0.6s；第二原料气氧气的流量可以介于4500-5500sccm之间，例如可以是4800sccm、5000sccm、5200sccm，通入时间介于0.3-0.9s之间，例如，可以是0.5s、0.6s、0.8s。

参见图11-13所示，作为示例，所述制备方法还包括制备底部外延层105的步骤，形成方式包括：形成的所述沟道孔104还延伸至所述半导体衬底100中，如图10所示；形成所述功能侧壁层106之前在所述沟道孔104底部的所述半导体衬底100上生长所述底部外延层105，例如，可以采用选择性外延生长工艺(SEG)，所述功能侧壁层106形成在所述沟道孔104的侧壁上并延伸至所述底部外延层105表面，如图11-12所示；还包括去除所述沟道孔底部的所述功能侧壁层106的步骤，以显露所述底部外延层105，从而在形成所述沟道层107时使所述沟道层107与所述底部外延层105相接触，如图13所示，以进行共源线连接。

如图14-15所述，在一示例中，所述刻蚀孔还可以是形成的所述栅极缝隙110，所述三维存储器结构的制备中还包括在叠层结构101中制备栅线缝隙110的步骤，在一示例中，所述栅线缝隙110还延伸至半导体衬底中。进一步，如图16所示，还包括基于所述栅线缝隙110去除所述叠层结构中的牺牲层103的步骤，以在去除牺牲层103的位置对应形成栅极填充孔111。其中，所述栅线缝隙110和基于栅线缝隙110的栅极填充孔111均可作为实施例一种的刻蚀孔2，在栅线缝隙110和栅极填充孔111中制备的膜层可以采用实施例一的方式。

如图17所示，作为示例，在所述栅极填充孔111中制备栅极主体层112，其中，所述栅极主体层包括金属钨层，当然，还可以选择为其他材料层。其中，所述金属钨层可以采用实施例一的方式制备，例如，在一具体实施方案中可以是，第一原料气是WF6，流量可以介于1000-2000sccm之间，可以是1200sccm、1500sccm、1800sccm，通入时间介于0.15-0.75s之间，可以是0.3s、0.5s、0.6s；第二原料气是B2H6，流量可以介于4500-5500sccm之间，可以是4800sccm、5000sccm、5200sccm，通入时间介于0.3-0.9s之间，可以是0.5s、0.6s、0.8s。在一示例中，所述栅极填充孔111中还形成有制备在所述栅极主体层112表面的表面过渡层(图中未示出)，例如，在一示例中，所述表面过渡层包括氮化钛层和钛层。

如图18所示，形成所述栅极主体层112之后还包括在所述栅线缝隙110中形成缝隙填充层114的步骤，所述缝隙填充层114的材料包括但不限于金属钨层；另外，所述栅线缝隙110中还形成有制备在所述缝隙填充层114表面的侧壁隔离层113，所述侧壁隔离113包括但不限于氧化物层；同样，所述缝隙填充层114也可以采用实施例一工艺制备。

例如，在一具体实施方案中，所述缝隙填充层114形成过程中，第一原料气选择为WF6，流量可以介于1000-2000sccm之间，例如，可以是1200sccm、1500sccm、1800sccm，通入时间介于0.15-0.75s之间，例如，可以是0.3s、0.5s、0.6s；第二原料气选择为B2H6，流量可以介于4500-5500sccm之间，例如，可以是4800sccm、5000sccm、5200sccm，通入时间介于0.3-0.9s之间，例如，可以是0.5s、0.6s、0.8s。

综上所述，本发明的半导体刻蚀孔内膜层及三维存储器结构的制备方法，在孔内膜层制备的过程中引入吹扫气体吹扫的步骤，不仅可以基于原料气得到单原子层材料层，还可以在薄膜形成过程中将副产物通过简单的方式有效去除，工艺简单，利于提高器件性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。