监控平台栅氧化层完整性可靠性的方法和结构

技术领域

本发明涉及半导体集成电路制造技术，尤其涉及一种监控平台栅氧化层完整性可靠性的方法。

背景技术

随着超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的飞速发展，MOS器件的尺寸不断地减小。为增加器件的反应速度、提高驱动电流与存储电容的容量，器件中栅氧化层的厚度不断地降低，由20nm～30nm降至几个纳米。

对于拥有成熟的半导体制造工艺的FAB(晶圆制造厂)，为验证FAB产出晶圆的可靠性性能是否合格，能否满足客户要求，以及FAB的生产线是否稳定，都需要对产品的可靠性进行测试，包括：HCI，GOI，NBTI等。其中栅氧化层完整性(gate oxide integrity，简称GOI)测试主要是确认氧化层的缺陷密度及电荷累积击穿性能，测量的是栅氧化物击穿时的对应的电压/电流/时间。

目前，栅氧化层的可靠性是一个突出的问题和挑战，栅氧化层抗电性能不好将引起MOS器件电参数的不稳定，如阈值电压的漂移，跨导下降、漏电流增加等，进一步可引起栅氧化层的击穿，导致器件的失效，使整个集成电路陷入瘫痪状态。因此，栅氧化层的完整性对于集成电路性能的提高有着至关重要的作用。栅氧化层完整性测试是验证栅氧化层质量的测试过程，量产平台每季度都会跑一定数量的晶圆用以可靠性监控，但测试项目多，所需流片周期较长(40天)。为了应对线上紧急问题的快速澄清，建立一条快速的流片工艺流程，用以快速监控栅氧的完整性成为业界必须。

发明内容

本发明提供一种监控平台栅氧化层完整性可靠性的方法，包括：S1：提供一晶圆；S2：进行有源层形成工艺，以在晶圆上行形成至少一有源层；S3：进行栅氧化层形成工艺，以在晶圆上形成至少一栅氧化层；S4：进行金属硅化物层形成工艺，以在晶圆上形成至少一金属硅化物层；S5：进行大马士革形成工艺，以在晶圆上形成至少一金属层；以及S6：进行栅氧化层的击穿电压测试以表征栅氧化层的完整性。

更进一步的，所述有源层形成工艺包括光刻、刻蚀及离子注入工艺。

更进一步的，所述栅氧化层形成工艺包括栅氧化层沉积工艺和GOI注入工艺。

更进一步的，所述金属硅化物层形成工艺包括硅形成工艺、金属层形成工艺及退火工艺。

更进一步的，所述有源层形成工艺、所述栅氧化层形成工艺、所述金属硅化物层形成工艺及所述大马士革形成工艺共形成8层结构。

更进一步的，所述有源层形成工艺、所述栅氧化层形成工艺、所述金属硅化物层形成工艺及所述大马士革形成工艺共形成仅8层结构。

本发明还提供一种监控平台栅氧化层完整性可靠性的结构，包括：至少一有源层，所述至少一有源层由有源层离子注入工艺形成；至少一栅氧化层，所述至少一栅氧化层由沉积工艺和GOI注入工艺形成；至少一金属硅化物层，所述至少一金属硅化物层由硅形成工艺、金属层形成工艺及退火工艺以使硅与金属反应而形成；以及至少一金属层，所述金属层由大马士革形成工艺。

更进一步的，所述至少一有源层、所述至少一栅氧化层以及所述至少一金属硅化物层共计8层。

更进一步的，监控平台栅氧化层完整性可靠性的结构仅具有共计8层的所述至少一有源层、所述至少一栅氧化层以及所述至少一金属硅化物层。

更进一步的，所述监控平台栅氧化层完整性可靠性的结构设置在晶圆的切割道上。

附图说明

图1为本发明与现有技术的栅氧化层击穿电压分布对比示意图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

应当理解，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大，自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明一实施例中，在于提供一种监控平台栅氧化层完整性可靠性的结构，包括：至少一有源层，所述至少一有源层由有源层离子注入工艺形成；至少一栅氧化层，所述至少一栅氧化层由沉积工艺和GOI注入工艺形成；至少一金属硅化物层，所述至少一金属硅化物层由硅形成工艺、金属层形成工艺及退火工艺以使硅与金属反应而形成；至少一金属层，所述金属层由大马士革形成工艺。

在本法一实施例中，所述至少一有源层、所述至少一栅氧化层以及所述至少一金属硅化物层共计8层。

在本发明一实施例中，监控平台栅氧化层完整性可靠性的结构仅具有共计8层的所述至少一有源层、所述至少一栅氧化层以及所述至少一金属硅化物层。当然也可根据工艺需求修改层数。

在本发明实施例中，所述监控平台栅氧化层完整性可靠性的结构设置在晶圆的切割道上。

本发明一实施例中，在于提供一种监控平台栅氧化层完整性可靠性的方法，包括：S1：提供一晶圆；S2：进行有源层形成工艺，以在晶圆上行形成至少一有源层；S3：进行栅氧化层形成工艺，以在晶圆上形成至少一栅氧化层；S4：进行金属硅化物层形成工艺，以在晶圆上形成至少一金属硅化物层；S5：进行大马士革形成工艺，以在晶圆上形成至少一金属层；以及S6：进行栅氧化层的击穿电压测试以表征栅氧化层的完整性。

在一实施例中，所述有源层形成工艺包括光刻、刻蚀及离子注入工艺。

在一实施例中，栅氧化层形成工艺包括栅氧化层沉积工艺和GOI注入工艺。

在一实施例中，金属硅化物层形成工艺包括硅形成工艺、金属层形成工艺及退火工艺。

在一实施例中，所述有源层形成工艺、所述栅氧化层形成工艺、所述金属硅化物层形成工艺及所述大马士革形成工艺共形成8层结构。

而目前的监控平台栅氧化层完整性可靠性的结构除包括上述本发明提及的层外，还包括侧墙、各离子注入形成的层、硅化物阻挡层等共计28层，因此其流片及测试时间长，且所需光罩数量多。

而本发明，在测试结构中仅进行有源层形成工艺、栅氧化层形成工艺、金属硅化物层形成工艺以及大马士革工艺，并对其工艺形成的对应层进行栅氧化层的击穿电压测试，而避免对与栅氧化层的完整性无关的层的制造工艺及测试，而可将GOI验证流片周期压缩65％，同时验证所需晶圆数量压缩62.5％，光罩层次缩减71％，且击穿电压为现有技术的70％，较现有技术表征更为敏感，整体分布均匀，可作为验证条件，具体的，可参阅图1的本发明与现有技术的栅氧化层击穿电压分布对比示意图，其中曲线110为现有技术的栅氧化层击穿电压分布曲线，曲线120为本发明的栅氧化层击穿电压分布曲线。如此为应对线上紧急问题的快速澄清，对平台产品栅氧化层完整性进行快速有效的监控，通过删减非关键光罩层次及工艺，成功缩减GOI验证批次流片周期，同时增加芯片中用以验证的面积以减少验证晶圆的数量。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。