一种眼图测试方法、装置及设备

技术领域

本发明涉及芯片测试设计领域，尤其涉及一种眼图测试方法、装置及设备。

背景技术

随着集成电路设计及制造工艺水平的快速发展，CPU/SOC的运行速度以及高速接口的数据传输速率也不断提高。对于高速接口信号而言，普通的直流参数、交流参数测量方法不能很好的表征高速信号的传输质量，这时就需要引入能快速有效的反应信号品质优劣的眼图测试。

传统的眼图测量方法是通过外接示波器，利用余晖方式累积叠加显示采集到的串行信号，最后比对眼图模版来判断信号质量。目前的眼图测试是通过配置ATE程序抓取更多数据后处理数据形成眼图。然而，此方法目前只适用于工程阶段用于芯片特性分析。

而对于量产测试，由于每只芯片都需要进行各种功能及接口测试，一体化测试程序及自动分类显的尤为重要，所以需要在ATE上实现示波器的眼图测试功能，可以应对各种含高速接口的复杂芯片的测试工作。然而，在量产测试中需要高速测试板卡作为硬件支持才有可能实现，其价格昂贵导致开发成本非常高。

发明内容

有鉴于此，本发明实施例提供一种眼图测试方法、装置及设备。

为实现上述发明目的，本发明实施例的一方面提供一种眼图测试方法，包括：

对链路进行环回测试，将测试结果以标志位保存；

在不同相位的时钟信号下，分别对链路环回测试，得到一维测试标志位序列；

在不同参考电压下，分别获取所述链路的所述一维测试标志位序列，以基于多个所述一维测试标志位序列，形成二维测试眼图。

可选的，所述对链路进行环回测试，将测试结果以标志位保存，包括：

通过伪随机码生成器生成伪随机码；

所述伪随机码通过序列器和链路驱动器的处理后环回至比较器；

比较器将比对结果通过标志位方式保存。

可选的，所述在不同相位的时钟信号下，分别对链路环回测试，得到一维测试标志位序列，包括：

通过寄存器为所述比较器配置不同相位的时钟信号，不同相位下环回测试产生的标志位组成的序列即为所述一维测试标志位序列。

可选的，所述基于多个所述一维测试标志位序列，形成二维测试眼图，包括：

设定横坐标为相位，纵坐标为参考电压；

将多个所述一维测试标志位序列中的标志位，根据横坐标和纵坐标进行排序后形成所述二维测试眼图。

可选的，所述方法还包括：

根据所述二维测试眼图横坐标方向连续为正确标志位的最大数量确定眼宽；

根据所述二维测试眼图纵坐标方向连续为正确标志位的最大数量确定眼高。

本发明实施例的另一方面提供一种眼图测试装置，包括：

环回测试单元，用于对链路进行环回测试，将测试结果以标志位保存；

时钟控制单元，用于控制产生不同相位的时钟信号；

电压控制单元，用于产生不同参考电压；

处理单元，用于根据所述时钟控制单元产生的不同相位的时钟信号，分别控制环回测试单元对链路环回测试，得到一维测试标志位序列；以及用于根据电压控制单元产生的不同参考电压，分别控制环回测试单元对链路环回测试，以分别获取所述链路的所述一维测试标志位序列，并基于多个所述一维测试标志位序列，形成二维测试眼图。

可选的，所述环回测试单元包括：

伪随机码生成器，用于生成伪随机码；

序列器，用于将所述伪随机码序列化；

驱动器，用于将序列化后的伪随机码环回至比较器；

所述比较器，用于将比对结果通过标志位方式保存。

可选的，所述时钟控制单元包括：

寄存器，用于为所述比较器配置不同相位的时钟信号。

可选的，所述处理单元，具体用于：

设定横坐标为相位，纵坐标为参考电压；

将多个所述一维测试标志位序列中的标志位，根据横坐标和纵坐标进行排序后形成所述二维测试眼图。

可选的，所述处理单元，还用于：

根据所述二维测试眼图横坐标方向连续为正确标志位的最大数量确定眼宽；根据所述二维测试眼图纵坐标方向连续为正确标志位的最大数量确定眼高。

本发明实施例的又一方面提供一种设备，包括：壳体、处理器、存储器、电路板和电源电路，其中，电路板安置在壳体围成的空间内部，处理器和存储器设置在电路板上；电源电路，用于为上述电子设备的各个电路或器件供电；存储器用于存储可执行程序代码；所述处理器通过读取存储器中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述所述的方法。

本发明实施例所提供的眼图测试方法、装置及设备，采用环回测试方法，基于不同相位的时钟信号以及不同的参考电压，即可得到二维测试眼图。而该种方法在ATE上实现眼图测试，采用低速板卡测试即可对高速信号进行眼图测试，无需昂贵的高速板卡，有效节省大量成本以及开发时间，实现量产程序中的眼图测试。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明的实施例所提供的眼图测试方法的流程示意图；

图2为本发明一具体实施例所提供的眼图测试装置的电路示意图；

图3为本发明一具体实施例中一维测试标志位序列的示意图；

图4为本发明中不同相位下得到标志位的示意图；

图5为本发明一具体实施例中二维测试眼图的示意图；

图6为本发明的实施例所提供的眼图测试装置的原理框图；

图7为本发明的实施例提供的设备的一种结构示意图。

具体实施方式

下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

如图1所示，本发明实施例所提供的眼图测试方法，包括：

步骤101，对链路进行环回测试，将测试结果以标志位保存；

步骤102，在不同相位的时钟信号下，分别对链路环回测试，得到一维测试标志位序列；

步骤103，在不同参考电压下，分别获取所述链路的所述一维测试标志位序列，以基于多个所述一维测试标志位序列，形成二维测试眼图。

本发明实施例所提供的眼图测试方法，采用环回测试方法，基于不同相位的时钟信号以及不同的参考电压，对数据链路进行环回测试，根据测试结果形成二维测试眼图。环回测试实现较为简单，无需高速板卡，使用低速板卡即可完成数据处理。因此，本发明实施例可以有效节省大量的人力时间成本，满足在量产测试中二维眼图测试的需求。

其中，在步骤101中，对链路进行环回测试，将测试结果以标志位保存。这里，标志位采用1和0。其中，1表示测试结果是错误的，0表示测试结果是正确的。这样，每条链路进行环回测试之后，就可以得到一个标志位。该标志位被保存至寄存器中。

其中，在步骤102中，不同相位的时钟信号优选采用相位呈依序排列的时钟信号。例如，相位呈递增排列。在步骤101中，一次环回测试得到一个标志位。因此在该步骤中，相位的数量决定了环回测试的数量，即得到与相位数量相同的标志位。而该些标志位依序存储后即构成了一维测试标志位序列。

其中，在步骤102的基础上，步骤103又加入一可调节的参考电压。在不同的参考电压下，来分别获取一维测试标志位序列。这样，即可以得到不同参考电压不同相位下的标志位，该标志位即为二维数据。这里，设定横坐标为相位，纵坐标为参考电压。将多个一维测试标志位序列中的标志位，根据横坐标和纵坐标进行排序后形成二维测试眼图。

进一步地，根据生成的二维测试眼图可以获取眼高和眼宽。具体的，根据所述二维测试眼图横坐标方向连续为正确标志位的最大数量确定眼宽；根据所述二维测试眼图纵坐标方向连续为正确标志位的最大数量确定眼高。

上述提及，标志位包括错误标志位1和正确标志位0。因此，在横坐标方向，获取标志位连续为0的最大数量，即为眼宽值。在纵坐标方向，获取标志位连续为0的最大数量，即为眼高值。

基于上述可知，本发明实施例中ATE程序加入眼宽眼高的二维眼图测试，可以全面的评估芯片的高速接口性能。

下面附图和结合具体实施例对本发明实施例的技术内容做进一步的详细说明。

参见图2，在ATE环回自动测试中，每条链路连接都有PRBS伪随机码生成器(Generator)和比较器(Checker)。其中，PRBS生成器和比较器是Register可调的。

PRBS通过PRBS Generator生成伪随机码后，经过序列器Serializer以及Tx驱动器(Driver)环回到PRBS Checker。在PRBS checker进行数据比对，并经结果通过产生一个Error Flag保存在Register中。通过判断Error Flag来确认环回测试是否正确，1表示Error，0表示Match。如图所示，不同相位下，checker对比的示意图。

通过寄存器配置PRBS Checker clock的相位PI。在不同的相位PI分别进行环回测试，这样可以得到一维环回测试结果，即得到一维测试标志位序列Error Flag(1表示Error，0表示Match)，如图3和图4所示。图3中，通过寄存器配置32次不同的PI，得到32个Flag。这里，相位的数量仅做示意性说明，不用于对本发明的限定。

进一步地，在增加一组Tx电压vref的调节。如图5所示，vref的电压范围从1到16，这样可以得到16个一维测试标志位序列。16个一维测试标志位序列根据电压范围从小到大排序，即可得到图5中的二维测试眼图。从图中可以看出，中部标志位为0的部分构成一眼图。因此，该二维测试眼图中，根据标志位为0的范围可以得到眼宽和眼高值。其中，横坐标方向，连续0的最大数为13，即为眼宽EyeWidth；纵坐标方向，连续0的最大数为8，即为眼高EyeHigh。

如图6所示，本发明实施例还提供一种眼图测试装置，包括：

环回测试单元61，用于对链路进行环回测试，将测试结果以标志位保存；

时钟控制单元62，用于控制产生不同相位的时钟信号；

电压控制单元63，用于产生不同参考电压；

处理单元64，用于根据所述时钟控制单元62产生的不同相位的时钟信号，分别控制环回测试单元61对链路环回测试，得到一维测试标志位序列；以及用于根据电压控制单元63产生的不同参考电压，分别控制环回测试单元61对链路环回测试，以分别获取所述链路的所述一维测试标志位序列，并基于多个所述一维测试标志位序列，形成二维测试眼图。

在一实施例中，所述环回测试单元61包括：伪随机码生成器，用于生成伪随机码；序列器，用于将所述伪随机码序列化；驱动器，用于将序列化后的伪随机码环回至比较器；所述比较器，用于将比对结果通过标志位方式保存。这里，可以参见图2中各个器件的相关描述，这里不在赘述

在一实施例中，所述时钟控制单元62包括：

寄存器，用于为所述比较器配置不同相位的时钟信号。

在一实施例中，所述处理单元64，具体用于：

设定横坐标为相位，纵坐标为参考电压；

将多个所述一维测试标志位序列中的标志位，根据横坐标和纵坐标进行排序后形成所述二维测试眼图。

在一实施例中，所述处理单元64，还用于：

根据所述二维测试眼图横坐标方向连续为正确标志位的最大数量确定眼宽；

根据所述二维测试眼图纵坐标方向连续为正确标志位的最大数量确定眼高。

本实施例的眼图测试装置，可以上述眼图测试方法技术方案，其实现原理和技术效果类似，此处不再赘述。

相应的，如图7所示，本发明的实施例提供的设备，可以包括：壳体61、处理器62、存储器63、电路板64和电源电路65，其中，电路板64安置在壳体61围成的空间内部，处理器62和存储器63设置在电路板64上；电源电路65，用于为上述电子设备的各个电路或器件供电；存储器63用于存储可执行程序代码；处理器62通过读取存储器63中存储的可执行程序代码来运行与可执行程序代码对应的程序，用于执行前述实施例提供的任一种眼图测试方法。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本发明时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。