非周期长码扩频码的生成方法、装置、设备和存储介质

技术领域

本发明涉及通信技术领域，尤其涉及一种非周期长码扩频码的生成方法、装置、设备和存储介质。

背景技术

在“北斗三号”全球短报文系统中，采用了新的信号体制，信号在传输的过程中可能会收到非法用户的干扰，因此抗干扰是短报文系统中不可忽略的问题。

直接序列扩频信号具有抗干扰能力强、保密性好、通信速率高的优点，因此扩频作为一种重要的调制技术已得到广泛应用。

现有针对非周期长码扩频码在应用过程中存在相位模糊、算法复杂度高、无法兼顾m序列和Gold序列等问题。

发明内容

本发明提供一种非周期长码扩频码的生成方法、装置、设备和存储介质，用以解决现有技术中对非周期长码扩频码在应用过程中存在相位模糊、算法复杂度高、无法兼顾m序列和Gold序列的缺陷，实现生成初始相位可变的非周期长码扩频码，有效避免非法用户的干扰。

本发明提供一种非周期长码扩频码的生成方法，包括：根据卫星的伪随机噪声码PRN号、周计数和周内天计数确定本地短周期扩频码的本原多项式和初始相位；根据所述本原多项式和所述初始相位生成周期短码；根据所述周期短码捕获突发帧，并进行帧同步，所述突发帧包括依次连接的同步头、勤务段和数据段；根据所述本原多项式和所述初始相位生成第一m序列；对所述第一m序列进行处理得到用户地址的译码结果；根据所述本原多项式和所述用户地址的译码结果得到第二m序列；根据所述第一m序列和所述第二m序列生成所述数据段的扩频码。

根据本发明提供的一种非周期长码扩频码的生成方法，在根据卫星的PRN号周计数和周内天计数确定本地短周期扩频码的本原多项式和初始相位之前，还包括：定义用户上行信号帧协议；根据所述用户上行信号帧协议生成所述突发帧。

根据本发明提供的一种非周期长码扩频码的生成方法，所述勤务段包括依次设置的精跟、帧标识、用户地址、地址校验码、保留位、确认标识、入站卫星号、入站序号、优先级、收方类型、位长指示和身份认证；所述数据段包括信息类别、用户数据、循环冗余校验位和卷尾。

根据本发明提供的一种非周期长码扩频码的生成方法，所述第一m序列为从所述用户地址位到所述卷尾位的扩频码，所述第二m序列为所述信息类别位到所述卷尾位的扩频码。

根据本发明提供的一种非周期长码扩频码的生成方法，根据所述第一m序列和所述第二m序列生成所述数据段的扩频码，包括：对所述第一m序列和所述第二m序列进行模二加运算生成Gold序列，将所述Gold序列作为所述数据段的扩频码。

根据本发明提供的一种非周期长码扩频码的生成方法，对所述第一m序列进行处理得到用户地址的译码结果，包括：对所述第一m序列依次进行解扩、解调和译码得到所述用户地址的译码结果。

根据本发明提供的一种非周期长码扩频码的生成方法，所述本原多项式包括所述第一m序列的生成多项式和所述第二m序列的生成多项式。

本发明还提供一种非周期长码扩频码的生成装置，包括：获取模块，用于获取卫星的PRN号、周计数和周内天计数；控制处理模块，用于根据所述卫星的PRN号、所述周计数和所述周内天计数确定本地短周期扩频码的本原多项式和初始相位，进而根据所述本原多项式和所述初始相位生成周期短码；所述控制处理模块还用于通过所述获取模块捕获突发帧，并进行帧同步，所述突发帧包括依次连接的同步头、勤务段和数据段；所述控制处理模块还用于根据所述本原多项式和所述初始相位生成第一m序列，并对所述第一m序列进行处理得到用户地址的译码结果；所述控制处理模块还用于根据所述本原多项式和所述用户地址的译码结果得到第二m序列，并根据所述第一m序列和所述第二m序列生成所述数据段的扩频码。

根据本发明提供的一种非周期长码扩频码的生成装置，所述控制处理模块还用于定义用户上行信号帧协议，以便所述卫星根据所述用户上行信号帧协议生成所述突发帧。

根据本发明提供的一种非周期长码扩频码的生成装置，所述勤务段包括依次设置的精跟、帧标识、用户地址、地址校验码、保留位、确认标识、入站卫星号、入站序号、优先级、收方类型、位长指示和身份认证；所述数据段包括信息类别、用户数据、循环冗余校验位和卷尾。

根据本发明提供的一种非周期长码扩频码的生成装置，所述第一m序列为从所述用户地址位到所述卷尾位的扩频码，所述第二m序列为所述信息类别位到所述卷尾位的扩频码。

根据本发明提供的一种非周期长码扩频码的生成装置，所述控制处理模块用于对所述第一m序列和所述第二m序列进行模二加运算生成Gold序列，将所述Gold序列作为所述数据段的扩频码。

根据本发明提供的一种非周期长码扩频码的生成装置，所述控制处理模块用于对所述第一m序列依次进行解扩、解调和译码得到所述用户地址的译码结果。

根据本发明提供的一种非周期长码扩频码的生成装置，所述本原多项式包括所述第一m序列的生成多项式和所述第二m序列的生成多项式。

本发明还提供一种电子设备，包括中央控制处理器及存储在所述中央控制处理器上可运行的程序，所述中央控制处理器执行所述程序时实现如上述任一种所述非周期长码扩频码的生成方法的步骤。

本发明还提供一种非暂态计算机可读存储介质，其上存储有程序，该程序被处理器执行时实现如上述任一种所述非周期长码扩频码的生成方法的步骤。

本发明提供的非周期长码扩频码的生成方法、装置、设备和存储介质，通过卫星的PRN号、周计数和周内天计数确定本地短周期扩频码的本原多项式和初始相位，进而根据本原多项式和初始相位生成周期短码，基于周期短码捕获突发帧，并进行帧同步后，根据本原多项式和初始相位进行扩频生成第一m序列，并对第一m序列进行处理得到用户地址的译码结果，再根据本原多项式和用户地址的译码结果得到第二m序列，最终根据第一m序列和第二m序列生成数据段的扩频码。本发明支持m序列和Gold码的灵活切换，可有效避免非法用户的干扰，提高系统的安全性。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的非周期长码扩频码的生成方法的流程图；

图2是本发明一个示例中卫星用户上行信号帧的格式图；

图3是本发明一个示例中扩频码在线生成的工作流程示意图；

图4是本发明一个示例中r级线性移位寄存器的示意图；

图5是本发明一个示例中用户上行信号扩频码的结构示意图；

图6是本发明提供的非周期长码扩频码的生成装置的结构框图；

图7是本发明一个示例中电子设备的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应理解，说明书通篇中提到的“实施例”或“一个实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“实施例中”或“在一个实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。

在本发明的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

下面结合图1-图5描述本发明的非周期长码扩频码的生成方法。

图1是本发明提供的非周期长码扩频码的生成方法的流程图。如图1所示，本发明提供的非周期长码扩频码的生成方法，包括：

S0：定义用户上行信号帧协议，根据用户上行信号帧协议生成突发帧。其中，多个短帧需要发送时，第一个帧以载波延伸的方法来满足最小帧长度要求，称为突发帧。

图2是本发明一个示例中卫星用户上行信号帧的格式图。如图2所示，在本示例中，突发帧包括依次连接的同步头、勤务段和数据段。勤务段包括依次设置的精跟、帧标识、用户地址、地址校验码、保留位、确认标识、入站卫星号、入站序号、优先级、收方类型、位长指示和身份认证。数据段包括信息类别、用户数据、循环冗余校验位和卷尾。

其中，同步头为50bit，用于卫星对用户上行信号的捕获。

精跟为16bit，用于卫星对用户上行信号捕获后的伪码跟踪和载波恢复。

帧标识为16bit ，用于指示本帧开始的标志。帧标识由31位巴格码符号加1个零组成，符号序列0x“D12C5E3C”。

用户地址为24bit，为用户身份识别地址，用户地址由中心控制系统统一注册、分发、管理。

地址校验码为6bit，对用户地址进行循环冗余校验（Cyclic Redundancy Check，CRC）校验。

保留位为1bit，预留信息位，默认为“0”。

确认标识为2bit，表示本帧申请卫星进行用户上行确认的方式，用户上行类别由用户终端根据SIM( Subscriber Identity Module)用户身份识别卡参数、用户上行信息类别进行自动填写。同时，主控站综合利用此标识等因素选择用户下行信息X2b（Hexadecimalto Binary，十六进制转二进制）支路。当确认标识取值不同时，共有4种情况，00：卫星无须对本帧进行用户上行确认；01：卫星对本帧在用户下行I支路进行用户上行确认；10：卫星对本帧在用户下行Q支路进行用户上行确认；11：卫星根据X2b下行负载情况，均衡选择I、Q支路对本帧进行用户上行确认。

入站卫星号为6bit，指示用户终端自动识别的用户上行卫星，为该颗卫星的伪随机噪声码(Pseudo Random Noise，PRN)号。

入站序号为5bit，用于循环标记用户上行发射的信息编号。

优先级为1bit，指示用户身份与排队优先等级。对于标识优先级为“1”的用户上行信息，接入卫星、主控站优先进行转发处理。用户终端根据SIM卡参数填写。

收方类型为1bit，指示数据段中收方地址类型。“0”为北斗系统内部地址，收方地址字长24bit；“1”为外网地址，收方地址字长48bit。

位长指示为10bit，指示数据段比特长度，不包括CRC、卷尾。

身份认证为22bit，用于地面运控系统对上行用户进行身份认证。

信息类别为8 bit，用于表示信息的类别。

用户数据最长为660bit，用于放置用户数据。

CRC为16bit，用于进行CRC校验。

卷尾为6bit。

S1：根据卫星的PRN号、周计数和周内天计数确定本地短周期扩频码的本原多项式和初始相位。

图3是本发明一个示例中扩频码在线生成的工作流程示意图。请参考图3，在本实施例中，非周期长码扩频码借助m序列来产生，m序列是最简单、最常见、应用最广的，同时也是最易实现的一种周期性伪随机序列，全称为最长线性反馈移位寄存器序列，它也是构成Gold序列和m序列的基础。其中m序列是通过线性移位寄存器产生的。图4是本发明一个示例中r级线性移位寄存器的示意图。如图4所示，r级线性移位寄存器的反馈逻辑递归关系式为：

其中，

与线性移位寄存器的反馈逻辑递归关系式对应的r次多项式为：

其中，反馈线的连接状态由

m序列本原多项式的确定是通过将所有的r次多项式去除可约掉的多项式，然后在剩余的不可约多项式中采用逐一尝试的方法，检验产生的序列是否为m序列。如果检验结果确定为m序列，则此多项式为本原多项式，否则就不是本原多项式。

详细而言，本实施例中同步头扩频码采用基于11阶m序列的短周期扩频码，扩频码的长度为2047bit，一个周期的长度为1.25ms。扩频码的生成可灵活调整，通常情况下默认扩频码不变，应急情况下可由地面运控系统通过控制指令对星上同步头扩频码的生成进行统一设置，用户上行同步头扩频码通过X2b信号中的同步头版本号生成。同步头扩频码生成器的输入参数为卫星PRN号、当前北斗周计数、周内秒和同步头版本号，长度总共为43bit。其中PRN号占6bit，周计数占13bit，周内秒占20bit，同步头版本号为4bit。其中同步头版本号通过X2b信号播发。扩频码生成的初始相位取决于产生m序列的移位寄存器的初始相位，用长度为11位的二进制序列来表示，取值范围从0x001到0x7FF。

根据同步头版本号的指示，当使用序列固定模式时，初始相位可设置为固定数值；当使用序列时变模式时，初始相位可以通过周计数和周内天计数的二进制表示计算求得。

在本实施例中，本原多项式包括第一m序列（记为m1序列，下文称为m1序列）的生成多项式和第二m序列（记为m2序列，下文称为m2序列）的生成多项式。

具体而言，m1序列的生成多项式可以表示为：

其中，g1表示m1序列，

m2序列的生成多项式可以表示为：

其中，g2表示m2序列，m2序列的初始相位取决于入站用户地址24bit的序列，地址码的最低位对应初始相位的最低位，即对应生成多项式的最高次幂。

S2：根据本原多项式和初始相位生成周期短码。

具体地，根据本原多项式的公式表达可以转换成二进制的码流，其中公式中的每一项x的幂值对应二进制数的位数为1，其他位数补0即可，从而得到周期短码。

S3：根据周期短码捕获突发帧，并进行帧同步，即利用周期短码完成帧标识（勤务段的字段）前符号的解扩。

S4：根据本原多项式和初始相位生成m1序列。

图5是本发明一个示例中用户上行信号扩频码的结构示意图。如图5所示，帧标识同步成功后，可以根据上述的m1序列的生成多项式生成m1序列，勤务段从“用户地址”字段开始的扩频码用m1序列来表示。

S5：对m1序列进行处理得到用户地址的译码结果。

具体地，解扩模块中本地码由短码切至m1序列进行解扩，解扩结果依次完成解调和译码。其中，勤务段中用户地址的译码结果作为m2序列的初始相位。

S6：根据本原多项式和用户地址的译码结果得到m2序列。

具体地，由用户上行信号帧结构可知，帧标识后勤务段剩余156符号，勤务段之后为数据段。当本地符号计数器累计到156时，本地m2序列在线生成模块根据扩频码设计方案中给出的本原多项式和勤务段用户地址的译码结果，在线生成m2序列。

S7：根据第一m序列和第二m序列生成数据段的扩频码。

具体地，利用m1序列和m2序列模2加生成Gold序列，完成数据段解扩。

下面对本发明提供的非周期长码扩频码的生成装置进行描述，下文描述的非周期长码扩频码的生成装置与上文描述的非周期长码扩频码的生成方法可相互对应参照。

图6是本发明提供的非周期长码扩频码的生成装置的结构框图。如图6所示，本发明提供的非周期长码扩频码的生成装置，包括：获取模块610和控制处理模块620。

其中，获取模块610用于获取卫星的PRN号、周计数和周内天计数。控制处理模块620用于根据卫星的PRN号、周计数和周内天计数确定本地短周期扩频码的本原多项式和初始相位，进而根据本原多项式和初始相位生成周期短码。控制处理模块620还用于通过获取模块捕获突发帧，并进行帧同步，突发帧包括依次连接的同步头、勤务段和数据段。控制处理模块620还用于根据本原多项式和初始相位生成m1序列，并对m1序列进行处理得到用户地址的译码结果。控制处理模块620还用于根据本原多项式和用户地址的译码结果得到m2序列，并根据m1序列和m2序列生成数据段的扩频码。

在本发明的一个实施例中，控制处理模块620还用于定义用户上行信号帧协议，以便卫星根据用户上行信号帧协议生成突发帧。

在本发明的一个实施例中，勤务段包括依次设置的精跟、帧标识、用户地址、地址校验码、保留位、确认标识、入站卫星号、入站序号、优先级、收方类型、位长指示和身份认证。数据段包括信息类别、用户数据、循环冗余校验位和卷尾。

在本发明的一个实施例中，m1序列为从用户地址位到卷尾位的扩频码，m2序列为信息类别位到卷尾位的扩频码。

在本发明的一个实施例中，控制处理模块620用于对m1序列和m2序列进行模二加运算生成Gold序列，将Gold序列作为数据段的扩频码。

在本发明的一个实施例中，控制处理模块620用于对m1序列依次进行解扩、解调和译码得到用户地址的译码结果。

在本发明的一个实施例中，本原多项式包括m1序列的生成多项式和m2序列的生成多项式。

需要说明的是，本发明实施例的非周期长码扩频码的生成装置的具体实施方式与本发明实施例的非周期长码扩频码的生成方法的具体实施方式类似，具体参见非周期长码扩频码的生成方法部分的描述，为了减少冗余，不做赘述。

另外，本发明实施例的非周期长码扩频码的生成装置的其它构成以及作用对于本领域的技术人员而言都是已知的，为了减少冗余，不做赘述。

图7是本发明一个示例中电子设备的结构示意图。如图7所示，该电子设备可以包括：中央控制处理器710、通信接口720和通信总线730，其中，中央控制处理器集成有存储器，该存储器存储有可运行的计算机程序。中央控制处理器710，通信接口720通过通信总线730完成相互间的通信。中央控制处理器710可以调用存储器中的逻辑指令，以执行非周期长码扩频码的生成方法，该方法包括：根据卫星的伪随机噪声码PRN号、周计数和周内天计数确定本地短周期扩频码的本原多项式和初始相位；根据所述本原多项式和所述初始相位生成周期短码；根据所述周期短码捕获突发帧，并进行帧同步，所述突发帧包括依次连接的同步头、勤务段和数据段；根据所述本原多项式和所述初始相位生成m1序列；对所述m1序列进行处理得到用户地址的译码结果；根据所述本原多项式和所述用户地址的译码结果得到m2序列；根据所述m1序列和所述m2序列生成所述数据段的扩频码。

在本发明实施例中，中央控制处理器可以是一种集成电路芯片，具有信号的处理能力。中央控制处理器可以是通用处理器、数字信号处理器（Digital Signal Processor，简称DSP）、专用集成电路（Application Specific Integrated Circuit，简称ASIC）、现场可编程门阵列（Field Programmable Gate Array，简称FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。处理器读取存储介质中的信息，结合其硬件完成上述方法的步骤。

此外，上述的存储器中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各提供的非周期长码扩频码的生成方法，该方法包括：根据卫星的伪随机噪声码PRN号、周计数和周内天计数确定本地短周期扩频码的本原多项式和初始相位；根据所述本原多项式和所述初始相位生成周期短码；根据所述周期短码捕获突发帧，并进行帧同步，所述突发帧包括依次连接的同步头、勤务段和数据段；根据所述本原多项式和所述初始相位生成m1序列；对所述m1序列进行处理得到用户地址的译码结果；根据所述本原多项式和所述用户地址的译码结果得到m2序列；根据所述m1序列和所述m2序列生成所述数据段的扩频码。

存储介质可以是存储器，例如可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。

其中，非易失性存储器可以是只读存储器（Read-Only Memory，简称ROM）、可编程只读存储器（Programmable ROM，简称PROM）、可擦除可编程只读存储器（Erasable PROM，简称EPROM）、电可擦除可编程只读存储器（Electrically EPROM，简称EEPROM）或闪存。

易失性存储器可以是随机存取存储器（Random Access Memory，简称RAM），其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器（Static RAM，简称SRAM）、动态随机存取存储器（Dynamic RAM，简称DRAM）、同步动态随机存取存储器（Synchronous DRAM，简称SDRAM）、双倍数据速率同步动态随机存取存储器（Double Data Rate SDRAM，简称DDRSDRAM）、增强型同步动态随机存取存储器（EnhancedSDRAM，简称ESDRAM）、同步连接动态随机存取存储器（Synch Link DRAM，简称SLDRAM）和直接内存总线随机存取存储器（Direct Rambus RAM，简称DRRAM）。

本发明实施例描述的存储介质旨在包括但不限于这些和任意其它适合类型的存储器。

本领域技术人员应该可以意识到，在上述一个或多个示例中，本发明所描述的功能可以用硬件与软件组合来实现。当应用软件时，可以将相应功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。