一种驱动电路及显示面板

技术领域

本发明属于显示技术领域，具体涉及一种驱动电路及显示面板。

背景技术

随着显示行业技术的发展，大尺寸、高分辨率、高刷新率的显示面板逐渐占据主流。但是由于大尺寸、分辨率高、刷新率高的显示面板中，单个子像素的充电时间很短，且通常驱动电路设置在显示面板的一侧，数据线由驱动电路侧向驱动电路对侧延伸，以传输数据电压，由于信号损失的问题，则在相同的数据电压下，靠近驱动电路一侧的子像素与靠近驱动电路对侧的子像素接收到的实际数据电压的大小不同，造成整面充电率差。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种驱动电路，其能够分时段输出不同大小的驱动电压，当驱动电路运用到显示面板中，能够给距离驱动电路较远的子像素和距离驱动电路较近的子像素输出不同的驱动电压，从而能够减少不同子像素之间的充电差异，提升显示面板整体的充电均一性。

第一方面，本公开实施例提供一种驱动电路，包括电源子电路、电压调节子电路、电压生成子电路，其中，所述电压调节子电路连接在所述电源子电路和所述电压生成子电路之间；

所述电压调节子电路包括电压转换子电路和分时控制子电路；其中，

所述电压转换子电路被配置为将所述电源子电路提供的第一电压转换为至少两级第二电压；各级所述第二电压的电压值不同；

所述分时控制子电路响应于帧起始信号，分时段控制所述电压转换子电路将对应的所述第二电压输出至所述电压生成子电路；

所述电压生成子电路被配置为根据所述第二电压生成与之对应的驱动电压。

本公开实施例提供的驱动电路，由于第一电压经电压调节子电路的转换为多级第二电压后，分时段输出给电压生成子电路，使电压生成子电路在不同时段生成对应的驱动电压，因此，驱动电路应用到显示面板中，能够由远离驱动电路侧到靠近驱动电路侧的方向，向各行子像素输出逐渐减小的驱动电压，从而能够减少不同子像素之间的充电差异，提升显示面板整体的充电均一性。

在一些示例中，所述电源子电路为电源管理集成子电路；所述电压调节子电路为模拟电压调节子电路，所述电压转换子电路为模拟电压转换子电路，所述分时控制子电路为第一分时控制子电路；所述电压生成子电路为伽马子电路；

所述模拟电压转换子电路被配置为将所述电源管理集成子电路提供的第一模拟电压转换为至少两级第二模拟电压；各级所述第二模拟电压的电压值不同；

所述第一分时控制子电路响应于帧起始信号，分时段控制所述模拟电压转换子电路将对应的所述第二模拟电压输出至所述伽马子电路；

所述伽马子电路被配置为根据所述第二模拟电压输出多路与之对应的伽马电压。

在一些示例中，所述模拟电压转换子电路包括n个串联的第一电阻；其中，n为各级第二模拟电压的数量，n≥2；

当n＝2时，第1个第一电阻的第一端连接所述电源管理集成子电路，第二端连接第2个第一电阻的第一端；第2个第一电阻的第二端连接参考电压端；且第1个第一电阻的第一端作为第1级第二模拟电压的输出端，第2个第一电阻的第一端作为第2级第二模拟电压的输出端；

当n＞2时，第1个第一电阻的第一端连接所述电源管理集成子电路，第二端连接第2个第一电阻的第一端，且第1个第一电阻的第一端作为第1级第二模拟电压的输出端；第n个第一电阻的第一端连接第n-1个第一电阻的第二端，第二端连接参考电压端；第m个第一电阻的第一端连接第m-1个第一电阻的第二端，第二端连接第m+1个第一电阻的第一端；所述第m个第一电阻的第一端作为第m级第二模拟电压的输出端；其中，1

在一些示例中，所述第一分时控制电路包括n个第一计时器和n个第一晶体管；所述第一计时器与所述第一晶体管一一对应；

当n＝2时，第1个第一计时器的输入端连接帧起始信号端，输出端连接第2个第一计时器的输入端和与之对应的第一晶体管的控制极；第2个第一计时器的输出端连接与之对应的第一晶体管的控制极；

当n＞2时，第1个第一计时器的输入端连接帧起始信号端，输出端连接第2个第一计时器的输入端和与之对应的第一晶体管的控制极；

第m个第一计时器的输入端连接第m-1个第一计时器的输出端，输出端连接第m+1个第一计时器的输入端和与之对应的第一晶体管的控制极；

第n个第一计时器的输入端连接第n-1个第一计时器的输出端，输出端连接与之对应的第一晶体管的控制极；

每个第一晶体管的第一级连接对应的一级第二模拟电压的输出端，第二级均连接所述伽马子电路。

在一些示例中，还包括：源极驱动子电路，与所述伽马子电路连接，其被配置为根据所述伽马子电路输出的伽马电压输出与之对应的源极驱动电压。

在一些示例中，所述电源子电路为电源管理集成子电路；所述电压调节子电路为栅开启电压调节子电路，所述电压转换子电路为栅开启电压转换子电路，所述分时控制子电路为第二分时控制子电路；所述电压生成子电路为电平转换子电路；

所述栅开启电压转换子电路被配置为将所述电源管理集成子电路提供的第一栅开启电压转换为至少两级第二栅开启电压；各级所述第二栅开启电压的电压值不同；

所述第二分时控制子电路响应于帧起始信号，分时段控制所述栅开启电压转换子电路将对应的所述第二栅开启电压输出至所述电平转换子电路；

所述电平转换子电路被配置为根据所述第二栅开启电压输出与之对应的栅极转换电压。

在一些示例中，所述栅开启电压转换子电路包括n个串联的第二电阻；其中，n为各级第二栅开启电压的数量，n≥2；

当n＝2时，第1个第二电阻的第一端连接所述电源管理集成子电路，第二端连接第2个第二电阻的第一端；第2个第二电阻的第二端连接参考电压端；且第1个第二电阻的第一端作为第1级第二栅开启电压的输出端，第2个第二电阻的第一端作为第2级第二栅开启电压的输出端；

当n＞2时，第1个第二电阻的第一端连接所述电源管理集成子电路，第二端连接第2个第二电阻的第一端，且第1个第二电阻的第一端作为第1级第二栅开启电压的输出端；第n个第二电阻的第一端连接第n-1个第二电阻的第二端，第二端连接参考电压端；第m个第二电阻的第一端连接第m-1个第二电阻的第二端，第二端连接第m+1个第二电阻的第一端；所述第m个第二电阻的第一端作为第m级第二栅开启电压的输出端；其中，1

在一些示例中，所述第二分时控制电路包括n个第二计时器和n个第二晶体管；所述第二计时器与所述第二晶体管一一对应；

当n＝2时，第1个第二计时器的输入端连接帧起始信号端，输出端连接第2个第二计时器的输入端和与之对应的第二晶体管的控制极；第2个第二计时器的输出端连接与之对应的第二晶体管的控制极；

当n＞2时，所述第1个第二计时器的输入端连接帧起始信号端，输出端连接第2个第二计时器的输入端和与之对应的第二晶体管的控制极；

第m个第二计时器的输入端连接第m-1个第二计时器的输出端，输出端连接第m+1个第二计时器的输入端和与之对应的第二晶体管的控制极；

第n个第二计时器的输入端连接第n-1个第二计时器的输出端，输出端连接与之对应的第二晶体管的控制极；

每个第二晶体管的第一级连接对应的一级第二栅开启电压的输出端，第二级均连接所述电平转换子电路。

在一些示例中，还包括：时序控制子电路和电平转换子电路；

时序控制子电路与所述电源子电路、所述电平转换子电路均相连；所述电平转换子电路连接所述分时控制子电路；其中，所述电平转换子电路根据所述时序控制子电路输出的初始帧起始信号，生成所述帧起始信号。

第二方面，本公开实施例还提供一种显示面板，包括上述的驱动电路。

附图说明

图1为本公开实施例提供的显示面板的一种实施例的结构示意图；

图2为本公开实施例提供的驱动电路的一种实施例的结构示意图；

图3为本公开实施例提供的驱动电路的一种实施例的架构图；

图4为本公开实施例提供的驱动电路的一种实施例的电路结构图；

图5为本公开实施例提供的驱动电路的另一种实施例的架构图；

图6为本公开实施例提供的驱动电路的另一种实施例的波形图；

图7为本公开实施例提供的驱动电路的另一种实施例的电路结构图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明的部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是为了便于对本发明实施例的内容的理解。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

本公开实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不是旨在限制性的。

需要说明的是，下文中的第一方向和第二方向可以为任意方向，第一方向和第二方向相交，例如显示面板可以包括相对的第一侧和第二侧，相对的第三侧和第四侧，其中第一侧连接在第三侧和第四侧之间，第一方向可以为显示面板的第一侧的延伸方向(例如行方向)，第二方向可以为显示面板的第三侧的延伸方向(例如列方向)，为了便于描述，下文中以第一方向为平行于显示基板的下侧的行方向(X方向)，第二方向为平行于显示基板的右侧的列方向(Y方向)，第一方向和第二方向互相垂直或近似垂直为例进行说明。

参见图1，给出一种示例性的显示面板的具体结构，以显示面板1为例，显示面板1包括多个阵列排布的子像素，其中，每三种不同颜色的子像素组成一个像素单元；例如像素单元包括红色子像素R、绿色子像素G、蓝色子像素B。该显示面板1包括多条数据线DATA和多条栅线GATE，多条栅线GATE沿第一方向(例如图1中X方向)延伸，多条数据线DATA沿第二方向(例如图1中Y方向)延伸，栅线GATE和数据线DATA交叉设置，并在交叉位置处限定出子像素；其中，位于同一列的子像素的颜色相同，沿第一方向(图中X方向)每相邻的三个子像素构成一个像素单元，每个像素单元中的三个子像素分别为红色子像素R、绿色子像素G、蓝色子像素B；位于同一行的各个像素单元中的子像素连接同一条栅线GATE，位于同一列的各个像素单元的子像素连接同一条数据线，显示面板的左侧和右侧中的至少一侧可以设置栅极驱动阵列(Gate Driver on Array，GOA)，多条栅线GATE连接GOA，GOA向多条栅线GATE输出栅极驱动信号。

在显示面板的下侧，设置有多个连接器(如COF所示)，每个连接器连接多条数据线DATA，多个连接器上设置有源极驱动电路S-IC(图1中未示出)，多个连接器连接行方向印制电路板X-PCB，行方向X-PCB再通过柔性电路板(Flexible Printed Circuit，FPC)连接至驱动板10，驱动板10上设置有驱动电路。驱动电路向GOA输出栅开启电压，GOA根据栅开启电压输出栅极驱动信号，使各条栅线GATE依次开启，驱动电路向S-IC提供源极驱动电压，使S-IC向多条数据线DATA输出数据电压，各条数据线DATA将数据电压加载至开启的栅线GATE对应的一行子像素。通常驱动板10设置在显示面板1的一侧，例如，如图1所示，驱动板10设置在显示面板1的下侧，在一帧画面中，GOA驱动各行栅线由驱动电路的对侧(以下称DPO侧)向靠近驱动电路一侧(以下称DP侧)依次刷新，对于靠近DPO侧的一行子像素和靠近DP侧的一行子像素，由于数据线DATA将数据电压从DP侧传输至该行子像素所经过的线长、时间会存在差异，因此，相较而言，在同一灰阶下，靠近DPO侧的子像素接收到的数据电压会小于靠近DP侧的子像素接收到的数据电压，从而造成显示面板DP侧和DPO侧的各行子像素的充电率存在差异，降低显示质量。

为了解决上述问题，本公开实施例提供一种驱动电路，该驱动电路可以设置在如图1所示的驱动板10上，驱动电路的具体结构详见下述。

第一方面，参见图2，本公开实施例提供一种驱动电路，该驱动电路包括电源子电路101、电压调节子电路103和电压生成子电路103，其中，电压调节子电路102连接在电源子电路101和电压生成子电路103之间。

具体地，电压调节子电路102包括电压转换子电路1021和分时控制子电路1022，电压转换子电路1021连接在电源子电路101和电压生成子电路103之间，分时控制子电路1022连接电压转换子电路1021。其中，电源子电路101提供第一电压；电压转换子电路1021被配置为将电源子电路101提供的第一电压转换为至少两级第二电压，且各级第二电压的电压值不同；分时控制子电路1022响应于帧起始信号STV，分时段控制电压转换子电路1021将对应的第二电压输出至电压生成子电路101；电压生成子电路101被配置为根据第二电压生成与该第二电压对应的驱动电压。

本公开实施例提供的驱动电路，由于第一电压经电压调节子电路102的转换为多级第二电压后，分时段输出给电压生成子电路103，使电压生成子电路103在不同时段生成对应的驱动电压，因此，驱动电路应用到显示面板中，在各行栅线GATE由DPO侧向DP侧刷新的过程中，分时控制子电路1022控制电压转换子电路1021输出逐渐减小的各级第二电压，相应地电压生成子电路103输出逐渐减小的各级驱动电压，从而能够使DPO侧的各子像素接收的驱动电压大于DP侧的各自像素接收的驱动电压，进而能够减少不同子像素之间的充电差异，提升显示面板整体的充电均一性。

需要说明的是，各级第二电压的电压值不同，在一些示例中，各级第二电压的电压值可以依次减小，且第1级第二电压等于第一电压，后续各级第二电压依次减小。

在显示面板中，驱动板10上的驱动电路可以包括电源管理集成子电路(PowerManagement Integrated Circuit，PMIC)，伽马子电路(P-GMA)，时序控制子电路(TimingController，T-CON)，电平转换子电路(Level Shifter，LS)，驱动板10上还可以包括连接外部电路的接口(RX)104，电压调节子电路102可以集成在驱动板10上，也可以外置在驱动板10外，在此不做限定。RX 104接收输入电压Vin后传输给PMIC，PMIC输出模拟电压(包括工作模拟电压AVDD和非工作模拟电压HAVDD)并传输至伽马子电路；伽马子电路根据模拟电压生成相应的多路伽马电压传输至栅极驱动电路S-IC，并且T-CON通过RX 104接收V-by-One接口标准的初始接口数据，根据相应的TV通用标准接口(unified standard interface forTV，USIT)接口协议生成包含时序信号的接口数据，传输至S-IC，S-IC接合伽马电压和时序信号生成数据电压，并传输至各条数据线DATA；PMIC由输入电压Vin输出栅开启电压(包括开启电压VGH和关闭电压VGL)并传输至电平转换子电路，T-CON输出栅极时序信号G-T给电平转换电路，电平转换电路接合栅开启电压和栅极时序信号输出栅极转换电压G-S给显示面板1中的GOA，GOA根据栅极转换电压G-S生成栅极驱动信号传输至各条栅线GATE。此外，PMIC还用于将公共电压VCOM传输至显示面板内的公共电极。

基于上述，要改善DPO侧的子像素和DP侧的子像素的充电差异，可以主要由两种方式进行改善：

方式一、由DP侧到DPO侧逐渐增大伽马电压。具体地，在一帧的刷新时间内，以显示面板的刷新方向由DPO侧向DP侧为例，驱动电路输出逐渐减小的伽马电压给S-IC，使S-IC输出逐渐减小的数据电压，从而由DPO侧到DP侧，同一灰阶下，各行子像素接收的数据电压逐渐减小，以此消除数据线DATA的寄生电感及线阻造成的充电差异。

方式二、由DP侧到DPO侧逐渐增大栅极转换电压。具体地，在一帧的刷新时间内，以显示面板的刷新方向由DPO侧向DP侧为例，驱动电路输出逐渐减小的栅开启电压给电平转换电路，电平转换电路根据栅开启电压输出逐渐减小的栅极转换电压给GOA，使GOA输出逐渐减小的栅极驱动信号，可以理解的是，较大的栅开启电压能够使与栅线GATE连接的子像素的像素驱动电路中的开关晶体管的打开速度更快(波形上表现为上升沿时间减小)，从而子像素能够获得更多的充电时间，在一帧的刷新时间内，GOA输出逐渐减小的栅极驱动信号，从而由DP侧到DPO侧，各行子像素的充电时间逐渐增大，进而能够改善DP侧和DPO侧的子像素的充电差异。

当然，也可以结合方式一和方式二，在一帧的刷新时间内，驱动电路向S-IC输出逐渐减小的伽马电压，向GOA输出逐渐减小的栅极转换电压，在此不做限定。

在一些示例中，参见图3-图4，以方式一为例，电源子电路101可以为PMIC；电压调节子电路102可以为模拟电压调节子电路，电压转换子电路1021可以为模拟电压转换子电路1021a，分时控制子电路1022可以为第一分时控制子电路1022a；电压生成子电路103可以为伽马子电路103a。模拟电压转换子电路1021a被配置为将PMIC 101提供的第一模拟电压AVDD1转换为至少两级第二模拟电压AVDD2，各级第二模拟电压AVDD2的电压值不同。第一分时控制子电路1022a响应于帧起始信号STV，分时段控制模拟电压转换子电路1021a将对应的第二模拟电压AVDD2输出至伽马子电路103。伽马子电路103被配置为根据第二模拟电压AVDD输出多路与该第二模拟电压AVDD对应的伽马电压。若PMIC输出的第一模拟电压AVDD1为工作模拟电压，则各级第二模拟电压AVDD2逐渐减小，第1级第二模拟电压AVDD2的电压值等于第一模拟电压AVDD1；若PMIC输出的第二模拟电压AVDD2为非工作电压，则各级第二模拟电压AVDD2逐渐增大，第1级第二模拟电压AVDD2的电压值等于第一模拟电压AVDD1。

在一些示例中，参见图4，具体地，本实施例中，模拟电压调节子电路102a包括模拟电压转换子电路1021a和第一分时控制子电路1022a。

具体地，模拟电压转换子电路1021a包括n个串联的第一电阻R1。其中，n为各级第二模拟电压AVDD2的数量，且n为整数，n≥2。

为了便于描述，以下将第1-n个第一电阻R1分别记作R1-1,R1-2……R1-n；将生成的第1-n级第二模拟电压AVDD2分别记作AVDD2-1，AVDD2-2……AVDD2-n。附图中均以n＝4作为示例，但不对本发明构成限制。

当n＝2时，第1个第一电阻R1-1的第一端连接PMIC 101，第1个第一电阻R1-1的第二端连接第2个第一电阻R1-2的第一端；第2个第一电阻R1-2的第二端连接参考电压端，参考电压端提供参考电压GND；相应的，n＝2时，模拟电压转换子电路1021a输出两级第二模拟电压AVDD2，具体地，第1个第一电阻R1-1的第一端作为第1级第二模拟电压AVDD2-1的输出端，第2个第一电阻R1-2的第一端作为第2级第二模拟电压AVDD2-2的输出端，为了保证每级第二模拟电压AVDD2的电压大于基准的模拟电压，第2个第一电阻R1-2的电阻值远远大于第2个第一电阻R1-1的电阻值，例如，R1-1可以选取6Ω，R1-2可以选取1000Ω，在此不做限定。

当n＞2时，第1个第一电阻R1-1的第一端连接PMIC 101，第1个第一电阻R1-1的第二端连接第2个第一电阻R1-2的第一端；第n个第一电阻R1-n的第一端连接第n-1个第一电阻R1-(n-1)的第二端，第n个第一电阻R1-n的第二端连接参考电压端，参考电压端提供参考电压GND；第m个第一电阻R1-m即为位于首、尾之间的电阻，第m个第一电阻R1-m的第一端连接第m-1个第一电阻R1-(m-1)的第二端，第m个第一电阻R1-m的第二端连接第m+1个第一电阻R1-(m+1)的第一端；第m个第一电阻R1-m的第一端作为第m级第二模拟电压AVDD2-m的输出端；其中，m为整数，且1

在一些示例中，参见图4，具体地，第一分时控制电路1022a包括n个第一计时器A1和n个第一晶体管T1，第一计时器A1与第一晶体管T1一一对应。

为了便于描述，以下将第1-n个第一计时器A1分别记作A1-1，A1-2……A1-n；将第1-n个第一晶体管T1分别记作T1-1，T1-2……T1-n。

当n＝2时，第1个第一计时器T1-1的输入端连接帧起始信号端，帧起始信号端输出帧起始信号STV，通常，帧起始信号端即为电平转换电路，第1个第一计时器A1-1的输出端连接第2个第一计时器A1-2的输入端和与第1个第一计时器A1-1对应的第一晶体管T1-1的控制极；第2个第一计时器A1-2的输出端连接与第2个第一计时器A1-2对应的第一晶体管T1-2的控制极。

当n＞2时，第1个第一计时器A1-1的输入端连接帧起始信号端，帧起始信号端输出帧起始信号STV，通常，帧起始信号端即为电平转换电路，第1个第一计时器A1-1的输出端连接第2个第一计时器A1-2的输入端和与第1个第一计时器A1-1对应的第一晶体管T1-1的控制极。

第m个第一计时器A1-m的输入端连接第m-1个第一计时器A1-(m-1)的输出端，第m个第一计时器A1-m的输出端连接第m+1个第一计时器A1-(m+1)的输入端和与第m+1个第一计时器A1-(m+1)对应的第一晶体管T1-m的控制极；其中，m为整数，且1

第n个第一计时器A1-n的输入端连接第n-1个第一计时器A1-(n-1)的输出端，第n个第一计时器A1-n的输出端连接与第n个第一计时器A1-n的对应的第一晶体管T1-n的控制极。每个第一晶体管T1的第一极连接对应的一级第二模拟电压AVDD2的输出端，每个第一晶体管T1的第二极均连接伽马子电路103a。

在一帧画面中，从DPO侧指向DP侧的方向刷新各行子像素，T-CON输出初始帧起始信号给LS电路，LS电路根据初始帧起始信号转换出帧起始信号STV，输出至第一分时控制电路1022a的第1个第一计时器A1-1,第1个第一计时器A1-1在预设时段内，开启与第1个第一计时器A1-1连接的第一晶体管T1-1，使第一晶体管T1-1的第一极连接的第1级第二模拟电压AVDD2-1的输出端被选通，从而第1级第二模拟电压AVDD2-1传输至伽马子电路103；第1个第一计时器A1-1计时结束后，将开始计时的信号传输至第2个第一计时器A1-2，第2个第一计时器A1-2在预设时段内，开启与第2个第一计时器A1-2连接的第一晶体管T1-2，使第一晶体管T1-2的第一极连接的第2级第二模拟电压AVDD2-2的输出端被选通，从而第2级第二模拟电压AVDD2-2传输至伽马子电路103……依次类推，预先设置好各个第一计时器A1的预设时段，即可逐个使第一计时器A1计时，在各个第一计时器A1的预设时段内输出对应对应的第二模拟电压给伽马子电路。

在一些示例中，本公开实施例提供的驱动电路还包括源极驱动子电路S-IC，源极驱动子电路S-IC与伽马子电路连接，源极驱动子电路S-IC接收伽马子电路输出的伽马电压，并根据伽马电压输出与该伽马电压对应的源极驱动电压，当伽马电压增大，相应的，各灰阶下的数据电压均增大。

在一些示例中，参见图5-图7，以方式二为例，电源子电路101为PMIC；电压调节子电路102为栅开启电压调节子电路102b，电压转换子电路1021为栅开启电压转换子电路1021b，分时控制子电路1022为第二分时控制子电路1022b；电压生成子电路103为电平转换子电路103b；栅开启电压转换子电路被1021a配置为将PMIC 101提供的第一栅开启电压VGH1转换为至少两级第二栅开启电压VGH2；各级第二栅开启电压VGH2的电压值不同；第二分时控制子电路1022b响应于帧起始信号STV，分时段控制栅开启电压转换子电路1021b将对应的第二栅开启电压VGH2输出至电平转换子电路103b。电平转换子电路103b被配置为根据第二栅开启电压VGH2输出与该第二栅开启电压VGH2对应的栅极转换电压G-S。若PMIC输出的第一栅开启电压VGH1为开启电压，则各级第二栅开启电压VGH2逐渐减小，第1级第二栅开启电压VGH2的电压值等于第一栅开启电压VGH1；若PMIC输出的第二栅开启电压VGH2为关闭电压，则各级第二栅开启电压VGH2逐渐增大，第1级第二栅开启电压VGH2的电压值等于第一栅开启电压VGH1。

在一些示例中，参见图7，具体地，本实施例中，删开启电压调节子电路102b包括栅开启电压转换子电路1021b和第二分时控制子电路1022b。栅开启电压转换子电路1021b包括n个串联的第二电阻R2。其中，n为各级第二栅开启电压VGH2的数量，且n为整数，n≥2。

为了便于描述，以下将第1-n个第二电阻R2分别记作R2-1,R2-2……R2-n；将生成的第1-n级第二栅开启电压VGH2分别记作VGH2-1，VGH2-2……VGH2-n。附图中均以n＝4作为示例，但不对本发明构成限制。

当n＝2时，第1个第二电阻R2-1的第一端连接PMIC 101，第1个第二电阻R2-1的第二端连接第2个第二电阻R2-2的第一端；第2个第二电阻R2-2的第二端连接参考电压端，参考电压端提供参考电压GND；相应的，n＝2时，栅开启电压转换子电路1021b输出两级第二栅开启电压VGH2，具体地，第1个第二电阻R2-1的第一端作为第1级第二栅开启电压VGH2-1的输出端，第2个第二电阻R2-2的第一端作为第2级第二栅开启电压VGH2-2的输出端，为了保证每级第二栅开启电压VGH2的电压大于基准的模拟电压，第2个第二电阻R2-2的电阻值远远大于第2个第二电阻R2-1的电阻值，例如，R1-1可以选取6Ω，R1-2可以选取1000Ω，在此不做限定。

当n＞2时，第1个第二电阻R2-1的第一端连接PMIC 101，第1个第二电阻R2-1的第二端连接第2个第二电阻R2-2的第一端；第n个第二电阻R2-n的第一端连接第n-1个第二电阻R2-(n-1)的第二端，第n个第二电阻R2-n的第二端连接参考电压端，参考电压端提供参考电压GND；第m个第二电阻R2-m即为位于首、尾之间的电阻，第m个第二电阻R2-m的第一端连接第m-1个第二电阻R2-(m-1)的第二端，第m个第二电阻R2-m的第二端连接第m+1个第二电阻R2-(m+1)的第一端；第m个第二电阻R2-m的第一端作为第m级第二栅开启电压VGH2-m的输出端；其中，m为整数，且1

在一些示例中，参见图4，具体地，第二分时控制电路1022b包括n个第二计时器A2和n个第二晶体管T2，第二计时器A2与第二晶体管T2一一对应。

为了便于描述，以下将第1-n个第二计时器A2分别记作A2-1，A2-2……A2-n；将第1-n个第二晶体管T2分别记作T2-1，T2-2……T2-n。

当n＝2时，第1个第一计时器T1-1的输入端连接帧起始信号端，帧起始信号端输出帧起始信号STV，通常，帧起始信号端即为电平转换电路，第1个第二计时器A2-1的输出端连接第2个第二计时器A2-2的输入端和与第1个第二计时器A2-1对应的第二晶体管T2-1的控制极；第2个第二计时器A2-2的输出端连接与第2个第二计时器A2-2对应的第二晶体管T2-2的控制极。

当n＞2时，第1个第二计时器A2-1的输入端连接帧起始信号端，帧起始信号端输出帧起始信号STV，通常，帧起始信号端即为电平转换电路，第1个第二计时器A2-1的输出端连接第2个第二计时器A2-2的输入端和与第1个第二计时器A2-1对应的第二晶体管T2-1的控制极。

第m个第二计时器A2-m的输入端连接第m-1个第二计时器A2-(m-1)的输出端，第m个第二计时器A2-m的输出端连接第m+1个第二计时器A2-(m+1)的输入端和与第m+1个第二计时器A2-(m+1)对应的第二晶体管T2-m的控制极；其中，m为整数，且1

第n个第二计时器A2-n的输入端连接第n-1个第二计时器A2-(n-1)的输出端，第n个第二计时器A2-n的输出端连接与第n个第二计时器A2-n的对应的第二晶体管T2-n的控制极。每个第二晶体管T2的第一极连接对应的一级第二栅开启电压VGH2的输出端，每个第二晶体管T2的第二极均连接电平转换子电路103b。

在一帧画面中，从DPO侧指向DP侧的方向刷新各行子像素，T-CON输出初始帧起始信号给LS电路，LS电路根据初始帧起始信号转换出帧起始信号STV，输出至第二分时控制电路1022b的第1个第二计时器A2-1,第1个第二计时器A2-1在预设时段内，开启与第1个第二计时器A2-1连接的第二晶体管T2-1，使第二晶体管T2-1的第一极连接的第1级第二栅开启电压VGH2-1的输出端被选通，从而第1级第二栅开启电压VGH2-1传输至电平转换子电路103b，再由电平转化子电路103b输出给GOA，驱动DPO侧的栅线开启；第1个第二计时器A2-1计时结束后，将开始计时的信号传输至第2个第二计时器A2-2，第2个第二计时器A2-2在预设时段内，开启与第2个第二计时器A2-2连接的第二晶体管T2-2，使第二晶体管T2-2的第一极连接的第2级第二栅开启电压VGH2-2的输出端被选通，从而第2级第二栅开启电压VGH2-2传输至电平转换子电路103b……依次类推，预先设置好各个第二计时器A2的预设时段，即可逐个使第二计时器A2计时，在各个第二计时器A2的预设时段内输出对应对应的第二栅开启电压VGH2给电平转换子电路103b。

参见图6，以应用了方式一和方式二对应的电压调节子电路102的驱动电路为例，可以看到从第1行(DPO侧)至1621行(DP侧)的子像素对应的栅极驱动信号Gout，第二栅开启电压VGH2逐渐减小，而伽马电压γ(图6中不同时段的伽马电压记作γ-1到γ-4)逐渐减小。

在一些示例中，驱动电路还可与包括时序控制子电路104，时序控制子电路104与电源子电路101、电平转换子电路103b均相连，电平转换子电路103b连接分时控制子电路1022。其中，时序控制子电路104输出初始帧起始信号给电平转换子电路103b，电平转换子电路103b根据时序控制子电路104输出的初始帧起始信号，生成帧起始信号STV。

第二方面，本公开实施例还提供一种显示面板，包括上述的驱动电路。

参见图1，以显示面板1为例，显示面板1包括多个阵列排布的子像素，其中，每三种不同颜色的子像素组成一个像素单元；例如像素单元包括红色子像素R、绿色子像素G、蓝色子像素B。该显示面板1包括多条数据线DATA和多条栅线GATE，多条栅线GATE沿第一方向(例如图1中X方向)延伸，多条数据线DATA沿第二方向(例如图1中Y方向)延伸，栅线GATE和数据线DATA交叉设置，并在交叉位置处限定出子像素；其中，位于同一列的子像素的颜色相同，沿第一方向(图中X方向)每相邻的三个子像素构成一个像素单元，每个像素单元中的三个子像素分别为红色子像素R、绿色子像素G、蓝色子像素B；位于同一行的各个像素单元中的子像素连接同一条栅线GATE，位于同一列的各个像素单元的子像素连接同一条数据线，显示面板的左侧和右侧中的至少一侧可以设置栅极驱动阵列(Gate Driver on Array，GOA)，多条栅线GATE连接GOA，GOA向多条栅线GATE输出栅极驱动信号。

在显示面板1的下侧，设置有多个连接器(如COF所示)，每个连接器连接多条数据线DATA，多个连接器上设置有源极驱动电路S-IC(图1中未示出)，多个连接器连接行方向印制电路板X-PCB，行方向X-PCB再通过柔性电路板(Flexible Printed Circuit，FPC)连接至驱动板10，驱动板10上设置有驱动电路。驱动电路向GOA输出栅开启电压，GOA根据栅开启电压输出栅极驱动信号，使各条栅线GATE依次开启，驱动电路向S-IC提供源极驱动电压，使S-IC向多条数据线DATA输出数据电压，各条数据线DATA将数据电压加载至开启的栅线GATE对应的一行子像素。驱动板10设置在显示面板1的一侧，例如，如图1所示，驱动板10设置在显示面板1的下侧，在一帧画面中，GOA驱动各行栅线由驱动电路的对侧(以下称DPO侧)向靠近驱动电路一侧(以下称DP侧)依次刷新，在本公开实施例提供的驱动电路中电压调节子电路102的调节下，S-IC向各条数据线DATA输出逐渐减小的数据电压，和/或，GOA向各条栅线GATE输出逐渐减小的栅极驱动信号，从而能够使DPO侧的各子像素接收的驱动电压大于DP侧的各自像素接收的驱动电压，进而能够减少不同子像素之间的充电差异，提升显示面板整体的充电均一性。

可选地，显示面板可以为液晶显示面板或者电致发光显示面板，具体例如液晶面板、OLED面板、MicroLED面板，MiniLED面板，手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。