存储器及其操作方法、装置、存储介质

技术领域

本发明涉及半导体技术领域，尤其涉及一种存储器及其操作方法、装置、存储介质。

背景技术

随着信息社会的不断发展，各行业对高密度的存储器的需求日益增长，与此同时，对信息的保密性也提出了新的要求。因此，亟待提出一种存储器在不影响正常存储数据的前提下，能够实现存储信息的保密性。

发明内容

为解决现有存在的技术问题，本发明实施例提出一种存储器及其操作方法、装置、存储介质。

本发明实施例提供了一种存储器，包括：存储单元阵列、电容控制电路及页缓冲器，其中：

所述存储单元阵列，包括多个存储单元；

所述电容控制电路，用于实现对感测电容的电容值的调制；

所述页缓冲器包括所述感测电容，所述感测电容用于利用调制的电容值将待读取存储单元产生的沟道电流转化为单位时间内的电压变化；

所述页缓冲器，用于根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据。

上述方案中，所述页缓存器，还用于确定读取所述待读取存储单元的实际存储的数据后，根据所述电压变化，确定所述待读取存储单元的存储状态。

上述方案中，所述页缓存器，还用于确定不读取所述待读取存储单元实际存储的数据时，输出随机数。

上述方案中，所述页缓冲器，具体用于当所述电压变化满足第一预设条件时，确定读取所述待读取存储单元实际存储的数据；当所述电压变化不满足第一预设条件时，确定不读取所述待读取存储单元实际存储的数据；所述调制的电容值为预设值时，所述感测电容的电压变化满足第一预设条件。

上述方案中，所述存储器包括多个页缓冲器；其中，所述多个页缓冲器对应的多个感测电容对应的电容值的预设值相同或不同。

上述方案中，所述感测电容包括铁电电容。

上述方案中，所述电容控制电路，具体用于：根据接收到的第一信号，产生第一电压；在所述感测电容上施加所述第一电压，以使所述感测电容的电容值调制至第一值；所述第一信号表征所述待读取存储单元对应的感测电容的目标电容值。

上述方案中，所述存储器包括三维NAND型存储器。

上述方案中，所述存储器包括设置在第一衬底上的所述存储单元阵列、设置在第二衬底上的所述电容控制电路及所述页缓冲器；其中，所述第一衬底和所述第二衬底通过键合连接。

本发明实施例又提供了一种存储器的操作方法，所述存储器包括：存储单元阵列、电容控制电路及页缓冲器；所述操作方法包括：

控制所述电容控制电路调制感测电容的电容值至第一值；

控制所述页缓冲器中的感测电容利用调制的电容值将所述储单元阵列中待读取存储单元产生的沟道电流转化为单位时间内的电压变化；

控制所述页缓存器根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据。

上述方案中，所述方法还包括：确定读取所述待读取存储单元的实际存储的数据后，根据所述电压变化，确定所述待读取存储单元的存储状态。

上述方案中，所述方法还包括：确定不读取所述待读取存储单元实际存储的数据时，输出随机数。

上述方案中，所述根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据，包括：

当所述电压变化满足第一预设条件时，确定读取所述待读取存储单元实际存储的数据；当所述电压变化不满足第一预设条件时，确定不读取所述待读取存储单元实际存储的数据；所述第一值为预设值时，所述感测电容的电压变化满足第一预设条件。

上述方案中，所述感测电容包括铁电电容。

上述方案中，所述方法还包括：

接收第一指令；所述第一指令指示对所述待读取存储单元执行读取操作；所述第一指令中携带第一信号；所述第一信号表征所述待读取存储单元对应的感测电容的目标电容值；

在执行读取操作前，控制所述电容控制电路调制感测电容的电容值至第一值。

上述方案中，所述控制存储器的电容控制电路将存储器的页缓冲器中感测电容的电容值设置为第一值，包括：

控制所述电容控制电路根据接收到的第一信号，产生第一电压；

在所述感测电容上施加所述第一电压，以使所述感测电容的电容值被设置为第一值。

上述方案中，所述方法还包括：

接收第二指令；所述第二指令指示将第一数据写入所述存储单元阵列的待写入存储单元中；所述第二指令携带所述第一数据对应的第一密钥；所述第一密钥表征所述待写入存储单元对应的感测电容的电容值的预设值；

执行所述第一数据的写入操作；

在执行完所述第一数据的写入操作后，执行所述第一数据的写入验证操作。

上述方案中，所述方法还包括：

所述执行所述第一数据的写入验证操作，包括：

接收外部输入的第二信号；所述第二信号表征所述待写入存储单元对应的感测电容的目标电容值；

控制所述电容控制电路根据接收到的第二信号，产生第二电压；

在所述感测电容上施加所述第二电压，以使所述感测电容的电容值被设置为第二值；

当所述第二值与所述第一密钥中设置的预设值相同时，所述写入验证通过。

本发明实施例又提供一种存储器的操作装置，包括：处理器和用于存储能够在处理器上运行的可执行指令的存储器，

其中，所述处理器用于运行所述可执行指令时，执行时实现上述任一所述方法的步骤。

本发明实施例还提供一种存储介质，其上存储有可执行指令，所述计算机程序被处理器执行时实现上述任一所述方法的步骤。

本发明实施例提供了一种存储器及其操作方法、装置、存储介质。其中，存储器包括：存储单元阵列、电容控制电路及页缓冲器，其中：所述存储单元阵列，包括多个存储单元；所述电容控制电路，用于实现对感测电容的电容值的调制；所述页缓冲器包括所述感测电容，所述感测电容用于利用调制的电容值将待读取存储单元产生的沟道电流转化为单位时间内的电压变化；所述页缓冲器，用于根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据。本发明实施例中通过对感测电容的电容值的实时调制来改变读出的存储状态，只有感测电容被调至正确电容值的时候，才能读出正确的存储内容，否则不能读出正确的存储内容。如此，存储器在不影响正常存储数据的前提下，能够实现存储信息的保密性。

附图说明

图1为本发明实施例提供的存储器的组成框图；

图2a为本发明实施例提供的存储器中感测电容的放电曲线示意图；

图2b为本发明实施例提供的存储器的中存储单元的工作窗口的示意图；

图3为本发明实施例提供的一种存储器的控制装置的组成结构示意图；

图4a为本发明实施例提供的一种铁电材料的电容值C与电压V的关系示意图；

图4b为本发明实施例提供的一种铁电电容的电容值C与电压V的关系示意图；

图5为本发明实施例提供的另一种存储器的控制装置的组成结构示意图；

图6为本发明实施例提供的存储器中感测电容不同电容值对应的不同读出数据的示意图；

图7为本发明实施例提供的一种存储器的外围电路的平面布局示意图；

图8为本发明实施例提供的存储器的操作方法的实现流程示意图；

图9为本发明实施例提供的存储器的操作装置的硬件组成结构示意图。

具体实施方式

为使本发明实施例的技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。

本发明实施例中的存储器包括但不限于三维NAND型存储器，为了便于理解，以三维NAND型存储器为例进行说明。

图1示出了三维NAND存储器的框图。三维NAND存储器可以包括存储单元阵列、地址解码器、公共源极线控制器、电压发生器、读写电路、数据缓冲器和控制逻辑，其中：

存储器单元阵列用于存储用户数据，当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，地址解码器可以基于解码的行地址将从电压发生器产生的相应电压施加到相应的字线上，以实现数据的读写，并通过数据缓冲器与外部进行数据交互。

存储器单元阵列可以包括多个存储块(英文表达为Block)。多个存储块中的每个存储块中又可以包括多个存储串。每个存储串中可以包括层叠在衬底之上的多个存储单元。

实际应用中，在编程操作(也可以理解为写数据)期间，根据字线编程顺序或其它的编程规则来编程存储器单元。例如，编程可以从块的源极侧处的字线处开始，并且继续到块的漏极侧处的字线。在一个编程规则中，每个字线被编程完成后再进入下一个字线的编程(即以页为单位进行编程)。

根据编程命令中的写入数据后，每个存储器单元将处于某种数据状态，存储器单元处于已擦除状态，或者已编程状态。对存储器单元进行编程操作之后，可以通过读取操作读取编程操作写入的数据。在进行读取操作时，控制逻辑通过控制电压发生器在选中的字线上施加读取电压、在未选中的字线上施加通过电压后，控制读写电路中页缓冲器(PB，Page Buffer)对相应位线上存储单元中存储的数据进行感测，从而读取出存储器存储的数据。

相关技术中，存储单元的存储状态不同(即存储单元中存储“1”或“0”)，产生的沟道电流也不同，基于此，可以通过感测沟道电流来获取存储单元的存储状态，从而得到存储器存储的数据。考虑到三维NAND存储器的沟道电流比较小，直接量测该小电流存在困难。实际应用中，在小面积的页缓冲器中一般通过检测页缓冲器中感测电容的放电来间接的测量沟道电流，从而获取存储单元的存储状态。具体地：

在执行读取操作时，先对待读取的感测电容施加一固定电压，然后接入沟道电流，过一段时间(如图2a中的ΔT)后，测量感测电容上的电压变化(如图2a中的ΔVc)，可以理解的是，沟道电流越大，感测电流的放电越多即电压变化越大，而沟道电流越小，感测电流的放电越少即电压变化越小，基于此，可以通过感测电容的电压变化来间接的测量沟道电流，从而获取存储单元的存储状态。图2b中则示出的存储单元的工作窗口，该工作窗口包括一个最大感测电流(图2b中的I

可以理解的是，相关技术中在执行读取操作时，只能读出存储单元实际写入的数据，而不能对存储器存储的信息进行加密。

基于此，本发明的各种实施例中，通过对感测电容的电容值的实时调制来改变读出的存储状态，只有感测电容被调至正确电容值的时候，才能读出正确的存储内容，否则不能读出正确的存储内容。如此，在不影响正常存储数据的前提下，能够实现存储信息的保密性。

本发明实施例提供一种存储器，图3为本发明实施例存储器的组成结构示意图。如图3所示，所述存储器包括：存储单元阵列301、电容控制电路303及页缓冲器302，其中：

所述存储单元阵列301，包括多个存储单元；

所述电容控制电路303，用于实现对感测电容的电容值的调制；

所述页缓冲器302包括所述感测电容，所述感测电容用于利用调制的电容值将待读取存储单元产生的沟道电流转化为单位时间内的电压变化；

所述页缓冲器302，用于根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据。

这里，所述存储单元阵列301包括多个存储串，每个存储串包括多个串联连接的存储单元。每个存储串通过位线(BL，Bit Line)与页缓冲器302中的感测电容连接。

前已述及，存储单元中存储的数据不同时，产生的电流不同。在对所述存储单元中的数据执行读取操作的过程中，先对待读取单元对应的感测电容施加一个固定的小电压，然后通过预设时段内感测电容的电压变化即放电情况来间接测量存储单元中产生的电流，以确定待读取存储单元的存储状态。可以理解的是，当感测电容开始放电的初始电压固定后，预设时段内(单位时间内)感测电容的电压变化仅与感测电容中流过的电流以及感测电容的电容值相关。也就是说，可以通过改变感测电容的电容值来使量测的存储单元中产生的电流发生改变，从而改变读出的存储状态。

这里，可以先根据电压变化先确定出是否读取所述待读取存储单元实际存储的数据，之后再根据电压变化确认出最终读出的数据。

在一些实施例中，所述页缓存器302，还用于确定读取所述待读取存储单元的实际存储的数据后，根据所述电压变化，确定所述待读取存储单元的存储状态。

在一些实施例中，所述页缓存器302，还用于确定不读取所述待读取存储单元实际存储的数据时，输出随机数。

在一些实施例中，所述页缓冲器302，具体用于当所述电压变化满足第一预设条件时，确定读取所述待读取存储单元实际存储的数据；当所述电压变化不满足第一预设条件时，确定不读取所述待读取存储单元实际存储的数据；所述调制的电容值为预设值时，所述感测电容的电压变化满足第一预设条件。

这里，所述第一预设条件实质是对调制的电容值的筛选，根据选定的预设值确定出一个感测电容电压变化的范围即为第一预设条件。

实际应用中，考虑到单位时间内感测电容的电压变化与感测电容中流过的电流以及感测电容的电容值相关，可以通过该电压变化所处的数量级确定出是否读取所述待读取存储单元实际存储的数据，并进一步通过该电压变化在某个数量级下的具体数值范围确定出实际存储的数据所处的出存储状态。

示例性地，如感测电容调制的电容值处于第一值时，感测到的电压变化为几十毫伏，确认此时读取读取所述待读取存储单元实际存储的数据；感测电容调制的电容值处于第二值时，感测到的电压变化为几百毫伏，确认此时不读取读取所述待读取存储单元实际存储的数据。进一步的，在确认应该读取读取所述待读取存储单元实际存储的数据后，可以继续分析此电压变化的绝对值，如电压变化为10-30毫伏时，确定待读取存储单元的存储的值为0，如电压变化为50-70毫伏时，确定待读取存储单元的存储的值为1。在确认不读取读取所述待读取存储单元实际存储的数据后，输出随机数，或者按照一定算法对实际存储数据进行加密后的数据。在本实施例中，可以通过电容控制电路303来实现对感测电容的电容值的调制。

在一些实施例中，所述感测电容包括铁电电容。所述铁电电容在被施加不同极性或者不同幅值的电压时，能够获得不同的电容值。并且在撤掉施加的电压后，铁电电容获得的电容值是非易失性的。

图4a为本发明实施例提供的一种铁电材料的电容值C与电压V的关系示意图。实际应用中，铁电材料如，掺杂的二氧化铪(Si:HfO

图4b为本发明实施例提供的一种铁电电容的电容值C与电压V的关系示意图。可以通过对该铁电材料施加不同极性和不同幅值的电压来获得不同的电容值；选取典型的电容值(这里，典型的电容值的个数大于等于二，典型的电容值之间的电容值具备明显差异，这些具备明显差异的电容值可以使感测电容上的电压变化具备明显差异)，并将这些典型电容值进行分类；选择典型电容值其中的一个电容值作为预设电容值，在该预设电容值下量测的存储单元中产生的电流为存储单元中实际产生的电流，此时对应的存储状态为第一类存储状态，所述第一类存储状态对应的读出数据为所述待读取存储单元实际写入的数据；而将典型电容值中其他的电容值作为非预设电容值，在该非预设电容值下量测的存储单元中产生的电流不是存储单元中实际产生的电流，此时对应的存储状态为第二类存储状态，所述第二类存储状态对应的读出数据不是所述待读取存储单元实际写入的数据。如图4b中，选择电容值E作为预设电容值，而电容值A、B、C、D、F、G、H均作为非预设电容值。

在一些实施例中，所述电容控制电路303，具体用于：根据接收到的第一信号，产生第一电压；在所述感测电容上施加所述第一电压，以使所述感测电容的电容值调制至第一值；所述第一信号表征所述待读取存储单元对应的感测电容的目标电容值。

这里，所述第一信号表征所述待读取存储单元对应的感测电容的目标电容值。实际应用中，所述存储器300还包括控制逻辑，所述第一信号可以跟随读写操作命令及地址数据一起被控制逻辑接收，根据事先建立的电容值与电压的关系表确定应该产生的第一电压，之后在控制逻辑的作用下，电容控制电路303可以基于行解码器的行地址将从电容控制电路303产生的第一电压施加到相应待读取存储单元对应的感测电容上，以使所述感测电容的电容值被设置为第一值。这里的第一电压包括具有确定极性和幅值的电压值。

基于此，在一些实施例中，所述存储器300还包括行解码器，用于对地址数据进行行解码，得到行地址数据，以使电容控制电路303产生的第一电压施加到相应待读取存储单元对应的感测电容上。此时，存储器的组成结构示意图如图5所示。

需要说明的是，在感测电容上施加的用于调制电容值的第一电压和在感测电容上施加的用于测量存储单元产生的电流的放电的初始电压，施加的时间段和施加的电压的大小均不相同，因此两个电压不会混乱。

需要说明的是，实际应用中，电容控制电路303影响感测电容的电容值调制的方式包括但不限于铁电电容的电压调制。

示例性地，如图6所示，当感测电容的值即第一值被设置为预设值E时，读出的数据为实际写入的数据，而当感测电容的值即第一值被设置为非预设值A、B、C、D、F、G或H时，读出的数据不是实际写入的数据。实际应用中，所述第二类存储状态对应的读出数据可以为随机数，即不是实际写入的数据可以为随机数。需要说明的是，图6中Cread即表示感测电容的电容值。

实际应用中，页缓冲器302确定的读出数据通过数据线(DL，Data Line)传输到数据缓存器中，所述数据缓存器中的数据最终被外部器件所读取。

实际应用中，在一些实施例中，所述存储器300包括多个页缓冲器；其中，所述多个页缓冲器对应的多个感测电容对应的电容值的预设值相同或不同。

示例性地，与不同的页缓冲器连接的不同感测电容对应的电容值的预设值可以均为E或者为A、B、C、D、E、F、G或H中的不同值。

实际应用中，对感测电容的调制可以以页为单位进行。

本发明实施例中，所述存储器包括三维NAND型存储器。

在一些实施例中，所述存储器包括设置在第一衬底上的所述存储单元阵列301、设置在第二衬底上的所述电容控制电路303及所述页缓冲器302；其中，所述第一衬底和所述第二衬底通过键合连接。

实际应用中，页缓冲器302和电容控制电路303均属于存储器300的外围电路，均可以形成于存储器外围电路的晶圆上，不增加存储器的总面积。图7为本发明实施例提供的一种存储器的外围电路的平面布局示意图。需要说明的是，图7中，微控制单元(MCU，MicroController Unit)即为前述的控制逻辑的一种具体表现形式，而存储串驱动器用于使存储串导通。

需要说明的是，实际应用中，所述存储单元阵列301或者所述外围电路可以位于不同的衬底上，也可以位于同一衬底上。本发明实施例提供了一种存储器，包括：存储单元阵列、电容控制电路及页缓冲器，其中：所述存储单元阵列，包括多个存储单元；所述电容控制电路，用于实现对感测电容的电容值的调制；所述页缓冲器包括所述感测电容，所述感测电容用于利用调制的电容值将待读取存储单元产生的沟道电流转化为单位时间内的电压变化；所述页缓冲器，用于根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据。本发明实施例中通过对感测电容的电容值的实时调制来改变读出的存储状态，只有感测电容被调至正确电容值的时候，才能读出正确的存储内容，否则不能读出正确的存储内容。如此，存储器在不影响正常存储数据的前提下，能够实现存储信息的保密性。

本发明实施例提供一种存储器的操作方法。所述存储器包括：存储单元阵列、电容控制电路及页缓冲器。图8为本发明实施例存储器的操作方法的实现流程示意图。如图8所示，所述方法包括以下步骤：

步骤801，控制所述电容控制电路调制感测电容的电容值至第一值；

步骤802，控制所述页缓冲器中的感测电容利用调制的电容值将所述储单元阵列中待读取存储单元产生的沟道电流转化为单位时间内的电压变化；

步骤803，控制所述页缓存器根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据。

其中，在一些实施例中，所述方法还包括：确定读取所述待读取存储单元的实际存储的数据后，根据所述电压变化，确定所述待读取存储单元的存储状态。

在一些实施例中，所述方法还包括：确定不读取所述待读取存储单元实际存储的数据时，输出随机数。

在一些实施例中，所述根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据，包括：

当所述电压变化满足第一预设条件时，确定读取所述待读取存储单元实际存储的数据；当所述电压变化不满足第一预设条件时，确定不读取所述待读取存储单元实际存储的数据；所述第一值为预设值时，所述感测电容的电压变化满足第一预设条件。

在一些实施例中，所述感测电容包括铁电电容。

在一些实施例中，所述确定对存储器的存储单元阵列中的待读取存储单元执行读取操作，包括：

接收第一指令；所述第一指令指示对所述待读取存储单元执行读取操作；所述第一指令中携带第一信号；所述第一信号表征所述待读取存储单元对应的感测电容的目标电容值；

在执行读取操作前，控制所述电容控制电路调制感测电容的电容值至第一值。

在一些实施例中，所述控制存储器的电容控制电路将存储器的页缓冲器中感测电容的电容值设置为第一值，包括：

控制所述电容控制电路根据接收到的第一信号，产生第一电压；

在所述感测电容上施加所述第一电压，以使所述感测电容的电容值被设置为第一值。

本发明实施例，可以在写入数据时即对数据进行加密。具体地：

在一些实施例中，所述方法还包括：

接收第二指令；所述第二指令指示将第一数据写入所述存储单元阵列的待写入存储单元中；所述第二指令携带所述第一数据对应的第一密钥；所述第一密钥表征所述待写入存储单元对应的感测电容的电容值的预设值；

执行所述第一数据的写入操作；

在执行完所述第一数据的写入操作后，执行所述第一数据的写入验证操作。

在一些实施例中，所述执行所述第一数据的写入验证操作，包括：

接收外部输入的第二信号；所述第二信号表征所述待写入存储单元对应的感测电容的目标电容值；

控制所述电容控制电路根据接收到的第二信号，产生第二电压；

在所述感测电容上施加所述第二电压，以使所述感测电容的电容值被设置为第二值；

当所述第二值与所述第一密钥中设置的预设值相同时，所述写入验证通过。

实际应用中，在执行写入操作后需要执行写入验证操作，即读取已写入的数据，并查看读取的数据与需要写入的数据是否相同，如果相同即表明写入成功，即写入验证通过。这里，写入验证操作中实际包含了读取操作。

如果需要对待写入的第一数据进行加密，在发送该第一数据的写入指令时需要指定该第一数据对应的加密密钥即第一密钥，也就是第一数据待写入存储单元对应的感测电容的电容值的预设值。实际应用中，第一密钥可以是一个预设值，也可以是多个预设值，即预设值的集合。接下来执行的写入操作是将实际的存储数据写入存储单元中。接下来，执行的写入验证操作需要接收外部输入的解密密钥，即第二信号，也就是第一数据待写入存储单元对应的感测电容的目标电容值，通过电容控制电路将该目标电容值设置到感测电容上。可以理解的是，当感测电容的设置值与预设值相同时，即解密密钥与加密密钥一致时，读取的数据为实际写入的数据，此时读取的数据与需要写入的数据相同，写入验证通过。

在后续读取该写入的第一数据时，只有当读取指令中携带的第一信号，即待读取存储单元对应的感测电容的目标电容值与第一密钥中待写入存储单元对应的感测电容的电容值的预设值相同时才能读出正确的存储内容，否则不能读出正确的存储内容。

在一些实施例中，所述存储器包括多个页缓冲器；其中，所述多个页缓冲器对应的多个感测电容对应的电容值的预设值相同或不同。

在一些实施例中，所述存储器包括三维NAND型存储器。

本发明实施例提供了一种存储器的操作方法，所述存储器包括：存储单元阵列、电容控制电路及页缓冲器；所述操作方法包括：控制所述电容控制电路调制感测电容的电容值至第一值；控制所述页缓冲器中的感测电容利用调制的电容值将所述储单元阵列中待读取存储单元产生的沟道电流转化为单位时间内的电压变化；控制所述页缓存器根据所述感测电容上的电压变化，确定是否读取所述待读取存储单元实际存储的数据。本发明实施例中通过对感测电容的电容值的实时调制来改变读出的存储状态，只有感测电容被调至正确电容值的时候，才能读出正确的存储内容，否则不能读出正确的存储内容。如此，存储器在不影响正常存储数据的前提下，能够实现存储信息的保密性。

基于上述存储器的控制方法的实现，且为了实现本发明实施例的方法，本发明实施例还提供一种存储器的操作装置900，所述装置900包括：

存储器901，用于存储可执行指令；

处理器902，用于执行所述存储器中存储的可执行指令时，实现本发明实施例提供的存储器的控制方法。

实际应用时，如图9所示，所述装置900中的各个组件通过总线系统903耦合在一起。可理解为，总线系统903用于实现这些组件之间的连接通信。总线系统903除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图9中将各种总线都标为总线系统903。

本发明实施例还提供一种存储介质，所述存储介质存储有可执行指令，当所述可执行指令被至少一个处理器执行时，实现本发明实施例提供的存储器的操作方法。

在一些实施例中，存储介质可以是磁性随机存取存储器(FRAM，FerromagneticRandom Access Memory)、只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，Programmable Read-Only Memory)、可擦除可编程只读存储器(EPROM，ErasableProgrammable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，ElectricallyErasable Programmable Read-Only Memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)等存储器；也可以是包括上述存储器之一或任意组合的各种设备。

在一些实施例中，可执行指令可以采用程序、软件、软件模块、脚本或代码的形式，按任意形式的编程语言(包括编译或解释语言，或者声明性或过程性语言)来编写，并且其可按任意形式部署，包括被部署为独立的程序或者被部署为模块、组件、子例程或者适合在计算环境中使用的其它单元。

作为示例，可执行指令可以但不一定对应于文件系统中的文件，可以可被存储在保存其它程序或数据的文件的一部分，例如，存储在超文本标记语言(HTML，Hyper TextMarkup Language)文档中的一个或多个脚本中，存储在专用于所讨论的程序的单个文件中，或者，存储在多个协同文件(例如，存储一个或多个模块、子程序或代码部分的文件)中。

作为示例，可执行指令可被部署为在一个计算设备上执行，或者在位于一个地点的多个计算设备上执行，又或者，在分布在多个地点且通过通信网络互连的多个计算设备上执行。

需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。