GaN器件及制备方法

技术领域

本发明属于半导体技术领域，涉及一种GaN器件及制备方法。

背景技术

作为第三代半导体材料的代表，氮化镓(GaN)具有如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等许多优良的特性。因此，基于GaN的第三代半导体器件，如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。

现有的GaN器件的基本构成一般包括衬底、GaN沟道层、势垒层及电极等，各层材料属性和相关的制作工艺技术对器件的物理特性，如电流崩塌、电流密度、跨导、栅极泄漏电流及器件可靠性等，有着重要的影响。

其中，在GaN器件的电极制备过程中，半导体材料与金属源极、漏极材料的接触多会形成势垒层，而欧姆接触对GaN器件的性能密切相关，形成良好的欧姆接触有利于电流的输入和输出，因此，如何降低GaN器件中的源、漏极欧姆接触电阻，对制备性能优异的GaN器件至关重要。再者，栅极无损刻蚀也是制备高性能GaN器件的关键。

因此，提供一种新型的GaN器件及制备方法，实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种GaN器件及制备方法，用于解决现有技术中由于电极的制备对GaN器件性能的影响的问题。

为实现上述目的及其他相关目的，本发明提供一种GaN器件及制备方法，包括以下步骤：

提供外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；

于所述外延叠层上形成SiO

于所述SiO

利用氧气等离子气体进行干法刻蚀，图形化所述SiO

利用氯基等离子气体进行干法刻蚀，图形化所述AlGaN势垒层，在所述AlGaN势垒层中形成具有预设深度的凹槽；

进行预处理，形成氧化层并进行等离子体氧化及湿法刻蚀，自所述凹槽去除所述AlGaN势垒层，显露部分所述GaN沟道层；

于所述凹槽中形成栅氧介质层及金属栅极。

可选地，所述SiO

可选地，所述AlGaN势垒层的厚度为20nm～30nm，所述预设深度为15nm～20nm。

可选地，所述凹槽中形成的所述氧化层包括Al

可选地，进行预处理之后及形成所述栅氧介质层之前，形成所述氧化层并进行等离子体氧化及湿法刻蚀的步骤包括N次，且N≥2。

可选地，进行预处理的化学试剂为NH

可选地，在形成所述金属源极及金属漏极后，还包括形成SiN钝化层的步骤，所述SiN钝化层的厚度为50nm～300nm。

本发明还提供一种GaN器件，所述GaN器件包括：

外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；

SiO

金属源极及金属漏极，所述金属源极及金属漏极位于所述SiO

凹槽，所述凹槽位于所述金属源极及金属漏极之间，且贯穿所述SiO

栅氧介质层及金属栅极，所述栅氧介质层及金属栅极位于所述凹槽中。

可选地，所述SiO

可选地，所述SiO

如上所述，本发明的GaN器件及制备方法，在外延叠层上形成SiO

附图说明

图1显示为本发明实施例中制备GaN器件的工艺流程图。

图2显示为本发明实施例中于形成外延叠层后的结构示意图。

图3显示为本发明实施例中于外延叠层上形成SiO

图4显示为本发明实施例中于SiO

图5显示为本发明实施例中于SiO

图6显示为本发明实施例中形成具有预设深度的凹槽后的结构示意图。

图7显示为本发明实施例中进行预处理、形成氧化层、进行等离子体氧化及湿法刻蚀后的结构示意图。

图8显示为本发明实施例中形成栅氧介质层后的结构示意图。

图9显示为本发明实施例中形成金属栅极后的结构示意图。

图10显示为本发明实施例中金属电极/SiO

元件标号说明

100-GaN沟道层；200-AlGaN势垒层；300-SiO

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

参阅图1，本发明提供一种GaN器件的制备方法，包括以下步骤：

提供外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；

于所述外延叠层上形成SiO

于所述SiO

利用氧气等离子气体进行干法刻蚀，图形化所述SiO

利用氯基等离子气体进行干法刻蚀，图形化所述AlGaN势垒层，在所述AlGaN势垒层中形成具有预设深度的凹槽；

进行预处理，形成氧化层并进行等离子体氧化及湿法刻蚀，自所述凹槽去除所述AlGaN势垒层，显露部分所述GaN沟道层；

于所述凹槽中形成栅氧介质层及金属栅极。

本实施例的所述GaN器件的制备方法，在所述外延叠层上形成所述SiO

参阅图2～图10，以下结合附图，对制备所述GaN器件的步骤进行介绍。

参阅图2，首先提供外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层100及AlGaN势垒层200。

具体的，所述外延叠层可包括衬底(未图示)，所述衬底可包括Si衬底、SiC衬底、GaN衬底及蓝宝石衬底中的一种，但所述衬底的选材并非局限于此。其中，所述衬底可采用Si(111)衬底，以满足节约成本的需求，以及基于晶格适应性，(111)取向的Si衬底有利于后续GaN材料的生长，所述衬底的尺寸可采用8寸晶圆、12寸晶圆等，此处不作过分限制。而后可于所述衬底上形成所述外延叠层。

作为示例，所述外延叠层可包括位于所述衬底与所述GaN沟道层100之间的缓冲层，所述缓冲层可包括AlGaN缓冲层及GaN缓冲层中的一种或组合。

具体的，所述外延叠层可包括位于所述衬底上的AlN成核层及缓冲层，以通过所述AlN成核层作为种子层，通过所述缓冲层缓解沟道层与衬底的晶格不匹配及热膨胀系数不匹配的问题。其中，所述缓冲层可包括AlGaN缓冲层及GaN缓冲层中的一种或组合，所述AlGaN缓冲层可包括单层或Al

接着，参阅图3，于所述外延叠层上形成SiO

作为示例，所述SiO

具体的，形成所述SiO

接着，参阅图4，于所述SiO

具体的，可先通过光刻，定义出所述金属源极401及金属漏极402的形成区域，而后通过沉积金属，以及剥离光刻胶等工艺，在所述SiO

本实施例通过所述SiO

作为示例，还包括形成SiN钝化层500的步骤，所述SiN钝化层500的厚度为50nm～300nm。

具体的，参阅图5，本实施例中包括形成所述SiN钝化层500的步骤，所述SiN钝化层500覆盖所述SiO

接着，如图6，离子气体进行干法刻蚀，图形化所述SiO

具体的，参阅图6，本实施例中由于包括所述SiN钝化层500，因此在图形化所述SiO

作为示例，所述AlGaN势垒层200的厚度为20nm～30nm，所述预设深度H1为15nm～20nm。

具体的，被干法刻蚀掉的所述AlGaN势垒层200的预设深度为H1，与保留下来的所述AlGaN势垒层200的厚度H2的比H1:H2的范围包括4:1～2:1，如4:1、3:1、2:1等。其中，所述AlGaN势垒层200的厚度可为20nm、25nm、30nm等，所述预设深度H1的值可为15nm、18nm、20nm等，所述厚度H2的值可为5nm～10nm等，如5nm、8nm、10nm等。

接着，如图7，进行预处理，形成氧化层并进行等离子体氧化及湿法刻蚀，自所述凹槽去除所述AlGaN势垒层200，显露部分所述GaN沟道层100。

作为示例，进行预处理的化学试剂为NH

作为示例，所述凹槽中形成的所述氧化层包括Al

具体的，可利用O

作为示例，进行预处理、形成氧化层、进行等离子体氧化及湿法刻蚀的步骤可包括：

1.浸入55℃的NH

2.沉积1nm～3nm的所述氧化层，包括所述Al

3.利用O

4.利用HCl:H

作为示例，进行预处理之后及形成所述栅氧介质层之前，形成所述氧化层并进行等离子体氧化及湿法刻蚀的步骤可包括N次，其中N≥2。

具体的，在进行预处理之后，当进行一次形成所述氧化层并进行等离子体氧化及湿法刻蚀循环步骤后，即当N＝1时，可刻蚀1nm～5nm厚的被氧化的势垒层材料，从而根据需要，可重复所述步骤，即使得N≥2，以显露所述GaN沟道层100，形成第二凹槽602。

本实施例通过在所述AlGaN势垒层200中先形成具有预设深度H1的所述凹槽，而后采用预处理外加氧化及湿法刻蚀的方式去除预留的所述AlGaN势垒层，以显露所述GaN沟道层100，可实现栅极制备的无损刻蚀，因此，可进一步的提高所述GaN器件性能。

接着，参阅图8及图9，于所述凹槽中形成栅氧介质层700及金属栅极800。

具体的，可采用光刻工艺，于所述凹槽中形成栅氧介质层700及金属栅极800，有关所述栅氧介质层700及金属栅极800的材质及制备方法等，此处不作过分限制。

参阅图9，本实施还提供一种GaN器件，所述GaN器件可采用上述制备方法制备，但并非局限于此，有关所述GaN器件的材质及制备方法等，此处不作赘述。

本实施例的所述GaN器件，在所述外延叠层上形成所述SiO

具体的，所述GaN器件包括：

外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层100及AlGaN势垒层200；

SiO

金属源极401及金属漏极402，所述金属源极401及金属漏极402位于所述SiO

凹槽，所述凹槽位于所述金属源极401及金属漏极402之间，且贯穿所述SiO

栅氧介质层700及金属栅极800，所述栅氧介质层700及金属栅极800位于所述凹槽中。

作为示例，所述SiO

作为示例，所述SiO

综上所述，本发明的GaN器件及制备方法，在所述外延叠层上形成所述SiO

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。