具有可编程接触点的半导体元件及其制备方法

技术领域

本申请案主张2020年1月6日申请的美国正式申请案第16/734,869号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。

本公开涉及一种半导体元件及其制备方法。特别是涉及一种具有可编程接触点的半导体元件以及具有该可编程接触点的半导体元件的制备方法。

背景技术

半导体元件是使用在不同的电子应用中，例如个人电脑、移动电话、数码相机，以及其他电子设备。半导体元件的尺寸持续地等比例缩小，以符合运算力(computingability)的需求。然而，许多的问题的变异是出现在等比例缩小制程期间，并影响其最终电子特性、品质以及良率。因此，在达到改善品质、良率以及可靠度上仍具有挑战性。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明公开了本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，包括一基底；一栅极堆叠，位在该基底上；多个可编程接触点，位在该栅极堆叠上；一对重度掺杂区，位在邻近该栅极堆叠的两侧处，并位在该基底中；以及多个第一接触点，位在该对重度掺杂区上。该多个可编程接触点的一宽度小于该多个第一接触点的一宽度。

在一些实施例中，该栅极堆叠包括一栅极隔离层、一栅极下导电层以及一栅极上导电层，该栅极隔离层位在该基底上，该栅极下导电层位在该栅极隔离层上，该栅极上导电层位在该栅极下导电层上。

在一些实施例中，该半导体元件还包括一对第一间隙子，贴合到该栅极隔离层的各侧壁以及该栅极下导电层的各侧壁。

在一些实施例中，该栅极隔离层具有一厚度，介于0.5nm到5.0nm之间，而该栅极隔离层由氧化硅、氮化硅、氮氧化硅或氧化氮化硅所制。

在一些实施例中，该栅极下导电层具有一厚度，介于50nm到300nm之间，且该栅极下导电层由掺杂多晶硅所制。

在一些实施例中，该栅极上导电层具有一厚度，介于2nm到50nm之间，该栅极上导电层由一金属硅化物所制。

在一些实施例中，该半导体元件还包括一对轻度掺杂区，位在邻近该对重度掺杂区处，并位在该基底中。

在一些实施例中，该多个可编程接触点的该宽度对该栅极上导电层的一宽度的比率，介于1：2到1：10之间。

在一些实施例中，该半导体元件还包括一对第二间隙子，贴合到该对第一间隙子的侧壁。

在一些实施例中，该半导体元件还包括多个气隙，位在该多个可编程接触点之间。

在一些实施例中，该栅极隔离层包括一中心部以及二端部，其中该二端部的氧浓度大于该中心部。

本公开的另一实施例提供一种半导体元件，包括一基底；一栅极堆叠，位在该基底上；多个可编程接触点，位在该栅极堆叠上；一对应力区，位在邻近该栅极堆叠的两侧处，并位在该基底中；以及多个第一接触点，位在该对应力区上。该多个可编程接触点的一宽度小于该多个第一接触点的一宽度。

本公开的另一实施例提供一种半导体元件的制备方法，包括提供一基底；形成一栅极堆叠在该基底上，并形成一对重度掺杂区在该基底中；形成一可编程接触点在该栅极堆叠上，该可编程接触点具有一第一宽度；形成一第一接触点在该对重度掺杂区其中之一上，该第一接触点具有一第二宽度，而该第二宽度大于该第一宽度。

在一些实施例中，形成该栅极堆叠在该基底上的该步骤，包括：形成一栅极隔离层在该基底上；形成一栅极下导电层在该栅极隔离层上；以及形成一栅极上导电层在该栅极下导电层上。

在一些实施例中，形成具有该第一宽度的该可编程接触点在该栅极堆叠上的该步骤，包括：形成多个催化剂单元在该栅极上导电层上；以及生长所述催化剂单元进入该可编程接触点。

在一些实施例中，形成该栅极上导电层在该栅极下导电层的该步骤，包括：形成一栅极上导电膜在该基底与该栅极下导电层上；执行一退火制程，以形成该栅极上导电层；以及执行一移除制程。

在一些实施例中，通过一沉积制程使用硅烷(silane)或四氯化硅(silicontetrachloride)当作一前驱物以辅助生长所述催化剂单元进入该可编程接触点。

在一些实施例中，该退火制程的一温度介于400℃到500℃之间。

在一些实施例中，该沉积制程的一温度介于370℃到500℃之间。

在一些实施例中，该移除制程的一化学助剂(reagent)，由氧化氢(hydrogenperoxide)与硫酸(sulfuric acid)以10：1的比率所构成。

由于本公开的半导体元件的设计，该可编程接触点可提供改变一线路的一状态的一选择，该线路包括该可编程接触点，并可据以改变该半导体元件的一电子特性(electrical characteristic)。经由调整该半导体元件的电子特性，可改善该半导体元件的品质(quality)。此外，由于该对应力区，可增加该半导体元件的载子移动率(carriermobility)。再者，由于所述气隙，可降低该半导体元件的一寄生电容(parasiticcapacitance)。

上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考量附图时，可得以更全面了解本申请的公开内容，附图中相同的元件符号指相同的元件。

图1为依据本公开一些实施例的一种半导体元件的顶视示意图。

图2为沿图1的剖线A-A’的剖视示意图。

图3到图6为依据本公开其他实施例的各个半导体元件沿图1的剖线A-A’的剖视示意图。

图7到图9为依据本公开其他实施例的各个半导体元件的顶视示意图。

图10为依据本公开一些实施例的一种半导体元件的制备方法的流程示意图。

图11到图17为依据本公开一实施例的该半导体元件的制备方法的一部分流程的剖视示意图。

其中，附图标记说明如下：

100A：半导体元件

100B：半导体元件

100C：半导体元件

100D：半导体元件

100E：半导体元件

100F：半导体元件

100G：半导体元件

100H：半导体元件

101：基底

103：绝缘结构

105：主动区

201：栅极堆叠

203：栅极隔离层

203D：栅极隔离层

203D-1：中心部

203D-2：端部

205：栅极下导电层

207：栅极上导电层

301：第一间隙子

303：第二间隙子

305：轻度掺杂区

307：重度掺杂区

309：应力区

401：可编程接触点

401F：可编程接触点

401G：可编程接触点

401H：可编程接触点

403：催化剂单元

405：催化剂-硅液体合金液滴

501：第一接触点

601：第一导电层

603：第二导电层

701：第一隔离层

703：第二隔离层

801：气隙

W1：宽度

W2：宽度

W3：宽度

W4：宽度

X：方向

Y：方向

Z：方向

30：制备方法

S11：步骤

S13：步骤

S15：步骤

S17：步骤

S19：步骤

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了详细说明之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于详细说明的内容，而是由权利要求定义。

以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。

此外，在本公开中形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。

应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进部性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。

除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他测量(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，但其意指在可接受的差异内，是包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他测量，而举例来说，所述可接受的差异是可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”是可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，是为精确地相同的、相等的，或是平坦的，或者是其是可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异可因为制造流程而发生。

在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductorcharacteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，均包括在半导体元件的范畴中。特别地是，本公开的所述实施例的所述半导体元件可为动态随机存取存储器元件。

需注意的是，在本公开的描述中，上方(above)(或之上(up))是对应Z方向箭头的该方向，而下方(below)(或之下(down))是对应Z方向箭头的相对方向。

图1为依据本公开一些实施例的一种半导体元件100A的顶视示意图。图2为沿图1的剖线A-A’的剖视示意图。为了清楚起见，本公开的半导体元件100A的一些零件并未显示在图1中。

请参考图1及图2，在所述的实施例中，半导体元件100A可包括一基底101、一绝缘结构103、一栅极堆叠201、一对第一间隙子301、一对轻度掺杂区305、一对重度掺杂区307、多个可编程接触点401、多个第一接触点501、一第一导电层601、多个第二导电层603、一第一隔离层701以及一第二隔离层703。

请参考图1及图2，在所述的实施例中，举例来说，基底101可由硅、锗、硅锗(silicon germanium)、硅碳(silicon carbon)、硅锗碳(silicon germaniumcarbon)、镓(gallium)、砷化镓(gallium arsenic)、砷化铟(indium arsenic)、磷化铟(indiumphosphorus)或其他IV-IV族、III-V族或II-VI族半导体材料所制。基底101可具有一第一晶格常数(lattice constant)以及一结晶方向(crystal orientation)<111>。

请参考图1及图2，在所述的实施例中，绝缘结构103可设置在基底101中，并界定出基底101的一主动区105。(图2显示出二绝缘结构103，但其他数量的绝缘结构可使用在其他实施例中)绝缘结构103可由一隔离材料所制，例如氧化硅、氮化硅、氮氧化硅(siliconoxynitride)、氧化氮化硅(silicon nitride oxide)，或掺氟硅酸盐(fluoride-dopedsilicate)。

请参考图1及图2，在所述的实施例中，第一隔离层701与第二隔离层703可依序地设置在基底101上。举例来说，第一隔离层701与第二隔离层703可由氮化硅、氧化硅、氮氧化硅、流动氧化物(flowable oxide)、未掺杂硅玻璃(undoped silica glass)、硼硅酸盐玻璃(borosilica glass)、磷硅酸盐玻璃(phosphosilica glass)、硼磷硅酸盐玻璃(borophosphosilica glass)或其组合所制，但并不以此为限。第一隔离层701与第二隔离层703可由相同材料所制，但并不以此为限。

请参考图1及图2，在所述的实施例中，栅极堆叠(gate stack)201可设置在基底101上，并位在第一隔离层701中。从顶视图来看，栅极堆叠201可与主动区105相交。栅极堆叠201可具有一栅极隔离层203、一栅极下导电层205以及一栅极上导电层207。栅极隔离层203可设置在基底101上，且从顶视图来看，栅极隔离层203可与主动区105相交。栅极隔离层203可具有一厚度，介于0.5nm到5.0nm之间。优选地，栅极隔离层203的厚度可介于0.5nm到2.5nm之间。举例来说，栅极隔离层203可由一隔离材料所制，例如氧化硅、氮化硅、氮氧化硅或氧化氮化硅。

或者是，在其他实施例中，隔离材料可具有4.0或以上的一介电常数。针对隔离材料的例子可包括氧化铪(hafnium oxide)、氧化锆铪(hafnium zirconium oxide)、氧化镧铪(hafnium lanthanum oxide)、氧化硅铪(hafnium silicon oxide)、氧化铪钽(hafniumtantalum oxide)、氧化钛铪(hafnium titanium oxide)、氧化锆(zirconium oxide)、氧化铝(aluminum oxide)、氧化硅铝(aluminum silicon oxide)、氧化钛(titanium oxide)、五氧化二钽(tantalum pentoxide)、氧化镧(lanthanum oxide)、氧化硅镧(lanthanumsilicon oxide)、钛酸锶(strontium titanate)、铝酸镧(lanthanum aluminate)、氧化钇(yttrium oxide)、三氧化二镓(gallium(III)trioxide)、氧化镓钆(gadolinium galliumoxide)、锆钛酸铅(lead zirconium titanate)、钛酸钡(barium titanate)、锶钛酸钡(barium strontium titanate)、锆酸钡(barium zirconate)，或其混合物(mixture)，但并不以此为限。

请参考图1及图2，在所述的实施例中，栅极下导电层205可设置在栅极隔离层203上，并设置在第一隔离层701中。栅极下导电层205可具有一厚度，介于50nm到300nm之间。举例来说，栅极下导电层205可由掺杂多晶硅(doped polysilicon)所制。栅极上导电层207可设置在栅极下导电层205上。栅极上导电层207可具有一厚度，介于2nm到50nm之间。举例来说，栅极上导电层207可由一金属硅化物(metal silicide)所制。金属硅化物可为硅化镍(nickel silicide)、硅化铂(platinum silicide)、硅化钛(titanium silicide)、硅化钼(molybdenum silicide)、硅化钴(cobalt silicide)、硅化钽(tantalum silicide)、硅化钨(tungsten silicide)或其类似物。

请参考图1及图2，在所述的实施例中，该对第一间隙子301可贴合到栅极隔离层203各侧壁以及栅极下导电层205的各侧壁。该对第一间隙子301可设置在第一隔离层701中。举例来说，该对第一间隙子301可由氧化硅、氮化硅、氮氧化硅、氧化氮化硅或多晶硅所制。

请参考图1及图2，在所述的实施例中，该对轻度掺杂区305可设置在邻近栅极堆叠201的两侧处，并位在基底101的主动区103中。尤其是，该对轻度掺杂区305可设置在邻近栅极隔离层203的各侧壁处，并位在主动区105中。该对轻度掺杂区305的一部分可分别地对应设置在该对第一间隙子301下。该对轻度掺杂区305可掺杂有一掺杂物(dopant)，例如磷(phosphorus)、砷(arsenic)、锑(antimony)、硼(boron)或铟(indium)。

请参考图1及图2，在所述的实施例中，该对重度掺杂区307可设置在邻近栅极堆叠201的两侧处，并位在基底101的主动区105中。该对重度掺杂区307可分别地对应设置在邻近该对轻度掺杂区305处。该对重度掺杂区307可掺杂有与该对轻度掺杂区305相同的一掺杂物。该对重度掺杂区307可具有一掺杂浓度(dopant concentration)，是大于该对轻度掺杂区305的掺杂浓度。

请参考图1及图2，在所述的实施例中，多个可编程接触点401可设置在栅极堆叠201上，并在方向Z上延伸。多个可编程接触点401可设置在第一隔离层701中。尤其是，多个可编程接触点401可设置在栅极上导电层207上。多个可编程接触点401的其中任何一个可具有一宽度W1。可编程接触点401的宽度W1与栅极上导电层207的一宽度W2的一比率，介于1：2到1：10之间。应当理解，多个可编程接触点401在附图中所显示的数量仅用于图例说明，并可使用其他数量的可编程接触点401。多个可编程接触点401的上表面可齐平于第一隔离层701的一上表面。举例来说，多个可编程接触点401可由硅或掺杂硅所制。在一些实施例中，多个可编程接触点401可具有一结晶方向<111>。

请参考图1及图2，在所述的实施例中，多个第一接触点501可设置在第一隔离层701中，并分别对应设置在该对重度掺杂区307上。多个第一接触点501的其中任何一个可具有一宽度W3。第一接触点501的宽度W3可大于可编程接触点401的宽度W1。可编程接触点401的较窄宽度W1可造成一电阻率(resistivity)，其大于第一接触点501的电阻率。在所述的实施例中，如图1的顶视图所示，多个可编程接触点401与多个第一接触点501可沿着如线段A-A’的方向Y而设置在大约相同的位置。举例来说，多个第一接触点501可由一导电材料所制，例如掺杂多晶硅、金属、金属氮化物(metal nitride)或金属硅化物(metal silicide)。金属可为铝、铜、钨或钴。

请参考图1及图2，在所述的实施例中，第一导电层601与多个第二导电层603可分别地设置在第二隔离层703中。第一导电层601可设置在多个可编程接触点401上。应当理解，所有多个可编程接触点401可电性连接到第一导电层601。多个第二导电层603可分别对应设置在多个第一接触点501上。

图3到图6为依据本公开其他实施例的各个半导体元件100B、100C、100D、100E沿图1的剖线A-A’的剖视示意图。图7到图9为依据本公开其他实施例的各个半导体元件100F、100G、100H的顶视示意图。

请参考图3，半导体元件100B可包括一对第二间隙子303。该对第二间隙子303可贴合到该对第一间隙子301的各侧壁。该对第二间隙子303可相对栅极堆叠201设置，并以该对第一间隙子303夹置在其间。举例来说，该对第二间隙子303可由氧化硅所制。由于该对第二间隙子303，可最小化该对第一间隙子301的一厚度，借此降低形成在该对重度掺杂区307与栅极堆叠201之间的重叠电容(overlap capacitance)。

请参考图4，半导体元件100C可包括多个气隙801。该多个气隙801可设置在相邻对的该多个可编程接触点401之间。该多个气隙801可形成在相邻对的该多个可编程接触点401之间的窄空间中。形成在相邻对的该多个可编程接触点401之间的窄空间的一宽度W4与栅极上导电层207的宽度W2的一比率，可介于1：10到1：15之间。该多个气隙801可显著地减轻一干扰效应(interference effect)，该干扰效应是源自于相邻对的该多个可编程接触点401之间的一寄生电容(parasitic capacitance)。

请参考图5，半导体元件100D的栅极隔离层203D可包括一中心部203D-1以及二端部203D-2，而二端部203D-2则分别连接到中心部203D-1的两端。二端部203D-2可具有大于中心部203D-1的一氧浓度(concentration of oxygen)。在栅极隔离层203D的两端部203D-2的较大氧浓度可增加栅极隔离层203D的一介电常数。因此，可降低半导体元件100D的漏电流(leakage current)。二端部203D-2的较大氧浓度可通过在包含有氧化物种(oxidizingspecies)的一氧化环境中的一侧向氧化制程(lateral oxidation process)所形成。侧向氧化制程的一制程温度可介于300℃到600℃之间。侧向氧化制程的一部份氧压力可介于100mTorr到200mTorr之间。侧向氧化制程的一期间可介于10分钟到6小时之间。氧化物种可为含氧的分子，例如分子氧(molecular oxygen)、水蒸气(water vapor)、氧化氮(nitricoxide)或一氧化二氮(nitrous oxide)。

请参考图6，半导体元件100E可包括一对应力区309。该对应力区309可设置在邻近栅极堆叠201的两端处，并位在基底101的主动区105中。该对应力区309可分别对应设置在邻近该对轻度掺杂区305处。该对应力区309可具有一第二晶格常数，其不同于基底101的第一晶格常数。举例来说，该对应力区309可由硅锗或碳化硅所制。该对应力区309的第二晶格常数不同于基底101的第一晶格常数，因此，可提升半导体元件100E的载子移动率，并可改善半导体元件100E的效能。

请参考图7，在半导体元件100F中，如顶视图所示，多个可编程接触点401F可沿着方向Y的一线段A-A’设置。请参考图8，在半导体元件100G中并如顶视图所示，多个可编程接触点401G以及多个第一接触点501可设置在沿着方向Y的不同位置处。请参考图9，在半导体元件100H中，如顶视图所示，多个可编程接触点401H可设置在沿着方向X及方向Y的不同位置处。

图10为依据本公开一些实施例的一种半导体元件100A的制备方法30的流程示意图。图11到图17为依据本公开一实施例的该半导体元件100A的制备方法的一部分流程的剖视示意图。

应当理解，“正在形成(forming)”、“已经形成(formed)”以及“形成(form)”的术语，可表示并包括任何产生(creating)、构建(building)、图案化(patterning)、植入(implanting)或沉积(depositing)一零件(element)、一掺杂物(dopant)或一材料的方法。形成方法的例子可包括原子层沉积(atomic layer deposition)、化学气相沉积(chemicalvapor deposition)、物理气相沉积(physical vapor deposition)、喷溅(sputtering)、旋转涂布(spin coating)、扩散(diffusing)、沉积(depositing)、生长(growing)、植入(implantation)、微影(photolithography，光刻)、干蚀刻以及湿蚀刻，但并不以此为限。

请参考图10及图11，在步骤S11，在所述的实施例中，可提供一基底101，一绝缘结构103以及一对轻度掺杂区305可形成在基底101中，且一栅极隔离层203以及一栅极下导电层205可形成在基底101上。绝缘结构103可界定出一主动区105。栅极隔离层203可形成在基底101上。栅极下导电层205可形成在栅极隔离层203上。该对轻度掺杂区305可形成在邻近栅极隔离层203的两侧处，并位在基底101中。

请参考图10及图11，在步骤S13，在所述的实施例中，一对第一间隙子301可形成在基底101上，且一对重度掺杂区307可形成在基底101中。一第一间隙子膜可形成在基底101与栅极下导电层205上。可执行一蚀刻制程，例如一非等向性干蚀刻制程，以移除部分的第一间隙子膜，同时形成贴合到栅极下导电层205与栅极隔离层203的各侧壁的该对第一间隙子301。

请参考图10及图13，在步骤S15，在所述的实施例中，一栅极上导电层207可形成在栅极下导电层205上。一栅极上导电膜可沉积在基底101、栅极下导电层205以及该对第一间隙子301上。举例来说，栅极上导电膜可由镍、铂、钛、钼、钴、钽或钨所致。可执行一退火制程(annealing process)以使栅极上导电膜与栅极下导电层205反应，并形成栅极上导电层207，栅极上导电层207由金属硅化物所制，例如硅化镍(nickel silicide)、硅化铂(platinum silicide)、硅化钛(titanium silicide)、硅化钼(molybdenum silicide)、硅化钴(cobalt silicide)、硅化钽(tantalum silicide)或硅化钨(tungsten silicide)。退火制程可为一步骤或二步骤。当执行二步骤的退火制程时，第一步骤的一温度可低于第二步骤的一温度。在退火制程之后，可执行一移除制程(removal process)以移除栅极上导电膜未反应的部分。栅极隔离层203、栅极下导电层205以及栅极上导电层207一起形成一栅极堆叠201。

当栅极上导电膜由镍所制时，栅极上导电层207可由硅化镍(nickel silicide)所制。硅化镍可为NiSi或NiSi

请参考图10及图14到图16，在步骤S17，在所述的实施例中，多个可编程接触点401可形成在栅极上导电层207上。请参考图14，多个催化剂单元(catalyst units)403可形成在栅极上导电层207上。举例来说，多个催化剂单元403可由铝、金、钛、镍或镓所制。多个催化剂单元403可通过图案化一催化剂膜(catalyst film)进入到一些点(dots)中(例如多个催化剂单元403)或是通过点胶(dispensing)含有铝、金、钛、镍或镓的一胶粒(colloid)所形成。其他方法亦有可能。举例来说，若是在350℃温度以上退火的话，则一催化剂薄膜可聚集成多个分离的催化剂单元403。

请参考图15，多个催化剂单元403可垂直于栅极上导电层207的上表面生长，并通过一沉积制程的辅助而形成多个可编程接触点401，而该沉积制程是例如化学气相沉积或一等离子体加强(plasma-enhanced)化学气相沉积。在沉积制程期间，可使用一掺杂物在多个可编程接触点401的原位(in-situ)掺杂，而该掺杂物是例如磷(phosphorus)、砷(arsenic)、锑(antimony)、硼(boron)或铟(indium)。沉积制程的一前驱物(precursor)可为硅烷(silane)或四氯化硅(silicon tetrachloride)。当使用硅烷(silane)当作前驱物时，沉积制程的一温度可介于370℃到500℃之间。当使用四氯化硅(silicontetrachloride)当作前驱物时，沉积制程的一温度可介于800℃到950℃之间。

多个可编程接触点410的生长可被描述成一气体-液体-固体机制(vapor-liquid-solid mechanism)。在生长制程的一开始，形成多个催化剂-硅液体合金液滴(catalyst-silicon liquid alloy droplet)405。以从气相的硅的一额外供应，催化剂-硅液体合金液滴405变得过度饱和的硅，而多余的硅则沉积在固体-液体界面。因此，催化剂-硅液体合金液滴405从栅极上导电层207的上表面上升到多个可编程接触点401的顶部。

请参考图15，在多个可编程接触点401形成之后，可沉积一第一隔离层701。请参考图16，可执行一平坦化制程，以提供一大致平坦表面给接下来的处理步骤，而平坦化制程是例如化学机械研磨(chemical mechanical polishing)。该多个可编程接触点401的上表面可齐平于第一隔离层701的一上表面。

请参考图1、图2、图10及图17，在步骤S19，在所述的实施例中，多个第一接触点501可形成在基底101上，且一第一导电层601与多个第二导电层603可形成在基底101上方。请参考图17，多个第一接触点501可通过一镶嵌(damascene)制程而形成在该对重度掺杂区307上，并位在第一隔离层701中。请往回参考图1及图2，一第二隔离层703可形成在第一隔离层701上。第一导电层601可形成在多个可编程接触点401上，且多个第二导电层603可通过其他镶嵌制程而分别对应形成在多个第一接触点501上。

由于本公开的半导体元件的设计，多个可编程接触点401可具有大于多个第一接触点501的一电阻率。因此当施加例如一可编程电压的一较大电压时，则多个可编程接触点401可被熔断(blown)，且包含多个可编程接触点401的一线路可呈开路(opened)。意即，多个可编程接触点401可提供改变含有多个可编程接触点401的线路状态的一选择，并可依据改变半导体元件100A的电子特性(electrical characteristic)。经由调整半导体元件100A的电子特性，即可改善半导体元件100A的品质。

本公开的一实施例提供一种半导体元件，包括一基底；一栅极堆叠，位在该基底上；多个可编程接触点，位在该栅极堆叠上；一对重度掺杂区，位在邻近该栅极堆叠的两侧处，并位在该基底中；以及多个第一接触点，位在该对重度掺杂区上。该多个可编程接触点的一宽度小于该多个第一接触点的一宽度。

本公开的另一实施例提供一种半导体元件，包括一基底；一栅极堆叠，位在该基底上；多个可编程接触点，位在该栅极堆叠上；一对应力区，位在邻近该栅极堆叠的两侧处，并位在该基底中；以及多个第一接触点，位在该对应力区上。该多个可编程接触点的一宽度小于该多个第一接触点的一宽度。

本公开的另一实施例提供一种半导体元件的制备方法，包括提供一基底；形成一栅极堆叠在该基底上，并形成一对重度掺杂区在该基底中；形成一可编程接触点在该栅极堆叠上，该可编程接触点具有一第一宽度；形成一第一接触点在该对重度掺杂区其中之一上，该第一接触点具有一第二宽度，而该第二宽度大于该第一宽度。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。

再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请案的权利要求内。