图像传感器及其制造方法

技术领域

本公开实施例涉及一种图像传感器及其制造方法。

背景技术

例如照相机及手机等各种各样的现代电子器件中皆会使用具有图像传感器的集成电路(Integrated circuit，IC)。近年来，互补金属氧化物半导体(CMOS)图像传感器已开始得到广泛使用，很大程度上取代了电荷耦合器件(charge-coupled device，CCD)图像传感器。与电荷耦合器件传感器相比，互补金属氧化物半导体图像传感器具有许多优势，例如操作电压低、功耗低、可与逻辑电路系统兼容、随机存取及成本低。一些类型的互补金属氧化物半导体图像传感器包括前侧照明式(front-side illuminated，FSI)图像传感器及后侧照明式(back-side illuminated，BSI)图像传感器。

发明内容

根据本公开的实施例，一种图像传感器的制造方法，包括：在图像撷取芯片之上形成材料层；在所述材料层上形成图案化掩模层，其中所述图案化掩模层的图案密度从所述图案化掩模层的中心区到所述图案化掩模层的外围区发生变化；以及使用所述图案化掩模层作为掩模对所述材料层进行研磨，以在所述图像撷取芯片上形成透镜层，所述透镜层包括单个透镜部分。

根据本公开的实施例，一种图像传感器的制造方法，包括：在图像撷取芯片之上形成材料层；在所述材料层上形成图案化掩模层；以及对所述图案化掩模层及所述材料层进行研磨，以在所述图像撷取芯片上形成透镜层，所述透镜层包括单个透镜部分，其中所述图案化掩模层的中心区与所述图案化掩模层的外围区被以不同的研磨速率进行研磨。

根据本公开的实施例，一种图像传感器，包括图像撷取芯片以及透镜层。图像撷取芯片包括光学感测区域。透镜层包括单个透镜部分，所述单个透镜部分覆盖所述图像撷取芯片的所述光学感测区域，所述单个透镜部分投影到所述图像撷取芯片上的正交投影与所述光学感测区域交叠，且所述单个透镜部分的光轴与所述光学感测区域的中心实质上对准。

附图说明

结合附图阅读以下详细说明，能最好地理解本发明的各方面。注意，根据行业中的标准惯例，各种特征未按比例绘制。事实上，为论述的清晰起见，可任意地增大或减小各种特征的尺寸。

图1到图4以及图6到图8是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。

图5A到图5D说明根据本发明的一些各种实施例的图4所示图案化掩模层的各种俯视图。

图9到图12是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。

图13到图15是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。

图16到图18是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。

具体实施方式

以下公开内容提供诸多不同的实施例或实例以实施所提供主题的不同特征。下文阐述组件及排列的具体实例以使本发明简明。当然，这些仅是实例并不旨在进行限制。举例来说，在以下说明中，第一特征形成在第二特征之上或形成在第二特征上可包括第一特征与第二特征形成为直接接触的实施例，且还可包括额外特征可形成在第一特征与第二特征之间以使得第一特征与第二特征不可直接接触的实施例。另外，本发明可在各种实例中重复使用参考编号及/或字母。此重复是出于简明及清晰目的，本质上并不规定所论述的各种实施例及/或配置之间的关系。

此外，为便于说明起见，本文中可使用例如“在…之下(beneath)”、“在…下方(below)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”等空间相对用语来阐述一个元件或特征与另外的元件或特征之间的关系，如图中所说明。除了图中所绘示的定向之外，所述空间相对用语还旨在囊括器件在使用或操作中的不同定向。可以其他方式对设备进行定向(旋转90度或处于其他定向)，且同样地可据此对本文中所使用的空间相对描述符加以解释。

图1到图4以及图6到图8是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。图像传感器可以是例如CMOS图像传感器及/或集成电路(IC)管芯或芯片。

参考图1，提供半导体衬底110，并在半导体衬底110中形成多个隔离结构120以在半导体衬底110中界定多个有源区。具体来说，半导体衬底110具有第一表面110a及与第一表面110a相对的第二表面110b。所述多个隔离结构120从半导体衬底110的第一表面110a朝向半导体衬底110的内部延伸。换句话说，隔离结构120形成为嵌置在半导体衬底110中。在一些实施例中，隔离结构120不穿透半导体衬底110。在某一实施例中，隔离结构120可以是例如浅沟槽隔离(shallow trench isolation，STI)结构。可通过以下步骤获得隔离结构120的形成工艺。首先，通过例如光刻/刻蚀工艺或其他适合的图案化工艺在半导体衬底110中形成具有预定深度的多个浅沟槽。然后，在所述沟槽中沉积介电材料。随后，移除(例如，研磨、刻蚀或其组合)介电材料的一部分以形成隔离结构120(即STI结构)。

在一些实施例中，半导体衬底110的材料包括硅，且隔离结构120(即STI结构)的材料包括氧化硅、氮化硅、氮氧化硅、其他适合的材料或其组合。在一些替代实施例中，半导体衬底110可由以下制成：一些其他适合的元素半导体，例如金刚石或锗；适合的化合物半导体，例如砷化镓、碳化硅、砷化铟或磷化铟；或适合的合金半导体，例如碳化硅锗、磷化镓砷或磷化镓铟。

如图1中所示，在界定在半导体衬底110中的多个有源区域中形成多个感光性器件130。感光性器件130被配置成吸收入射在感光性器件130上的辐射以产生电信号。在一些实施例中，感光性器件130是通过在半导体衬底110的第一表面110a上进行离子植入而形成。举例来说，感光性器件130是光电二极管。多个光电二极管中的每一者可包括至少一个p型掺杂区、至少一个n型掺杂区以及形成在所述p型掺杂区与所述n型掺杂区之间的p-n结。详细来说，当半导体衬底110是p型衬底时，可将n型掺杂剂(例如，磷或砷)掺杂到半导体衬底110的有源区域中以形成n型井，且有源区域中的所得p-n结能够执行图像感测功能。类似地，当半导体衬底110是n型衬底时，可将p型掺杂剂(例如，硼或BF

在一些实施例中，可在半导体衬底110的第一表面110a上形成一个或多个晶体管140。在一些实施例中，所述一个或多个晶体管140例如可以是转移栅极晶体管，所述转移栅极晶体管被配置成将累积在感光性器件130中的电荷从感光性器件130选择性地转移出去以供读出。在一些实施例中，也可在半导体衬底110的第一表面110a上形成其他晶体管(未示出)，例如源极随耦器晶体管(source-follower transistor)、行选择晶体管(rowselect transistor)、复位晶体管(reset transistor)或其组合。另外，可在半导体衬底110上形成逻辑电路。所述逻辑电路被指定用于接收并处理源自于感光性器件130的信号。举例来说，所述逻辑电路包括导电迹线及与非/或非门(NAND/NOR gate)。所述逻辑电路的材料可包括但不限于金属及多晶硅。应注意，逻辑电路的位置并不仅限于位于半导体衬底110上。在一些替代实施例中，所述逻辑电路可制作在随后形成的其他元件(例如，图2中所说明的支撑衬底200)上，且阐释将在稍后将加以论述。

如图1中所示，在半导体衬底110的第一表面110a上形成内连层150。内连层150设置在感光性器件130上且电连接到感光性器件130，以使得可将从感光性器件130产生的信号传输到其他组件以供处理。举例来说，内连层150将从感光性器件130产生的模拟信号传输到其他组件(例如，模/数转换器(analog-to-digital converter，ADC))以供处理。在某一实施例中，内连层150包括交替堆叠的导电迹线层及层间介电层，但其在本发明中并不旨在具限制性。在一些替代实施例中，可省略内连层150内的某些前述层，只要能够将从感光性器件130产生的模拟信号传输到其他组件以供处理即可。导电迹线层的适合的材料包括导体，例如金属。注意，导电迹线层可由相同的材料或不同材料制成，且可包括单个金属迹线层或多个金属迹线层。在导电迹线层中存在多个金属迹线层的情形中，层间介电层(interlayer dielectric layer，ILD)插入在每一金属迹线层之间。ILD层的材料包括氧化硅、氮化硅、氮氧化硅、磷硅酸盐玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、旋涂玻璃(spin-on glass，SOG)、氟化二氧化硅玻璃(fluorinated silica glass，FSG)、掺杂碳的氧化硅(例如，SiCOH)、聚酰亚胺及/或其组合。

参考图1及图2，可将上面形成有内连层150的半导体衬底110翻转并接合到支撑衬底200。在一些实施例中，半导体衬底110及支撑衬底200可以是硅衬底或由其他适合的材料制成的衬底。半导体衬底110的材料可与支撑衬底200的材料相同。举例来说，半导体衬底110及支撑衬底200是半导体晶片，且可执行晶片级接合工艺以将半导体衬底110翻转且将形成在半导体衬底110上的内连层150接合到支撑衬底200。在半导体衬底110与支撑衬底200接合之后，内连层150位于支撑衬底200与感光性器件130之间。在一些实施例中，支撑衬底200可以是用于增强器件的机械强度同时用作保护层的空白晶片。在一些替代实施例中，支撑衬底200可包括用于进行信号传输的金属迹线。举例来说，如上文所述，不将逻辑电路形成在半导体衬底110上，而是在一些实施例中可将逻辑电路形成在支撑衬底200中及/或支撑衬底200上。

在一些实施例中，可对半导体衬底110执行薄化工艺，以使半导体衬底110被薄化直到形成薄化的半导体衬底110’。在一些实施例中，对半导体衬底110执行背侧研磨工艺以减小半导体衬底110的厚度。换句话说，对半导体衬底110的与内连层150相对的背面(即，第二表面110b)进行研磨。举例来说，在一些实施例中，通过化学机械研磨(chemicalmechanical polishing，CMP)实现背侧研磨，且在一些替代实施例中，通过化学刻蚀达成背侧研磨。本发明不限制研磨方法，只要将半导体衬底110研磨或移除以呈现所期望的厚度即可。

支撑衬底200提供足够的结构支撑(例如，刚性)以便于对半导体衬底110进行薄化工艺。由于支撑衬底200的支撑，在对半导体衬底110的薄化工艺期间不会损坏薄化的半导体衬底110’中的感光性器件130。

参考图3，为增强感光性器件130之间的电隔离且将泄漏最小化，可在薄化的半导体衬底110’中形成多个隔离结构160。举例来说，隔离结构160是深沟槽隔离(deep trenchisolation，DTI)结构。隔离结构160的纵横比可大于隔离结构120的纵横比。隔离结构160可与隔离结构120实质上对准。形成隔离结构160(即，DTI)的工艺类似于隔离结构120的形成工艺，且因此在此省略对隔离结构160的形成工艺的详细说明。

在一些实施例中，在形成隔离结构160之后，可形成具有平坦顶表面的平坦化层170以覆盖薄化的半导体衬底110’的表面110b及隔离结构160。举例来说，平坦化层170的材料包括氧化硅或其他适合的介电材料。在一些替代实施例中，可省略平坦化层170的制作。此外，在一些实施例中，可在平坦化层170上形成多个彩色滤光器(例如，红色滤光器、蓝色滤光器、绿色滤光器等，未示出)。彩色滤光器分别被配置成透射特定波长的入射辐射，而阻挡其他波长的入射辐射。举例来说，红色滤光器对入射辐射进行滤波且允许红色光穿过，以使位于红色滤光器下方的感光性器件130接收到红色光；绿色滤光器对入射辐射进行滤波且允许绿色光穿过，以使位于绿色滤光器下方的感光性器件130接收到绿色光；且蓝色滤光器对入射辐射进行滤波且允许蓝色光穿过，以使位于蓝色滤光器下方的感光性器件130接收到蓝色光。在一些实施例中，红色滤光器、绿色滤光器及蓝色滤光器可由不同的光刻胶材料形成，且可例如通过光刻工艺将用于形成红色滤光器、绿色滤光器及蓝色滤光器的所述光刻胶材料图案化。

如图3中所示，绘示了包括光学感测区域SA的图像撷取芯片100。图像撷取芯片100包括排列成阵列的多个感测像素P。感测像素P位于图像撷取芯片100的光学感测区域SA内。多个感测像素P中的每一者包括感光性器件130。应注意，出于说明目的，图3中仅示出一个图像撷取芯片100。然而，在对半导体衬底(薄化的半导体衬底110’)进行单体化工艺之前，半导体衬底(薄化的半导体衬底110’)中的多个图像撷取芯片100可彼此连接。

然后，通过一系列晶片级工艺在图像撷取芯片100上形成透镜层300(图8中示出)，所述透镜层300被配置成朝向感光性器件130引导入射辐射。结合图4到图8详细地阐述透镜层300的制作。

参考图4，在平坦化层170之上形成材料层210，在材料层210之上形成衬垫层220(或缓冲层)，且在衬垫层220之上形成图案化掩模层230。在一些实施例中，材料层210由高折射率材料制成。在一些实施例中，材料层210的折射率可大于内连层150的介电层的折射率。举例来说，材料层210的折射率可介于约1.5到约2.5范围内。在一些实施例中，材料层210的材料可与图案化掩模层230的材料类似或相同，且衬垫层220的材料可不同于材料层210的材料及图案化掩模层230的材料。在一些实施例中，材料层210的材料及图案化掩模层230的材料可以是例如氮化硅(SiN

在一些实施例中，位于一个图像撷取芯片100正上方的图案化掩模层230的图案密度从图案化掩模层230的中心区到图案化掩模层230的外围区变化，其中图5A到图5D说明根据本发明的一些各种实施例的图4所示图案化掩模层230的各种俯视图。图案化掩模层230的图案密度被定义为图案化掩模层230在特定区中的掩模图案(例如，光屏蔽图案)的面积对所述特定区的面积的比率。在一些实施例中，位于一个图像撷取芯片100正上方的图案化掩模层230的图案密度从图案化掩模层230的中心区到图案化掩模层230的外围区线性地变化。在一些实施例中，位于一个图像撷取芯片100正上方的图案化掩模层230的图案密度从图案化掩模层230的中心区到图案化掩模层230的外围区非线性地变化。

如图4及图5A到图5D中所示，图案化掩模层230的图案密度从图案化掩模层230的中心区到图案化掩模层230的外围区减小。换句话说，图案化掩模层230在中心区中比在外围区中密集。在图5A中，图案化掩模层230可包括第一掩模图案232及环绕第一掩模图案232的第二掩模图案234。第一掩模图案232的形状从俯视角度可呈矩形图案，且第二掩模图案234的形状从俯视角度可呈矩形框架图案。在一些实施例中，第一掩模图案232的宽度可大于第二掩模图案234的宽度。在一些实施例中，图案化掩模层230可还包括环绕第一掩模图案232及第二掩模图案234的另一掩模图案(未示出)，其中另一掩模图案的宽度可小于第二掩模图案234的宽度，及/或另一掩模图案与第二掩模图案234之间的空隙可宽于第二掩模图案234与第一掩模图案232之间的空隙。本发明不限制掩模图案的数目。在图5B中，图案化掩模层230可类似于图5A中的图案化掩模层230，但第一掩模图案232的形状从俯视角度可呈圆形图案，且第二掩模图案234的形状从俯视角度可呈圆环图案。本发明不限制掩模图案的形状。在图5C中，图案化掩模层230可类似于图5A中的图案化掩模层230，但第一掩模图案232及第二掩模图案234中的每一者可由多个分隔开的点图案形成。在图5D中，图案化掩模层230可类似于图5B中的图案化掩模层230，但第一掩模图案232及第二掩模图案234中的每一者由多个分隔开的点图案形成。本发明不限制图案化掩模层230的图案，只要图案化掩模层230被研磨成呈现所期望的顶部轮廓即可，且细节阐释将在稍后加以论述。

参考图6到图8，对图案化掩模层230、衬垫层220及材料层210进行研磨。在一些实施例中，使用图案化掩模层230作为研磨掩模来对材料层210进行研磨以在图像撷取芯片100上形成包括单个透镜部分310的透镜层300。在一些实施例中，使用相同的浆料(slurry)对图案化掩模层230、衬垫层220及材料层210进行研磨。出于说明目的，绘示图6及图7来示出研磨的中间视图。在一些实施例中，由于图案化掩模层230的图案密度从图案化掩模层230的中心区到图案化掩模层230的外围区变化，因此图案化掩模层230的中心区与图案化掩模层230的外围区可因负荷效应(loading effect)而以不同的研磨速率被研磨。举例来说，图案化掩模层230的中心区被研磨得比图案化掩模层230的外围区慢。

如图6中所示，由于图案化掩模层230的图案密度从图案化掩模层230的中心区到图案化掩模层230的外围区减小，因此对图案化掩模层230的中心区以第一研磨速率来进行研磨，且对图案化掩模层230的外围区以大于第一研磨速率的第二研磨速率来进行研磨。换句话说，在研磨工艺期间，图案化掩模层230的外围区的研磨速率(移除速率)高于图案化掩模层230的中心区的研磨速率(移除速率)，以使图案化掩模层230的外围区凹陷得比图案化掩模层230的中心区多，且图案化掩模层230的顶表面可成为圆凸形的。此外，在一些实施例中，衬垫层220的外围区可比衬垫层220的中心区更早被研磨。在一些实施例中，衬垫层220的外围区与衬垫层220中心区可以相同的研磨速率被研磨。因此，如图7中所示，当图案化掩模层230被研磨掉时，衬垫层220的外围区也凹陷得比衬垫层220的中心区多。如图8中所示，将衬垫层220研磨掉，且在图像撷取芯片100上形成包括单个透镜部分310的透镜层300，其中透镜层300的单个透镜部分310具有弯曲且凸形的光入射表面310a。

在一些实施例中，可依据图案化掩模层230的图案设计以及材料层210、衬垫层220及图案化掩模层230的研磨速率来确定单个透镜部分310的弯曲且凸形的光入射表面310a的曲率。即，通过图案化掩模层230的图案设计且通过恰当选择多个层(材料层210、衬垫层220及图案化掩模层230)的材料，可获得单个透镜部分310的弯曲且凸形的光入射表面310a的预定曲率。在一些实施例中，在研磨工艺期间，可以比图案化掩模层230的外围区的研磨速率及/或图案化掩模层230的中心区的研磨速率大的研磨速率对衬垫层220进行研磨。在一些实施例中，在研磨工艺期间，可以与图案化掩模层230的外围区的研磨速率或图案化掩模层230的中心区的研磨速率实质上相等的研磨速率对衬垫层220进行研磨。在一些实施例中，在研磨工艺期间，可以比图案化掩模层230的外围区的研磨速率及/或图案化掩模层230的中心区的研磨速率小的研磨速率对衬垫层220进行研磨。举例来说，在一些实施例中，可以比图案化掩模层230的外围区的研磨速率及图案化掩模层230的中心区的研磨速率两者大的研磨速率对衬垫层220进行研磨；在一些实施例中，可以比图案化掩模层230的中心区的研磨速率大且与图案化掩模层230的外围区的研磨速率实质上相等的研磨速率对衬垫层220进行研磨；在一些实施例中，可以介于图案化掩模层230的外围区的研磨速率与图案化掩模层230的中心区的研磨速率之间的研磨速率对衬垫层220进行研磨；在一些实施例中，可以比图案化掩模层230的外围区的研磨速率小且与图案化掩模层230的中心区的研磨速率实质上相等的研磨速率对衬垫层220进行研磨；且在一些实施例中，可以比图案化掩模层230的外围区的研磨速率及图案化掩模层230的中心区的研磨速率两者小的研磨速率对衬垫层220进行研磨。

在一些实施例中，在研磨工艺期间，可以比衬垫层220的研磨速率大的研磨速率对材料层210进行研磨。在一些实施例中，在研磨工艺期间，可以与衬垫层220的研磨速率实质上相等的研磨速率对材料层210进行研磨。在一些实施例中，在研磨工艺期间，可以比衬垫层220的研磨速率小的研磨速率对材料层210进行研磨。

参考图8，在一些实施例中，在通过一系列晶片级工艺(例如，膜沉积、膜图案化、研磨等)形成透镜层300之后，可执行单体化工艺以获得至少一个图像传感器10。在一些实施例中，单体化工艺可以是包括机械锯切或激光切割的晶片锯切工艺。在一些实施例中，在单体化工艺之后，完成图像传感器10的制作工艺。

如图8中所示，图像传感器10包括图像撷取芯片100及形成在图像撷取芯片100上的透镜层300。透镜层300包括覆盖图像撷取芯片100的光学感测区域SA的单个透镜部分310，其中单个透镜部分310投射到图像撷取芯片100上的正交投射与光学感测区域SA交叠。换句话说，单个透镜部分310设置在图像撷取芯片100之上且完全地覆盖图像撷取芯片100的光学感测区域SA。在一些实施例中，单个透镜部分310的光轴OA可与光学感测区域SA的中心实质上对准。换句话说，单个透镜部分310的光轴OA可与多个像素P的中心实质上对准。在一些实施例中，图像撷取芯片100的侧壁100s与透镜层300的侧壁300s实质上对准。换句话说，透镜层300是形成在图像撷取芯片100上的芯片级透镜。在一些实施例中，透镜层300的底表面300b可与图像撷取芯片100的表面(例如，背侧表面100b)接触。

在一些实施例中，透镜层300可还包括基底部分320。单个透镜部分310位于基底部分320上且从基底部分320向上突出。单个透镜部分310部分地覆盖基底部分320，且基底部分320完全地覆盖图像撷取芯片100。在一些实施例中，基底部分320包括：与图像撷取芯片100的表面(例如，背侧表面100b)接触的平的底表面300b；及与图像撷取芯片100的侧壁100s实质上对准的侧壁300s。然而，在一些替代实施例中，透镜层300可不包括基底部分320，且单个透镜部分310可完全地覆盖图像撷取芯片100且包括：与图像撷取芯片100的表面(例如，背侧表面100b)接触的平的底表面300b；及与图像撷取芯片100的侧壁100s实质上对准的侧壁300s。在此种情形中，由于透镜层300仅包括单个透镜部分310而不包括基底部分320，因此透镜层300的最大厚度T1与单个透镜部分310的最大厚度T2实质上相等。在一些实施例中，透镜层300的最大厚度T1可介于约1微米到约100微米范围内。在一些实施例中，单个透镜部分310的最大厚度T2可介于约1微米到约100微米范围内。

如图8中所示，透镜层300形成在图像撷取芯片100的背侧表面100b上且与图像撷取芯片100的背侧表面100b接触。换句话说，图8中的图像传感器10是能够从背侧表面捕获入射光的背侧照明式(BSI)图像传感器。然而，在一些替代实施例中，图像传感器10可以是能够从前侧表面捕获入射光的前侧照明式(FSI)图像传感器，且透镜层300可形成在图像撷取芯片100的前侧表面上且与所述前侧表面接触。

由于透镜层300直接形成在图像撷取芯片100上且与图像撷取芯片100接触，因此在一些实施例中，无需在图像撷取芯片100上组装比图像撷取芯片100厚的外部透镜模块。在一些实施例中，透镜层300的单个透镜部分310可部分地或完全地取代上述外部透镜模块，且图像传感器10的制造工艺可得以简化。制造成本可降低。此外，图像传感器10可更紧密。

图9到图12是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。图9到图12中所说明的图像传感器20的制造方法类似于图1到图8中所说明的图像传感器10的制造方法。因此，在此省略对图9到图12中所说明的图像传感器20的制造方法的一些详细说明。两种制造方法之间的差异在于在图9中，图案化掩模层240的图案密度从图案化掩模层240的中心区到图案化掩模层240的外围区增大。换句话说，图案化掩模层240在外围区中比在中心区中密集。因此，透镜层400的单个透镜部分410具有弯曲且凹形的光入射表面410a，如图12中所示。

参考图10到图12，对图案化掩模层240、衬垫层220及材料层210进行研磨。在一些实施例中，使用图案化掩模层240作为研磨掩模对材料层210进行研磨，以在图像撷取芯片100上形成包括单个透镜部分410的透镜层400。在一些实施例中，使用相同的浆料对图案化掩模层240、衬垫层220及材料层210进行研磨。出于说明目的，绘示图10及图11以示出研磨的中间视图。举例来说，图案化掩模层240的中心区被研磨得比图案化掩模层240的外围区快。

如图10中所示，由于图案化掩模层240的图案密度从图案化掩模层240的中心区到图案化掩模层240的外围区增大，因此对图案化掩模层240的中心区以第一研磨速率来进行研磨，且对图案化掩模层240的外围区以比第一研磨速率小的第二研磨速率来进行研磨。换句话说，在研磨工艺期间，图案化掩模层240的外围区的研磨速率(移除速率)低于图案化掩模层240的中心区的研磨速率(移除速率)，以使图案化掩模层240的中心区凹陷得比图案化掩模层240的外围区多，且图案化掩模层240的顶表面可成为圆凹形的。此外，在一些实施例中，衬垫层220的中心区可比衬垫层220的外围区更早被研磨。在一些实施例中，衬垫层220的外围区与衬垫层220的中心区可以相同的研磨速率被研磨。因此，如图11中所示，当图案化掩模层240被研磨掉时，衬垫层220的中心区也凹陷得比衬垫层220的外围区多。如图12中所示，将衬垫层220研磨掉，且在图像撷取芯片100上形成包括单个透镜部分410的透镜层400，其中透镜层400的单个透镜部分410具有弯曲且凹形的光入射表面410a。

在一些实施例中，可以比图案化掩模层240的外围区的研磨速率及图案化掩模层240的中心区的研磨速率两者大的研磨速率对衬垫层220进行研磨；在一些实施例中，可以比图案化掩模层240的外围区的研磨速率大且与图案化掩模层240的中心区的研磨速率实质上相等的研磨速率对衬垫层220进行研磨；在一些实施例中，可以介于图案化掩模层240的外围区的研磨速率与图案化掩模层240的中心区的研磨速率之间的研磨速率对衬垫层220进行研磨；在一些实施例中，可以比图案化掩模层240的中心区的研磨速率小且与图案化掩模层240的外围区的研磨速率实质上相等的研磨速率对衬垫层220进行研磨；且在一些实施例中，可以比图案化掩模层240的外围区的研磨速率及图案化掩模层240的中心区的研磨速率两者小的研磨速率对衬垫层220进行研磨。

如图12中所示，图像传感器20包括图像撷取芯片100及形成在图像撷取芯片100上的透镜层400。透镜层400包括覆盖图像撷取芯片100的光学感测区域SA的单个透镜部分410，其中单个透镜部分410投射到图像撷取芯片100上的正交投射与光学感测区域SA交叠。换句话说，单个透镜部分410设置在图像撷取芯片100之上且完全地覆盖图像撷取芯片100的光学感测区域SA。在一些实施例中，单个透镜部分410的光轴OA可与光学感测区域SA的中心实质上对准。换句话说，单个透镜部分410的光轴OA可与多个像素P的中心实质上对准。在一些实施例中，图像撷取芯片100的侧壁100s与透镜层400的侧壁400s实质上对准。换句话说，透镜层400是形成在图像撷取芯片100上的芯片级透镜。在一些实施例中，透镜层400的底表面400b可与图像撷取芯片100的表面(例如，背侧表面100b)接触。

在一些实施例中，单个透镜部分410可完全地覆盖图像撷取芯片100且包括：与图像撷取芯片100的表面(例如，背侧表面100b)接触的平的底表面400b；及与图像撷取芯片100的侧壁100s实质上对准的侧壁400s。在一些实施例中，透镜层400的最大厚度T3可介于约1微米到约100微米范围内。在一些实施例中，透镜层400的最顶表面与弯曲且凹形的光入射表面410a之间的最大距离D1可介于约0.5微米到约95微米范围内。在一些实施例中，透镜层400的最大厚度T3大于透镜层400的最顶表面与弯曲且凹形的光入射表面410a之间的最大距离D1。

由于透镜层400直接形成在图像撷取芯片100上且与图像撷取芯片100接触，因此在一些实施例中，无需在图像撷取芯片100上组装比图像撷取芯片100厚的外部透镜模块。在一些实施例中，透镜层400的单个透镜部分410可部分地或完全地取代上述外部透镜模块，且图像传感器10的制造工艺可得以简化。制造成本可降低。此外，图像传感器10可更紧密。

图13到图15是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。图13到图15中所说明的图像传感器10的制造方法类似于图1到图8中所说明的图像传感器10的制造方法。因此，在此省略对图13到图15中所说明的图像传感器10的制造方法的一些详细说明。两种制造方法之间的差异在于图案化掩模层230的材料不同于材料层210的材料，且因此在图13省略衬垫层220。

参考图14到图15，对图案化掩模层230及材料层210进行研磨。在一些实施例中，使用图案化掩模层230作为研磨掩模对材料层210进行研磨，以在图像撷取芯片100上形成包括单个透镜部分310的透镜层300。在一些实施例中，使用相同的浆料对图案化掩模层230及材料层210进行研磨。出于说明目的，绘示图14以示出研磨的中间视图。举例来说，图案化掩模层230的中心区被研磨得比图案化掩模层230的外围区慢。

如图14中所示，由于图案化掩模层230的图案密度从图案化掩模层230的中心区到图案化掩模层230的外围区减小，因此对图案化掩模层230的中心区以第一研磨速率来进行研磨，且对图案化掩模层230的外围区以比第一研磨速率大的第二研磨速率来进行研磨。换句话说，在研磨工艺期间，图案化掩模层230的外围区的研磨速率(移除速率)高于图案化掩模层230的中心区的研磨速率(移除速率)，以使图案化掩模层230的外围区凹陷得比图案化掩模层230的中心区多，且图案化掩模层230的顶表面可成为圆凸形的。此外，在一些实施例中，材料层210的外围区可比材料层210的中心区更早被研磨。在一些实施例中，材料层210的外围区与材料层210的中心区可以相同的研磨速率被研磨。因此，如图15中所示，当图案化掩模层230被研磨掉时，材料层210的外围区也凹陷得比衬垫层220的中心区多，且在图像撷取芯片100上形成包括单个透镜部分310的透镜层300，其中透镜层300的单个透镜部分310具有弯曲且凹形的光入射表面310a。

在一些实施例中，在研磨工艺期间，可以比图案化掩模层230的外围区的研磨速率及/或图案化掩模层230的中心区的研磨速率大的研磨速率对材料层210进行研磨。在一些实施例中，在研磨工艺期间，可以与图案化掩模层230的外围区的研磨速率或图案化掩模层230的中心区的研磨速率实质上相等的研磨速率对材料层210进行研磨。在一些实施例中，在研磨工艺期间，可以比图案化掩模层230的外围区的研磨速率及/或图案化掩模层230的中心区的研磨速率小的研磨速率对材料层210进行研磨。举例来说，在一些实施例中，可以比图案化掩模层230的外围区的研磨速率及图案化掩模层230的中心区的研磨速率两者大的研磨速率对材料层210进行研磨；在一些实施例中，可以比图案化掩模层230的中心区的研磨速率大且与图案化掩模层230的外围区的研磨速率实质上相等的研磨速率对材料层210进行研磨；在一些实施例中，可以介于图案化掩模层230的外围区的研磨速率与图案化掩模层230的中心区的研磨速率之间的研磨速率对材料层210进行研磨；在一些实施例中，可以比图案化掩模层230的外围区的研磨速率小且与图案化掩模层230的中心区的研磨速率实质上相等的研磨速率对材料层210进行研磨；且在一些实施例中，可以比图案化掩模层230的外围区的研磨速率及图案化掩模层230的中心区的研磨速率两者小的研磨速率对材料层210进行研磨。

图16到图18是说明根据本发明的一些实施例的图像传感器的制造方法的各个阶段的示意性剖视图。图16到图18中所说明的图像传感器20的制造方法类似于图9到图12中所说明的图像传感器20的制造方法。因此，在此省略对图16到图18中所说明的图像传感器20的制造方法的一些详细说明。两种制造方法之间的差异在于图案化掩模层240的材料不同于材料层210，且因此图16中省略衬垫层220。

参考图17到图18，对图案化掩模层240及材料层210进行研磨。在一些实施例中，使用图案化掩模层240作为研磨掩模对材料层210进行研磨，以在图像撷取芯片100上形成包括单个透镜部分410的透镜层400。在一些实施例中，使用相同的浆料对图案化掩模层240及材料层210进行研磨。出于说明目的，绘示图17以示出研磨的中间视图。举例来说，图案化掩模层240的中心区被研磨得比图案化掩模层240的外围区快。

如图17中所示，由于图案化掩模层240的图案密度从图案化掩模层240的中心区到图案化掩模层240的外围区增大，因此对图案化掩模层240的中心区以第一研磨速率来进行研磨，且对图案化掩模层240的外围区以比第一研磨速率小的第二研磨速率来进行研磨。换句话说，在研磨工艺期间，图案化掩模层240的外围区的研磨速率(移除速率)低于图案化掩模层240的中心区的研磨速率(移除速率)，以使图案化掩模层240的中心区凹陷得比图案化掩模层240的外围区多，且图案化掩模层240的顶表面可成为圆凹形的。此外，在一些实施例中，材料层210的中心区可比材料层210的外围区更早被研磨。在一些实施例中，材料层210的外围区与材料层210的中心区可以相同的研磨速率被研磨。因此，如图17中所示，当图案化掩模层240被研磨掉时，材料层210的中心区也凹陷得比材料层210的外围区多，且在图像撷取芯片100上形成包括单个透镜部分410的透镜层400，其中透镜层400的单个透镜部分410具有弯曲且凹形的光入射表面410a。

在一些实施例中，在研磨工艺期间，可以比图案化掩模层240的外围区的研磨速率及/或图案化掩模层240的中心区的研磨速率大的研磨速率对材料层210进行研磨。在一些实施例中，在研磨工艺期间，可以与图案化掩模层240的外围区的研磨速率或图案化掩模层240的中心区的研磨速率实质上相等的研磨速率对材料层210进行研磨。在一些实施例中，在研磨工艺期间，可以比图案化掩模层240的外围区的研磨速率及/或图案化掩模层240的中心区的研磨速率两者大的研磨速率对材料层210进行研磨。举例来说，在一些实施例中，可以比图案化掩模层240的外围区的研磨速率及图案化掩模层240的中心区的研磨速率大的研磨速率对材料层210进行研磨；在一些实施例中，可以比图案化掩模层240的外围区的研磨速率大且与图案化掩模层240的中心区的研磨速率实质上相等的研磨速率对材料层210进行研磨；在一些实施例中，可以介于图案化掩模层240的外围区的研磨速率与图案化掩模层240的中心区的研磨速率之间的研磨速率对材料层210进行研磨；在一些实施例中，可以比图案化掩模层240的中心区的研磨速率小且与图案化掩模层240的外围区的研磨速率实质上相等的研磨速率对材料层210进行研磨；且在一些实施例中，可以比图案化掩模层240的外围区的研磨速率及图案化掩模层240的中心区的研磨速率两者小的研磨速率对材料层210进行研磨。

在上述实施例中，由于透镜层300(或透镜层400)直接形成在图像撷取芯片100上且与图像撷取芯片100接触，因此在一些实施例中，无需在图像撷取芯片100上组装比图像撷取芯片100厚的外部透镜模块。在一些实施例中，透镜层300的单个透镜部分310(或透镜层400的单个透镜部分410)可部分地或完全地取代上述外部透镜模块，且图像传感器10(或图像传感器20)的制造工艺可得以简化。制造成本可降低。此外，图像传感器10(或图像传感器20)可更紧密。

根据本发明的一些实施例，一种方法包括至少以下步骤。在图像撷取芯片之上形成材料层。在所述材料层上形成图案化掩模层，其中所述图案化掩模层的图案密度从所述图案化掩模层的中心区到所述图案化掩模层的外围区变化。使用所述图案化掩模层作为掩模对所述材料层进行研磨，以在所述图像撷取芯片上形成包括单个透镜部分的透镜层。在实施例中，所述图案化掩模层的所述图案密度从所述图案化掩模层的所述中心区到所述图案化掩模层的所述外围区减小。在实施例中，所述图案化掩模层的所述图案密度从所述图案化掩模层的所述中心区到所述图案化掩模层的所述外围区增大。在实施例中，在所述对所述材料层进行研磨期间，所述图案化掩模层的所述中心区被以第一研磨速率进行研磨，且所述图案化掩模层的所述外围区被以与所述第一研磨速率不同的第二研磨速率进行研磨。在实施例中，方法还包括：在所述材料层上形成所述图案化掩模层之前，在所述材料层上形成衬垫层，其中在所述对所述材料层进行研磨期间所述衬垫层被移除。在实施例中，在所述对所述材料层进行研磨期间，所述图案化掩模层的所述中心区被以第一研磨速率进行研磨，所述图案化掩模层的所述外围区被以第二研磨速率进行研磨，且所述衬垫层被以第三研磨速率进行研磨，所述第三研磨速率大于所述第一研磨速率或所述第二研磨速率。在实施例中，在所述对所述材料层进行研磨期间，所述图案化掩模层的所述中心区被以第一研磨速率进行研磨，所述图案化掩模层的所述外围区被以第二研磨速率进行研磨，且所述衬垫层被以第三研磨速率进行研磨，所述第三研磨速率小于所述第一研磨速率或所述第二研磨速率。在实施例中，在所述对所述材料层进行研磨期间，所述图案化掩模层的所述中心区被以第一研磨速率进行研磨，所述图案化掩模层的所述外围区被以第二研磨速率进行研磨，且所述衬垫层被以第三研磨速率进行研磨，所述第三研磨速率与所述第一研磨速率或所述第二研磨速率实质上相等。

根据本发明的一些实施例，一种方法包括至少以下步骤。在图像撷取芯片之上形成材料层。在所述材料层上形成图案化掩模层。对所述图案化掩模层及所述材料层进行研磨，以在所述图像撷取芯片上形成包括单个透镜部分的透镜层，其中所述图案化掩模层的中心区与所述图案化掩模层的外围区被以不同的研磨速率进行研磨。在实施例中，所述图案化掩模层的所述中心区被以第一研磨速率进行研磨，且所述图案化掩模层的所述外围区被以大于所述第一研磨速率的第二研磨速率进行研磨。在实施例中，所述图案化掩模层的所述中心区被以第一研磨速率进行研磨，且所述图案化掩模层的所述外围区被以小于所述第一研磨速率的第二研磨速率进行研磨。在实施例中，方法还包括：在所述材料层上形成所述图案化掩模层之前，在所述材料层上形成衬垫层，其中在所述对所述图案化掩模层及所述材料层进行研磨期间，所述衬垫层被研磨掉。在实施例中，在所述对所述图案化掩模层及所述材料层进行研磨期间，所述衬垫层被以第三研磨速率进行研磨，且所述材料层被以大于所述第三研磨速率的第四研磨速率进行研磨。在实施例中，在所述对所述图案化掩模层及所述材料层进行研磨期间，所述衬垫层被以第三研磨速率进行研磨，且所述材料层被以小于或实质上等于所述第三研磨速率的第四研磨速率进行研磨。

根据本发明的一些替代实施例，一种图像传感器包括图像撷取芯片及透镜层。所述图像撷取芯片包括光学感测区域。所述透镜层包括单个透镜部分。所述单个透镜部分覆盖所述图像撷取芯片的所述光学感测区域，单个透镜部分投射到图像撷取芯片上的正交投射与所述光学感测区域交叠，且所述单个透镜部分的光轴与所述光学感测区域的中心实质上对准。在实施例中，所述图像撷取芯片的侧壁与所述透镜层的侧壁实质上对准。在实施例中，所述透镜层的最大厚度介于约1微米到约100微米范围内。在实施例中，所述透镜层还包括基底部分，所述单个透镜部分位于所述基底部分上，且所述基底部分包括与所述图像撷取芯片的表面接触的平的底表面。在实施例中，所述基底部分完全覆盖所述图像撷取芯片，且所述基底部分的侧壁与所述图像撷取芯片的侧壁实质上对准。在实施例中，所述单个透镜部分包括与所述图像撷取芯片的表面接触的平的底表面。

上述内容概述了数个实施例的特征，以使所属领域的技术人员能够更好地理解本发明的各方面。所属领域的技术人员应了解，其可容易地使用本发明作为设计或修改其他工艺及结构以实现与本文中所介绍的实施例相同的目的及/或达成相同的优势的基础。所属领域的技术人员还应意识到这些等效构造并不背离本发明的精神及范围，且其可在不背离本发明的精神及范围的情况下在本文中做出各种变化、替代及更改。