半导体器件和制造方法

技术领域

本公开一般地涉及半导体器件和制造方法。

背景技术

半导体器件被用于各种电子应用，例如，个人计算机、蜂窝电话、数码相机、以及其他电子设备。半导体器件通常如下制造：在半导体衬底之上顺序地沉积材料的绝缘层或电介质层、导电层和半导体层，并使用光刻对各个材料层进行图案化以在其上形成电路组件和元件。

半导体行业通过不断减小最小特征尺寸来不断提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件集成到给定区域中。

发明内容

根据本公开的一个实施例，提供了一种形成半导体器件的方法，包括：在衬底中形成第一鳍；在所述第一鳍之上形成第一源极/漏极区域至第一高度，所述第一源极/漏极区域包括第一锗浓度；以及在所述第一源极/漏极区域之上形成顶部层至第二高度，所述顶部层包括第二锗浓度，所述第二锗浓度大于所述第一锗浓度，并且所述第二高度大于1nm。

根据本公开的另一实施例，提供了一种形成半导体器件的方法，包括：将晶圆放置在沉积室中，所述晶圆包括鳍；以第一流速将第一前体引入所述沉积室；以第二流速将第二前体引入所述沉积室，第一流速比是所述第二流速与所述第一流速之比；针对第一工艺时间使用所述第一流速比，以在所述鳍之上形成源极/漏极区域，所述源极/漏极区域包括第一锗浓度水平；将所述第一流速调整为第三流速并且将所述第二流速调整为第四流速，第二流速比是所述第四流速与所述第三流速之比，所述第二流速比大于所述第一流速比；以及针对第二工艺时间使用所述第二流速比，以在所述源极/漏极区域之上形成接触件着陆区域至第一厚度，所述第一厚度为至少1nm，所述接触件着陆区域包括大于所述第一锗浓度水平的第二锗浓度水平。

根据本公开的又一实施例，提供了一种半导体器件，包括：第一鳍，在衬底内；第二鳍，在所述衬底内并与所述第一鳍相邻；第一源极/漏极区域，在所述第一鳍之上，其中，所述第一源极/漏极区域包括低锗浓度；第二源极/漏极区域，在所述第二鳍之上，其中，所述第二源极/漏极区域包括所述低锗浓度；接触件着陆区域，在所述第一源极/漏极区域和所述第二源极/漏极区域之上，所述接触件着陆区域包括高锗浓度并且在所述第一源极/漏极区域和所述第二源极/漏极区域的顶表面之上具有至少1nm的第一高度；以及源极/漏极接触件，其中，所述源极/漏极接触件的至少一部分与所述接触件着陆区域接触。

附图说明

在结合附图阅读时，可以从下面的具体实施方式最佳地理解本公开的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可被任意增大或减小。

图1示出了根据一些实施例的三维视图中的FinFET。

图2、图3、图4、图5、图6、图7、图8A、图8B、图9A、图9B、图10A、图10B和图10C是根据一些实施例的制造FinFET的中间阶段的截面图。

图11A和图11B示出了根据一些实施例的在形成FinFET中使用的沉积和蚀刻系统。

图12A、图12B和图12C是根据一些实施例的制造FinFET的其他中间阶段的截面图。

图12D是示出根据一些实施例的根据穿过FinFET的源极/漏极区域的深度的锗浓度梯度的曲线图。

图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图16C、图17A、图17B、图18A和图18B是根据一些实施例的制造FinFET的又其他中间阶段的截面图。

图19、图20、图21、图22、图23和图24是根据一些其他实施例的其他FinFET的截面图。

具体实施方式

下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅是示例而不意图是限制性的。例如，在下面的描述中，在第二特征上方或之上形成第一特征可包括以直接接触的方式形成第一特征和第二特征的实施例，并且还可包括可以在第一特征和第二特征之间形成附加特征，使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复参考数字和/或字母。该重复是出于简单和清楚的目的，并且其本身不指示所讨论的各种实施例和/或配置之间的关系。

此外，本文可使用空间相关术语(例如，“下方”、“之下”、“低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可被相应地解释。

图1示出了根据一些实施例的三维视图中的第一FinFET 100的示例。第一FinFET100包括衬底101(例如，半导体衬底)上的鳍103。浅沟槽隔离(STI)区域105被设置在衬底101中，并且鳍103在相邻的STI区域105之上并从相邻的STI区域105之间突出。尽管STI区域105被描述/示出为与衬底101分离，但如本文所用，术语“衬底”可用于指代仅半导体衬底、或包括隔离区域的半导体衬底。此外，尽管鳍103被示为如衬底101的单一连续材料，但鳍103和/或衬底101可包括单一材料或多种材料。在该上下文中，鳍103指代在相邻的STI区域105之间延伸的部分。

栅极电介质层107沿着鳍103的侧壁并且在鳍103的顶表面之上，并且栅极电极109位于栅极电介质层107之上。源极/漏极区域111被设置在鳍103的相对于栅极电介质层107和栅极电极109的相对侧。图1进一步示出了在后面的图中使用的参考横截面。横截面A-A沿着栅极电极109的纵轴，并且在例如与第一FinFET 100的源极/漏极区域111之间的电流流动的方向垂直的方向上。横截面B-B垂直于横截面A-A，并且沿着鳍103的纵轴并在例如第一FinFET 100的源极/漏极区域111之间的电流流动的方向上。横截面C-C平行于横截面A-A，并延伸穿过第一FinFET 100的源极/漏极区域。为了清楚起见，后续附图参考这些参考横截面。

此外，尽管在使用后栅极(gate-last)工艺形成的FinFET的上下文中讨论了本文讨论的一些实施例，但这仅是说明性的而非限制性的。例如，在其他实施例中，可以使用先栅极(gate-first)工艺。此外，一些实施例考虑了在平面器件(例如，平面FET)、纳米结构(例如，纳米片、纳米线、栅极全环绕等)场效应晶体管(NSFET)等中使用的方面。

图2至图10C、图12A至图12C、以及图13A至图18B是根据一些实施例的制造FinFET的中间阶段的截面图。图2至图7示出了图1所示的参考横截面A-A，不同在于多个鳍/FinFET。图8A、图9A、图10A、图13A、图14A、图15A、图16A、图17A和图18A沿着图1所示的参考横截面A-A示出，并且图8B、图9B、图10B、图13B、图14B、图15B、图16B、图16C、图17B和图18B沿着图1所示的类似横截面B-B示出，不同在于多个鳍/FinFET。图10C、图12A、图12B和图12C沿着图1所示的参考横截面C-C示出，不同在于多个鳍/FinFET。

在图2中，提供衬底101。衬底101可以是半导体衬底，例如，体半导体、绝缘体上半导体(SOI)衬底等，其可以是掺杂的(例如，掺杂有p型或n型掺杂剂)或未掺杂的。衬底101可以是晶圆，例如，硅晶圆。通常，SOI衬底是在绝缘体层上形成的半导体材料层。例如，绝缘体层可以是掩埋氧化物(BOX)层、氧化硅层等。绝缘体层被设置在衬底(通常是硅衬底或玻璃衬底)上。也可以使用其他衬底，例如，多层衬底或梯度衬底。在一些实施例中，衬底101的半导体材料可以包括：硅；锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、和/或磷砷化镓铟；或其组合。

衬底101具有n型区域200N和p型区域200P。n型区域200N可用于形成n型器件，例如，NMOS晶体管(例如，n型FinFET)。p型区域200P可用于形成p型器件，例如，PMOS晶体管(例如，p型FinFET)。n型区域200N可以与p型区域200P实体分离(如分隔器201所示)，并且可以在n型区域200N和p型区域200P之间设置任何数量的器件特征(例如，其他有效器件、掺杂区域、隔离结构等)。

在图3中，在衬底101中形成鳍103。鳍103是半导体条带。在一些实施例中，可以通过在衬底101中蚀刻沟槽来在衬底101中形成鳍103。该蚀刻可以是任何可接受的蚀刻工艺，例如，反应离子蚀刻(RIE)、中性束蚀刻(NBE)等、或其组合。该蚀刻可以是各向异性的。

可以通过任何合适的方法来对鳍103进行图案化。例如，可使用一个或多个光刻工艺(包括双图案化工艺或多图案化工艺)来对鳍103进行图案化。通常，双图案化工艺或多图案化工艺组合光刻工艺和自对准工艺，允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层，并使用光刻工艺对牺牲层进行图案化。使用自对准工艺在经图案化的牺牲层旁边形成间隔件。然后去除牺牲层，并且然后可以使用剩余的间隔件来对鳍进行图案化。在一些实施例中，掩模(或其他层)可保留在鳍103上。

在图4中，在衬底101之上并且相邻的鳍103之间形成绝缘材料401。绝缘材料401可以是氧化物(例如，氧化硅)、氮化物等、或其组合，并且可以通过以下方式而形成：高密度等离子体化学气相沉积(HDP-CVD)、可流动CVD(FCVD)(例如，远程等离子体系统中的基于CVD的材料沉积和后固化以使其转换成另一种材料(例如，氧化物))等、或其组合。可以使用通过任何可接受的工艺形成的其他绝缘材料。在所示的实施例中，绝缘材料401是通过FCVD工艺形成的氧化硅。一旦形成绝缘材料，就可以执行退火工艺。在实施例中，绝缘材料401被形成为使得绝缘材料401的过量材料覆盖鳍103。尽管绝缘材料401被示为单个层，但一些实施例可以利用多个层。例如，在一些实施例中，可以首先沿着衬底101和鳍103的表面形成衬里(未示出)。此后，可以在衬里之上形成诸如上述填充材料之类的填充材料。

在图5中，去除工艺被应用于绝缘材料401以去除鳍103之上的绝缘材料401的过量材料。在一些实施例中，可以利用诸如化学机械抛光(CMP)、回蚀工艺、其组合等之类的平坦化工艺。该平坦化工艺暴露鳍103，使得在该平坦化工艺完成之后，鳍103和绝缘材料401的顶表面是齐平的。在其中掩模保留在鳍103上的实施例中，该平坦化工艺可以暴露掩模或去除掩模，使得在该平坦化工艺完成之后，掩模或鳍103以及绝缘材料401的顶表面分别齐平。

在图6中，绝缘材料401被凹陷以形成STI区域105。绝缘材料401被凹陷为使得n型区域200N和p型区域200P中的鳍103的上部从相邻的STI区域105之间突出。此外，STI区域105的顶表面可具有平坦表面(如图所示)、凸表面、凹表面(例如，碟形)、或其组合。STI区域105的顶表面可以通过适当的蚀刻而被形成为平坦的、凸的、和/或凹的。可以使用可接受的蚀刻工艺来凹陷STI区域105，例如，对绝缘材料401的材料具有选择性的蚀刻工艺(例如，以比鳍103的材料更快的速率蚀刻绝缘材料401的材料)。例如，可以使用采用例如稀氢氟(dHF)酸的氧化物去除。

关于图2至图6描述的工艺仅是可以如何形成鳍103的一个示例。在一些实施例中，鳍可以通过外延生长工艺来形成。例如，可以在衬底101的顶表面之上形成电介质层，并且可以穿过电介质层蚀刻沟槽以暴露下面的衬底101。可以在沟槽中外延生长同质外延结构，并且电介质层可被凹陷以使得同质外延结构从电介质层突出以形成鳍。此外，在一些实施例中，异质外延结构可用于鳍103。例如，图5中的鳍103可被凹陷，并且可以在经凹陷的鳍103之上外延生长与鳍103不同的材料。在这样的实施例中，鳍103包括凹陷材料，以及布置在凹陷材料之上的外延生长材料。在另一个实施例中，可以在衬底101的顶表面之上形成电介质层，并且可以穿过该电介质层蚀刻沟槽。然后可以使用与衬底101不同的材料来在沟槽中外延生长异质外延结构，并且电介质层可被凹陷以使得异质外延结构从电介质层突出以形成鳍103。在其中同质外延或异质外延结构被外延生长的一些实施例中，外延生长的材料可以在生长期间被原位掺杂，这可以避免之前和之后的注入，但原位掺杂和注入掺杂可被一起使用。

更进一步地，在n型区域200N(例如，NMOS区域)中外延生长与p型区域200P(例如，PMOS区域)中的材料不同的材料可能是有利的。在各个实施例中，鳍103的上部可以由硅锗(Si

进一步在图6中，可以在鳍103和/或衬底101中形成适当的阱(未示出)。在一些实施例中，可以在n型区域200N中形成P阱，并且可以在p型区域200P中形成N阱。在一些实施例中，在n型区域200N和p型区域200P二者中形成P阱或N阱。

在具有不同阱类型的实施例中，可以使用光致抗蚀剂和/或其他掩模(未示出)来实现用于n型区域200N和p型区域200P的不同注入步骤。例如，可以在n型区域200N中的鳍103和STI区域105之上形成光致抗蚀剂。对光致抗蚀剂进行图案化以暴露衬底101的p型区域200P。可以通过使用旋涂技术来形成光致抗蚀剂，并且可以使用可接受的光刻技术对光致抗蚀剂进行图案化。一旦光致抗蚀剂被图案化，则在p型区域200P中执行n型杂质注入，并且光致抗蚀剂可以用作掩模以基本上防止n型杂质被注入到n型区域200N中。n型杂质可以是注入到该区域中的磷、砷、锑等，其浓度等于或小于10

在p型区域200P的注入之后，在p型区域200P中的鳍103和STI区域105之上形成光致抗蚀剂。对光致抗蚀剂进行图案化以暴露衬底101的n型区域200N。可以通过使用旋涂技术来形成光致抗蚀剂，并且可以使用可接受的光刻技术对光致抗蚀剂进行图案化。一旦光致抗蚀剂被图案化，则可以在n型区域200N中执行p型杂质注入，并且光致抗蚀剂可以用作掩模以基本上防止p型杂质被注入到p型区域200P中。p型杂质可以是注入到该区域中的硼、氟化硼、铟等，其浓度等于或小于10

在n型区域200N和p型区域200P的注入之后，可以执行退火工艺以修复注入损伤并激活被注入的p型和/或n型杂质。在一些实施例中，外延鳍的生长材料可以在生长期间被原位掺杂，这可以避免注入，但原位掺杂和注入掺杂可一起使用。

在图7中，在鳍103上形成虚设电介质层701。例如，虚设电介质层701可以是氧化硅、氮化硅、其组合等，并且可以根据可接受的技术来沉积或热生长。虚设电介质层701在本文中可被称为虚设栅极电介质层、虚设栅极电介质、虚设电介质层、或虚设电介质。在虚设电介质层701之上形成虚设栅极层703，并且在虚设栅极层703之上形成掩模层705。虚设栅极层703可被沉积在虚设电介质层701之上，并然后例如通过CMP来平坦化。掩模层705可被沉积在虚设栅极层703之上。虚设栅极层703可以是导电材料或非导电材料，并且可以选自包括如下项的组：非晶硅、多晶硅(polysilicon)、多晶硅锗(poly-SiGe)、金属氮化物、金属硅化物、金属氧化物和金属。虚设栅极层703可以通过物理气相沉积(PVD)、CVD、溅射沉积、或用于沉积所选材料的其他技术来沉积。虚设栅极层703可以由相对于隔离区域(例如，STI区域105和/或虚设电介质层701)的蚀刻具有高蚀刻选择性的其他材料制成。例如，掩模层705可包括一层或多层氮化硅、氧氮化硅等。在该示例中，跨n型区域200N和p型区域200P形成单个虚设栅极层703和单个掩模层705。注意，仅出于说明的目的，虚设电介质层701被示为仅覆盖鳍103。在一些实施例中，虚设电介质层701可被沉积为使得虚设电介质层701覆盖STI区域105，在STI区域之上以及虚设栅极层703和STI区域105之间延伸。

图8A至图10C示出了制造实施例器件的各种附加步骤。图8A至图10C示出了n型区域200N和p型区域200P中的任一者中的特征。例如，图8A至图10C所示的结构可以适用于n型区域200N和p型区域200P两者。在每个附图的正文中描述了n型区域200N和p型区域200P的结构中的差异(如果有的话)。

在图8A和图8B中，可以使用可接受的光刻和蚀刻技术来图案化掩模层705(参见图7)以形成掩模801。然后可以将掩模801的图案转移到虚设栅极层703。在一些实施例中(未示出)，还可以通过可接受的蚀刻技术将掩模801的图案转移到虚设电介质层701，以形成虚设栅极803。虚设栅极803覆盖鳍103的相应的沟道区域805。掩模801的图案可用于将每个虚设栅极803与相邻的虚设栅极实体分开。虚设栅极803还可以具有与相应的外延鳍103的长度方向基本上垂直的长度方向。

进一步在图8A和图8B中，可以在虚设栅极803、掩模801和/或鳍103的暴露表面上形成栅极密封间隔件807。热氧化或沉积，然后进行各向异性蚀刻，可以形成栅极密封间隔件807。栅极密封间隔件807可以由氧化硅、氮化硅、氮氧化硅等形成。

在形成栅极密封间隔件807之后，可以执行用于轻掺杂源极/漏极(LDD)区域(未明确示出)的注入。在具有不同器件类型的实施例中，类似于以上图6中讨论的注入，可以在n型区域200N之上形成掩模(例如，光致抗蚀剂)，同时暴露p型区域200P，并且可以将适当类型(例如，p型)的杂质注入p型区域200P中的暴露的鳍103中。然后可以去除掩模。随后，可以在p型区域200P之上形成掩模(例如，光致抗蚀剂)，同时暴露n型区域200N，并且可以将适当类型(例如，n型)的杂质注入到n型区域200N中的暴露的鳍103中。然后可以去除掩模。n型杂质可以是任何先前讨论的n型杂质，并且p型杂质可以是任何先前讨论的p型杂质。轻掺杂源极/漏极区域可以具有从约10

在图9A和图9B中，沿着虚设栅极803和掩模801的侧壁在栅极密封间隔件807上形成栅极间隔件901。可以通过共形地沉积绝缘材料并随后各向异性地该蚀刻绝缘材料来形成栅极间隔件901。栅极间隔件901的绝缘材料可以是氧化硅、氮化硅、氧氮化硅、碳氮化硅、其组合等。

注意，以上公开总体上描述了形成间隔件和LDD区域的工艺。可以使用其他工艺和顺序。例如，可以利用更少的或额外的间隔件，可以利用不同的步骤顺序(例如，在形成栅极间隔件901之前可未蚀刻栅极密封间隔件807，产生“L形”栅极密封间隔件)，可以形成并去除间隔件等。此外，可以使用不同的结构和步骤来形成n型和p型器件。例如，可以在形成栅极密封间隔件807之前形成n型器件的LDD区域，而可以在形成栅极密封间隔件807之后形成p型器件的LDD区域。

图10A至图10C示出了根据一些实施例的形成第一FinFET 100的中间结构1000。具体地，根据一些实施例，图10A至图10C示出了用于在鳍103的源极/漏极区域111中形成用于p型区域200P的第一开口1001的图案化工艺。根据一些实施例，该图案化工艺包括在n型区域200N之上施加一个或多个掩模和光致抗蚀剂，然后显影和蚀刻该光致抗蚀剂以在图9A和图9B所示的中间结构之上形成掩模。一旦形成，则该掩模被用于在蚀刻工艺期间将掩模的图案转移到下面的层中，并在鳍103的源极/漏极区域111中形成第一开口1001。在所示的实施例中，第一开口1001使用各向异性蚀刻工艺而被形成为穿过虚设电介质层701并进入鳍103的材料。该蚀刻工艺可以是湿法蚀刻、干法蚀刻、组合等，并且可以使用任何合适的各向异性蚀刻工艺、各向同性蚀刻工艺、组合等来执行。此外，第一开口1001可形成为用于形成这种开口的任何合适的尺寸和形状。

相对于沿着图1所示的参考截面B-B的切割线，图10B进一步示出了第一开口1001被形成为使得每个虚设栅极803设置在第一开口1001的相应的相邻对之间。图10B还示出了根据一些实施例，第一开口1001利用各向异性蚀刻而被形成以穿过虚设电介质层701并进入鳍103的材料。

相对于沿着图1所示的参考截面C-C的切割线，图10C示出了根据一些实施例，第一开口1001被形成在栅极间隔件901之间，并且使鳍103凹陷低于STI区域105的水平。然而，第一开口1001也可形成于STI区域105的水平，或者可形成于STI区域105下方的任何合适的水平，或甚至形成为穿过鳍103。使鳍103凹陷的所有这些水平都在实施例的范围内。

转到图11A和图11B，这些图示出了在制造本文所述的实施例装置的的各个步骤中使用的沉积系统1105。沉积系统1105可用于从第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111和蚀刻前体输送系统1112接收前体材料，并在栅极间隔件901之间的第一开口1001中形成材料层。在实施例中，第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111和蚀刻前体输送系统1112可以彼此协同工作，以将各种不同的前体材料和蚀刻材料供应至在其中放置中间结构1000的沉积室1113。然而，第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111和蚀刻前体输送系统1112可具有彼此相似的物理组件。

例如，第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111和蚀刻前体输送系统1112可各自包括气体供应源1115和流量控制器1117(在图11A中关于第一前体输送系统1107进行了标记，但为了清楚起见，未关于第二前体输送系统1009、第三前体输送系统1111、蚀刻前体输送系统1112进行标记)。在其中第一前体以气态存储的实施例中，气体供应源1115可以将第一前体供应至沉积室1113。气体供应源1115可以是诸如气体存储罐之类的容器，其相对于沉积室1113位于本地，或者可以相对于沉积室1113位于远程。在其他实施例中，气体供应源1115可以是独立地制备第一前体并将其输送至流量控制器1117的设施。可以使用任何合适的第一前体源作为气体供应源1115，并且所有这样的源完全旨在被包括在实施例的范围内。

气体供应源1115可以将所需的前体供应至流量控制器1117。流量控制器1117可用于控制前体到前体气体控制器1119的流量，以及最终到沉积室1113的流量，从而还有助于控制沉积室1113内的压力。流量控制器1117可以是例如比例阀、调节阀、针形阀、压力调节器、质量流量控制器、这些的组合等。然而，可以使用用于控制和调节载气到前体罐(未单独示出)的流量的任何合适的方法，并且所有这样的组件和方法完全旨在被包括在实施例的范围内。

然而，如本领域普通技术人员将理解的，尽管第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111和蚀刻前体输送系统1112在本文中被描述为具有相同的组件，但这仅是说明性示例并且不旨在以任何方式限制实施例。可以使用任何类型的合适的前体输送系统，其具有与沉积系统1105内的任何其他前体输送系统相同或不同的任何类型和数量的各个组件。所有这样的前体系统完全旨在被包括在实施例的范围内。

此外，在其中第一前体以固态或液态存储的实施例中，气体供应源1115可存储载气(例如，氢(H

第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111、蚀刻前体输送系统1112可以将它们各自的前体材料供应到前体气体控制器1119中。前体气体控制器1119将第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111和蚀刻前体输送系统1112与沉积室1113连接和隔离，以将所需的前体材料输送至沉积室1113。前体气体控制器1119可以包括诸如阀、流量计、传感器等之类的装置以控制每种前体的输送速率，并且前体气体控制器1119可以通过从控制单元1121接收到的指令来控制(下面关于图11B进一步描述)。

前体气体控制器1119在从控制单元1121接收到指令后可以打开和关闭阀，以将第一前体输送系统1107、第二前体输送系统1009、第三前体输送系统1111和蚀刻前体输送系统1112之一连接至沉积室1113，并通过歧管1123将所需的前体材料引导至沉积室1113中，并到达喷头1125。喷头1125可用于将所选的前体材料分散到沉积室1113中，并且可被设计为均匀地分散前体材料，以最小化可能由于非均匀分散而产生的不期望的工艺条件。在实施例中，喷头1125可具有圆形设计，其开口围绕喷头1125均匀地分散，以允许将期望的前体材料分散到沉积室1113中。

然而，如本领域普通技术人员将理解的，如上所述的通过单个喷头1125、或通过单个引入点将前体材料引入沉积室1113旨在仅是说明性的，而非旨在限制实施例。可以利用任何数量的分离和独立的喷头1125、或用于将前体材料引入沉积室1113中的其他开口。喷头1125和其他引入点的所有这样的组合完全旨在被包括在实施例的范围内。

沉积室1113可以接收期望的前体材料，并将前体材料暴露于第一开口1001的底部处的鳍103。沉积室1113可以是可适合于分散前体材料并使前体材料与鳍103接触的任何期望的形状。在图11A所示的实施例中，沉积室1113具有圆柱形侧壁，以及底部。然而，沉积室1113不限于圆柱形，并且可以利用任何其他合适的形状，例如，中空方管、八边形等。此外，沉积室1113可被壳体1127围绕，该壳体1127由对各种工艺材料呈惰性的材料制成。这样，尽管壳体1127可以是能够承受沉积工艺中所涉及的化学过程和压力的任何合适的材料，但在实施例中，壳体1127可以是钢、不锈钢、镍、铝、这些项的合金、这些项的组合等。

在沉积室1113内，中间结构1000可被放置在安装平台1129上，以便在沉积工艺期间定位和控制中间结构1000。安装平台1129可以包括加热机构，以便在沉积工艺期间加热中间结构1000。此外，尽管在图11A中示出了单个安装平台1129，但可以在沉积室1113内另外包括任何数量的安装平台1129。

此外，沉积室1113和安装平台1129可以是群集工具系统(未示出)的一部分。该群集工具系统可以与自动处理系统结合使用，以便在沉积和/或蚀刻工艺之前将中间结构1000定位和放置在沉积室1113中，在沉积和/或蚀刻工艺期间定位、保持中间结构1000，以及在沉积和/或蚀刻工艺完成之后从沉积室1113移除中间结构1000。

沉积室1113还可具有用于废气离开沉积室1113的排气出口1131。真空泵1133可连接至排气出口1131，以辅助从沉积室1113排出废气。在控制单元1121的控制下，真空泵1133还可用于将沉积室1113内的压力降低和控制到期望的压力。

图11A进一步示出了净化气体输送系统1135。在实施例中，净化气体输送系统1135可以是向沉积室1113提供诸如氮、氩、氙、或其他非反应性气体之类的净化气体的气态罐或其他设施。此外，在控制单元1121的控制下，吹扫气体输送系统1135和/或真空泵1133还可用于从沉积室1113中排出前体材料，以准备引入下一前体材料。

图11B示出了可用于控制前体气体控制器1119和真空泵1133的控制单元1121的实施例。控制单元1121可以是可在工业环境中用于控制工艺机器的任何形式的计算机处理器。在实施例中，控制单元1121可包括处理单元1137，例如，台式计算机、工作站、膝上型计算机、或为特定应用定制的专用单元。控制单元1121可配备有显示器1139和输入/输出(I/O)组件1141，例如，指令输出、传感器输入、鼠标、键盘、打印机、这些项的组合等。处理单元1137可包括连接到总线1153的中央处理单元(CPU)1143、存储器1145、大容量存储设备1147、视频适配器1149、以及I/O接口1151。

总线1153可以是任何类型的若干总线架构中的一种或多种，包括存储器总线或存储器控制器、外围总线、或视频总线。CPU 1143可包括任何类型的电子数据处理器，并且存储器1145可包括任何类型的系统存储器，例如，静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、或只读存储器(ROM)。大容量存储设备1147可包括被配置为存储数据、程序和其他信息，并使这些数据、程序和其他信息可经由总线1153访问的任何类型的存储设备。大容量存储设备1147可包括例如硬盘驱动器、磁盘驱动器、或光盘驱动器中的一种或多种。

视频适配器1149和I/O接口1151提供用于将外部输入和输出设备耦合到处理单元1137的接口。如图11B所示，输入和输出设备的示例包括耦合到视频适配器1149的显示器1139，以及耦合到I/O接口1151的I/O组件1141，例如，鼠标、键盘、打印机等。其他设备可被耦合到处理单元1137，并且可以使用更多或更少的接口卡。例如，串行接口卡(未示出)可用于为打印机提供串行接口。处理单元1137还可包括网络接口1155，其可以是到局域网(LAN)或广域网(WAN)1157的有线链路、和/或无线链路。

应注意，控制单元1121可包括其他组件。例如，控制单元1121可包括电源、电缆、母板、可移动存储介质、壳体等。尽管未在图11B中示出，但这些其他组件被认为是控制单元1121的一部分。

图12A至图18B示出了制造实施例器件的其他步骤，其中一些步骤可以在沉积系统1105中执行。此外，图12A至图18B示出了n型区域200N和p型区域200P中的任一者中的特征。例如，图12A至图18B所示的结构可适用于n型区域200N和p型区域200P两者。在每个附图的正文中描述了n型区域200N和p型区域200P的结构中的差异(如果有的话)。

在图12A至图12C中，相对于参考截面C-C，这些图示出了根据一些实施例的形成多层源极/漏极区域1201的中间阶段。多层源极/漏极区域1201可以使用任何可接受的材料来在沉积室1113中外延生长，例如，适用于第一FinFET 100的材料。例如，如果鳍103是硅，则p型区域200P中的多层源极/漏极区域1201可包括在沟道区域805中施加压缩应变的材料，例如，掺杂硼的硅锗、硅锗、锗、锗锡等。p型区域200P中的多层源极/漏极区域1201可具有从鳍103的相应表面凸起的表面。此外，多层源极/漏极区域1201可具有任何可接受的形状，例如，菱形、圆形、方形、矩形等。多层源极/漏极区域1201还可具有刻面(faceted)表面、平坦表面、圆形表面、不规则表面、粗糙表面、光滑表面等。

可以通过初始地将中间结构1000放置在沉积室1113中而在沉积室1113中形成多层源极/漏极区域1201的层。在其中多层源极/漏极区域1201将被形成为掺杂硼的硅锗结构的实施例中，第一前体材料可以是诸如硅烷(SiH

图12A示出了根据一些实施例的在p型区域200P的第一开口1001中形成第一外延生长层1201a。根据一些实施例，第一外延生长层1201a可以使用二氯硅烷(SiH

此外，根据一些实施例，氢(H

第一外延生长层1201a可以在生长期间被原位掺杂，或者可以在生长之后通过注入进行掺杂。在其中第一外延生长层1201a在生长期间被原位掺杂的实施例中，乙硼烷(B

在一些实施例中，氯化氢(HCl)或氯(Cl

此外，在其中第一外延生长层1201a生长为掺杂硼的硅锗结构的实施例中，第一外延生长层1201a生长为具有第一浓度比(Ge％1)。第一浓度比(Ge％1)表示第一外延生长层1201a的锗(Ge)浓度水平相对于硅(Si)浓度水平，并且可以表示为Si

此外，第一外延生长层1201a可形成有相对低的锗浓度对硅浓度。低锗百分比浓度(Ge％)在第一体积浓度范围内，其中，0％≤Ge％<50％。根据一些实施例，第一浓度比(Ge％1)表示第一外延生长层1201a的整个结构中的恒定锗(Ge)浓度水平。在其他实施例中，第一浓度比(Ge％1)表示第一外延生长层1201a的整个结构中的梯度锗(Ge)浓度水平。例如，第一外延生长层1201a的结构可具有浓度水平梯度，对于该浓度水平梯度，锗浓度水平随着与鳍103的距离增加而增加。这样，梯度锗(Ge)浓度水平可以从与鳍103接触的第一外延生长层1201a的底部处的0％达到第一外延生长层1201a的顶部处的约50％。在这样的实施例中，可以通过调节第一前体和第二前体的流速中的一个或多个以增加锗百分比浓度，来在生长期间形成该浓度水平梯度。

根据一些实施例，第一外延生长层1201a可以使用第一定时沉积工艺和第一流速比R1，在约50秒至约500秒之间的时间段内形成。然而，可以使用任何合适的时间段。根据一些实施例，第一外延生长层1201a被形成在鳍103之上至第一高度H1。根据一些实施例，第一高度H1可以在约10nm与约50nm之间。然而，可以使用任何合适的高度。第一外延生长层1201a在本文可被称为第一层、底层、第一源极/漏极层、底部源极/漏极层等。

转到图12B，该图示出了根据一些实施例的在第一外延生长层1201a之上形成第二外延生长层1201b。根据一些实施例，第二外延生长层1201b形成有第二浓度比(Ge％2)的相对低锗浓度，其在第二体积浓度范围内，其中，0％≤Ge％2<50％。在这样的实施例中，第二外延生长层1201b的第二浓度比(Ge％2)还可以大于或等于第一外延生长层1201a的第一浓度比(Ge％1)的最大浓度水平。第二外延生长层1201b可通过在生长期间调节第一前体和第二前体的流速而生长有第二浓度比(Ge％2)。在一些实施例中，第二浓度比(Ge％2)在第二外延生长层1201b的整个结构中可以是恒定锗(Ge)浓度水平。在其他实施例中，第二浓度比(Ge％2)可以是梯度锗(Ge)浓度水平，其随着与第一外延生长层1201a的距离增加而增加。在这样的实施例中，可以通过调节在第一外延生长层1201a的形成中使用的第一前体和第二前体的流速中的一个或多个，以增加第二外延生长层1201b的生长期间的锗百分比浓度，来在生长期间形成第二锗浓度水平(Ge％2)。例如，第一前体的第一流速fr1可被调节为第三流速fr3。根据一些实施例，第三流速fr3可以小于第一流速fr1。此外，第二前体的第二流速fr2可被调节为第四流速fr4。在一些实施例中，第四流速fr4可以大于第二流速fr2。第二流速比R2可被计算为第四流速fr4与第三流速fr3之比(例如，R2＝fr4/fr3)。在一些实施例中，第二流速比R2大于第一流速比R1。这样，在第二外延生长层1201b的生长期间，锗体积百分比(Ge％)可以从第一锗体积百分比(Ge％1)增加到第二锗体积百分比(Ge％2)。

在这样的实施例中，第二外延生长层1201b的第二浓度比(Ge％2)还可以大于或等于第一外延生长层1201a的第一浓度比的最大浓度水平(Ge％1

此外，在第二浓度比(Ge％2)表示第一界面处的第二浓度水平梯度并且该第二浓度比(Ge％2)与表示第一浓度水平梯度的第一浓度比(Ge％1)不同的实施例中，第一界面可被认为是非连续界面。例如，第一浓度比(Ge％1)可以是第一体积浓度范围的第一浓度梯度，其中，0％≤Ge％1<20％，并且第二浓度比(Ge％2)可以是第二体积浓度范围的第二浓度梯度，其中，30％≤Ge％2<50％。然而，任何合适的浓度范围都可被用于第一范围和第二范围。作为非连续界面的另一示例，第一浓度比(Ge％1)可以是第一恒定浓度水平，其中，0％≤Ge％1<50％(例如，Ge％1＝25％)，并且第二浓度比(Ge％2)可以是第二恒定浓度水平，其中，0％≤Ge％2<50％(例如，Ge％2＝40％)。然而，任何合适的浓度水平都可被用于第一恒定浓度水平和第二恒定浓度水平。根据一些实施例，第一界面的浓度水平比率可以是第二锗浓度水平的最大水平(Ge％2

此外，第二外延生长层1201b可以在生长期间原位掺杂有p型掺杂剂(例如，硼(B))、或者在生长之后进行注入。在其中第二外延生长层1201b在生长期间被原位掺杂的实施例中，控制单元1121将第三前体的流速保持在第三流速(如果是这种情况)，或者控制单元1121引导第三前体输送系统1111的流量控制器1117以约10sccm至约200sccm之间的第三速率将第三前体输送至沉积室1113。在其中在生长之后将掺杂剂注入到第二外延生长层1201b中的实施例中，第三前体的流速可保持关闭(如果是这种情况)，或者可被关闭以在生长期间原位停止掺杂。在第二外延生长层1201b已形成之后，可以使用诸如离子注入之类的工艺来注入p型掺杂剂。

此外，在所示实施例中，第二外延生长层1201b形成为第二菱形，这些第二菱形具有第二刻面表面，其中顶表面是平坦的。通过调节蚀刻前体的流速来在生长期间控制第二外延生长层1201b的形状和表面。此外，根据一些实施例，第二外延生长层1201b被形成为彼此分离。在其他实施例中，第二外延生长层1201b可形成为合并在一起。

根据一些实施例，第二外延生长层1201b可使用第二流量比R2而形成有第二浓度比(Ge％2)。然而，可以使用任何合适的流量比。此外，根据一些实施例，可以使用第二定时沉积工艺在约5秒至约100秒之间的时间段内，将第二外延生长层1201b形成为第一外延生长层1201a之上具有第二高度H2。然而，可以使用任何合适的时间段。根据一些实施例，第二高度H2在约1nm与约30nm之间。然而，可以使用任何合适的高度。第二外延生长层1201b在本文可被称为第二层、中间层、中介层、第二源极/漏极层、中间源极/漏极层、中介源极/漏极层等。

图12C示出了形成源极/漏极区域1201的一个可能的完成时的相邻源极/漏极区域的多层源极/漏极区域1201的放大图(未按比例)。图12C进一步示出了根据一些实施例的在第二外延生长层1201b之上形成第三外延生长层1201c。根据一些实施例，第三外延生长层1201c形成有第三浓度比(Ge％3)的相对高的锗浓度对硅浓度，或甚至纯锗。高锗百分比浓度(Ge％)可以在体积浓度范围内，其中，50％≤Ge％<100％。在这样的实施例中，第三外延生长层1201c的第三浓度比(Ge％3)大于第二外延生长层1201b的第二浓度比(Ge％2)和第一外延生长层1201a的第一浓度比(Ge％1)。第三外延生长层1201c可以通过在生长期间调节第一前体和第二前体的流速而生长有第三浓度比(Ge％3)。例如，第一前体的第三流速fr3可被调节为第五流速fr5。根据一些实施例，第五流速fr5可以小于第三流速fr3。此外，第二前体的第四流速fr4可被调节为第六流速fr6。在一些实施例中，第六流速fr6可以大于第四流速fr4。第三流速比R3可被计算为第六流速fr6与第五流速fr5之比(例如，R3＝fr6/fr5)。在一些实施例中，第三流速比R3大于第二流速比R2。这样，在第三外延源极/漏极层1201c的生长期间，锗体积百分比(Ge％)可以从第二锗体积百分比(Ge％2)增加到第三锗体积百分比(Ge％3)。第二外延生长层1201b防止了由于第一外延生长层1201a和第三外延生长层1201c之间的高晶格失配而引起的第三外延生长层1201c应变松弛。此外，第三外延生长层1201c提供了多层源极/漏极区域1201与随后形成的金属接触件之间的低接触电阻。

此外，第三外延生长层1201c可以在生长期间原位掺杂有p型掺杂剂(例如，硼(B))、或者在生长之后进行注入。在其中第三外延生长层1201c在生长期间被原位掺杂的实施例中，控制单元1121将第三前体的流速保持在第三流速(如果是这种情况)，或者控制单元1121引导第三前体输送系统1111的流量控制器1117以约10sccm至约200sccm之间的第三速率将第三前体输送至沉积室1113。在其中在生长之后将掺杂剂注入到第三外延生长层1201c中的实施例中，第三前体的流速可保持关闭(如果是这种情况)，或者可被关闭以在生长期间原位停止掺杂。在第三外延生长层1201c已形成之后，可以使用诸如离子注入之类的工艺来注入p型掺杂剂。

此外，在所示的实施例中，第三外延生长层1201c形成为第三菱形，这些第三菱形具有第三刻面，其中顶表面是平坦的。通过调节蚀刻前体的流速来在生长期间控制第三外延生长层1201c的形状和表面。此外，根据一些实施例，第三外延生长层1201c被形成在一起。在其他实施例中，第三外延生长层1201c可形成为彼此分离。

根据一些实施例，可以使用第三定时沉积工艺在约5秒至约100秒之间的时间段内，将第三外延生长层1201c形成为在第二外延生长层1201b之上具有第三高度H3。然而，可以使用任何合适的时间段。根据一些实施例，第三高度H3在约1nm和约40nm之间。然而，可以使用任何合适的高度。此外，根据一些实施例，第三外延生长层1201c可以使用第三流速比R3而形成有第三浓度比(Ge％3)。然而，可以使用任何合适的流速比。第三外延生长层1201c在本文可被称为第三层、顶层、第三源极/漏极层、顶部源极/漏极层等。

图12C进一步示出了根据一些实施例的相邻源极/漏极区域的多层源极/漏极区域1201，其中，相邻源极/漏极区域的第三外延生长层1201c已合并。在一些实施例中，栅极间隔件901被用于将多层源极/漏极区域1201与虚设栅极803(图10B所示)分开适当的横向距离，使得多层源极/漏极区域1201不会使所得FinFET的随后形成的栅极短路。此外，可以选择多层源极/漏极区域1201的材料以在各个沟道区域805(图10B中所示)中施加应力，从而提高性能。

作为用于在p型区域200P中形成多层源极/漏极区域1201的外延工艺的结果，外延源极/漏极区域的上表面具有小平面，这些小平面横向向外延伸超过鳍103的侧壁。在一些实施例中，这些小平面使得同一FinFET的相邻的源极/漏极区域1201合并，如图12C所示。在图12A至图12C所示的实施例中，栅极间隔件901被形成为覆盖鳍103的侧壁的在STI区域105之上延伸的一部分，从而阻止外延生长。在一些其他实施例中，可以调整用于形成栅极间隔件901的间隔件蚀刻以去除间隔件材料，以允许外延生长的区域延伸到STI区域105的表面。

尽管图12A-图12C所示的实施例中第三外延生长层1201c彼此融合，并且相邻的多层源极/漏极区域1201的其余的外延生长层保持分离，但其他实施例也是可能的。例如，在一些实施例中，相邻的多层源极/漏极区域1201的第三外延生长层1201c和第二外延生长层1201b可合并在一起，并且相邻的多层源极/漏极区域1201的第一外延生长层1201a可保持分离。此外，在一些实施例中，相邻的多层源极/漏极区域1201的第三外延生长层1201c、第二外延生长层1201b和第一外延生长层1201a可合并在一起。相邻的多层源极/漏极区域1201的合并的外延生长层的所有这些示例在实施例的范围内。

一旦在p型区域200P中形成了多层源极/漏极区域1201，则可以通过初始地从n型区域200N去除掩模，并在p型区域200P之上放置另一掩模，来在n型区域200N中形成外延源极/漏极区域。一旦去除了n型区域200N中的掩模，则可以使用任何可接受的材料来外延生长源极/漏极区域，例如，适合n型FinFET的材料。例如，如果鳍103是硅，则在n型区域200N中形成的源极/漏极区域可包括在沟道区域805中施加拉伸应变的材料，例如，硅、碳化硅、掺杂磷的碳化硅、磷化硅等。此外，n型区域200N中的源极/漏极区域和/或鳍103可注入有n型掺杂剂以形成n型源极/漏极区域，类似于先前讨论的用于在p型区域200P的多层源极/漏极区域1201中注入掺杂剂的工艺，然后进行退火。n型区域200N中的源极/漏极区域可具有约10

根据一些实施例，多层源极/漏极区域1201的第一多层浓度比可以是具有最高浓度比(例如，Ge％3)的层的组合高度与具有最低浓度比(例如，Ge％1)的层的组合高度之比。根据一些实施例，第一多层浓度比(H3/H1)为约0.1:1至约3:1。这样，第一共享接触件着陆(landing)区域1203形成有相对大体积的具有最高浓度比(例如，Ge％3)的材料。本文描述的第一共享接触件着陆区域1203和其他共享接触件着陆区域在本文可统称为MD着陆、接触件着陆区域、接触件着陆区、接触件着陆等。

第一共享接触件着陆区域1203包括形成在第二外延生长层1201b之间的高浓度锗(Ge％3)材料的非常深的延伸区域。第一共享接触件着陆区域1203的边界在图12D中用虚线突出显示。第一共享接触件着陆区域1203包含在合并的第三层1201c的平坦顶部下方的高浓度锗(Ge％3)的体积，该体积直到并包括第二外延生长层1201b的侧壁之间的体积。第一共享接触件着陆区域1203沿着第三外延生长层1201c之间的中心线从第三外延生长层1201c的顶部向第三外延生长层1201c的底部延伸第一深度D1。根据一些实施例，第一深度D1在约10nm和约50nm之间。然而，可以使用任何合适的深度。此外，第一共享接触件着陆区域1203在第二外延生长层1201b的顶部之间具有第一宽度W1。根据一些实施例，第一宽度W1在约15nm与约30nm之间。然而，可以使用任何合适的宽度。第一共享接触件着陆区域1203还具有第二宽度W2，该第二宽度W2是第二外延生长层1201b之间的最小距离。根据一些实施例，第二宽度W2在约0nm与约30nm之间。然而，可以使用任何合适的宽度。这样，第一共享接触件着陆区域1203的实施例提供了具有非常深的延伸区域的大体积着陆区域，其具有低接触电阻，以用于最终形成源极漏极接触件1803(图18B所示)。

在一些实施例中，第三浓度比(Ge％3)在第三外延生长层1201c的整个结构中可以是恒定锗(Ge)浓度水平。在其他实施例中，第三浓度比(Ge％3)可以是梯度锗(Ge)浓度水平，其随着与鳍103的距离增加而增加。在这样的实施例中，可以通过调节第一前体和第二前体的流速中的一个或多个以在第三外延生长层1201c的生长期间增加锗百分比浓度，来修改第三锗浓度水平(Ge％3)。在一些这样的实施例中，锗百分比浓度的增加在整个外延生长中可以是线性的。例如，如图12C的第一定向箭头1205a所示，第三锗浓度水平(Ge％3)随着与鳍103的距离增加而从最小浓度水平(例如，Ge％

在这样的实施例中，第三外延生长层1201c的第三浓度比(Ge％3)大于或等于第二外延生长层1201b的第二比率的最大浓度水平(Ge％2

此外，第二界面处的浓度水平之间的第二比率可以是第三锗浓度水平的最大水平(Ge％3

尽管已经使用三个层示出了多层源极/漏极区域1201，但是多层源极/漏极区域1201可具有任何合适数量的具有低浓度的层、和/或任何合适数量的具有高浓度的层。例如，在一些实施例中，多层源极/漏极区域1201可具有一个低浓度层和一个高浓度层。在一些实施例中，多层源极/漏极区域1201可具有一个以上(例如，两个、三个或更多个)低浓度层。在一些实施例中，多层源极/漏极区域1201可具有一个以上(例如，两个、三个或更多个)高浓度层。低浓度层和高浓度层的所有这样的组合在实施例的范围内。图12C进一步示出了第三定向箭头1205c，其表示通过第三外延生长层1201c的外延生长的深度方向，并且将在图12D的讨论中引用。

继续图12D，该图是根据一些实施例的根据沿着第三定向箭头1205c穿过图12C的多层源极/漏极区域1201的深度的画线锗浓度百分比(Ge％)的曲线图(例如，P-FET I/O区域的EDX)。该线表示针对其中锗浓度沿着第三定向箭头1205c为梯度的实施例的多层源极/漏极区域1201的锗浓度(Ge％)。该曲线图进一步示出了根据一些实施例的源极/漏极区域1201的锗百分比浓度(Ge％)，其范围为约0％的最小锗百分比浓度(Ge0％)至约100％锗的最大锗百分比浓度(Ge％3

图13A和图13B示出了根据一些实施例的分别关于切割线A-A和B-B的接触蚀刻停止层(CESL)1301和第一层间电介质(ILD)1303的形成。一旦已经在第一开口1001中形成多层源极/漏极区域1201，则可以形成接触蚀刻停止层1301和第一层间电介质1303。在一些实施例中，接触蚀刻停止层1301被形成在多层源极/漏极区域1201、虚设电介质层701、栅极间隔件901、栅极密封间隔件807和掩模801的暴露表面之上。接触蚀刻停止层1301可以包括电介质材料，例如，氮化硅、氧化硅、氮氧化硅等。然而，可以使用任何合适的电介质材料。

一旦已经形成接触蚀刻停止层1301，则在接触蚀刻停止层1301之上沉积第一层间电介质1303。第一层间电介质1303可以由电介质材料形成，并且可以通过任何合适的方法来沉积，例如，CVD、等离子体增强CVD(PECVD)、或FCVD。电介质材料可包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等。也可以使用通过任何可接受的工艺形成的其他绝缘材料。根据一些实施例，接触蚀刻停止层1301的电介质材料具有比第一层间电介质1303的电介质材料低的蚀刻速率。

图13B进一步示出了每个多层源极/漏极区域1201中的第一共享接触件着陆区域1203。第一共享件接触件着陆区域1203以透视图示出，以指示它们在图13B所示的切割线BB的表面之后。相对于切割线B-B示出的第一共享接触件着陆区域1203的轮廓类似于相对于切割线C-C示出的图12D所示的第一共享接触件着陆区域1203的轮廓，但它们也可以是不同的。

在图14A和图14B中，可以执行平坦化工艺(例如，CMP)以使第一层间电介质1303的顶表面与虚设栅极803或掩模801的顶表面齐平。该平坦化工艺还可以去除虚设栅极803上的掩模801，以及栅极密封间隔件807和栅极间隔件901的沿着掩模801的侧壁的部分。在该平坦化工艺之后，虚设栅极803、栅极密封间隔件807、栅极间隔件901和第一层间电介质1303的顶表面是齐平的。因此，虚设栅极803的顶表面通过第一层间电介质1303而暴露。在一些实施例中，掩模801可保留，在这种情况下，该平坦化工艺使第一层间电介质1303的顶表面与掩模801的顶表面齐平。

在图15A和图15B中，在(一个或多个)蚀刻步骤中去除虚设栅极803和掩膜801(如果存在的话)，从而形成第二开口1501。虚设电介质层701的在第二开口1501中的部分也可以被去除。在一些实施例中，仅虚设栅极803被去除，并且虚设电介质层701保留并由第二开口1501暴露。在一些实施例中，虚设电介质层701从管芯的第一区域(例如，核心逻辑区域)中的第二开口1501去除，并在管芯的第二区域(例如，输入/输出区域)的第二开口1501中保留。在一些实施例中，通过各向异性干法蚀刻工艺去除虚设栅极803。例如，蚀刻工艺可包括使用(一种或多种)反应气体的干法蚀刻工艺，该(一种或多种)反应气体选择性地蚀刻虚设栅极803，并且几乎未蚀刻、或未蚀刻第一层间电介质1303或栅极间隔件901。每个第二开口1501暴露和/或上覆于相应的鳍103的沟道区域805。每个沟道区域805被设置在多层源极/漏极区域1201的相邻对之间。在去除期间，虚设电介质层701可以在蚀刻虚设栅极803时用作蚀刻停止层。然后可以在去除虚设栅极803之后可选地去除虚设电介质层701。

在图16A和图16B中，形成栅极电介质层107和栅极电极109以用于替换栅极。图16C示出了图16B的区域1601的详细视图。栅极电介质层107可以由沉积在第二开口1501中的一个或多个层形成，例如，在鳍103的顶表面和侧壁上、以及在栅极密封间隔件807和/或栅极间隔件901的侧壁上。栅极电介质层107还可被形成在第一层间电介质1303的顶表面上。在一些实施例中，栅极电介质层107包括一个或多个电介质层，例如，一层或多层氧化硅、氮化硅、金属氧化物、金属硅酸盐等。例如，在一些实施例中，栅极电介质层107包括通过热氧化或化学氧化形成的氧化硅的界面层、以及上面的高k电介质材料，例如，铪、铝、锆、镧、锰、钡、钛、铅、及其组合的金属氧化物或硅酸盐。栅极电介质层107可以包括具有大于约7.0的k值的电介质层。栅极电介质层107的形成方法可包括分子束沉积(MBD)、ALD、PECVD等。在其中虚设电介质层701的部分保留在第二开口1501中的实施例中，栅极电介质层107包括虚设电介质层701的材料(例如，SiO

栅极电极109被分别沉积在栅极电介质层107之上，并填充第二开口1501的剩余部分。栅极电极109可以包括含金属材料，例如，氮化钛、氧化钛、氮化钽、碳化钽、钴、钌、铝、钨、其组合、或其多层。例如，尽管在图16B中针对栅极电极109示出了单层，但栅极电极109可包括任何数量的衬里层109A、任何数量的功函数调整层109B、以及填充材料109C，如图16C所示。在填充和/或过度填充第二开口1501之后，可以执行诸如CMP之类的平坦化工艺，以从第一层间电介质1303的顶表面去除栅极电极109的材料和栅极电介质层107的多余部分。栅极电极109的材料和栅极电介质层107的剩余部分因此形成所得FinFET的替换栅极。栅极电极109和栅极电介质层107可被统称为“栅极堆叠”。栅极和栅极堆叠可以沿着鳍103的沟道区域805的侧壁延伸。

n型区域200N和p型区域200P中的栅极电介质层107的形成可同时发生，使得每个区域中的栅极电介质层107由相同的材料形成，并且栅极电极109的形成可同时发生，使得每个区域中的栅极电极109由相同的材料形成。在一些实施例中，每个区域中的栅极电介质层107可通过不同的工艺形成，使得栅极电介质层107可以是不同的材料，和/或每个区域中的栅极电极109可以通过不同的工艺形成，使得栅极电极109可以是不同的材料。当使用不同的工艺时，可以使用各种掩蔽步骤来掩蔽和暴露适当的区域。

在图17A和图17B中，在栅极堆叠(包括栅极电介质层107和栅极电极109)之上形成栅极掩模1701，并且栅极掩模1701可被设置在栅极间隔件901的相对部分之间。在一些实施例中，形成栅极掩模1701包括使栅极堆叠凹陷，使得在栅极堆叠正上方并且栅极间隔件901的相对部分之间形成凹部。栅极掩模1701包括填充和/或过度填充在凹部中的一层或多层电介质材料，例如，氮化硅、氮氧化硅等，然后进行平坦化工艺，以去除在第一层间电介质1303之上延伸的电介质材料的多余部分。

还如图17A和图17B所示，在第一层间电介质1303之上沉积第二层间电介质1703。在一些实施例中，第二层间电介质1703是通过可流动CVD方法形成的可流动膜。在一些实施例中，第二层间电介质1703由诸如PSG、BSG、BPSG、USG等之类的电介质材料形成，并且可以通过诸如CVD和PECVD之类的任何合适的方法来沉积。随后形成的栅极接触件1801(图18A和图18B)穿过第二层间电介质1703和栅极掩模1701而接触经凹陷的栅极电极109的顶表面。

图18A和图18B示出了根据一些实施例的形成第二FinFET 1800的栅极接触件1801和源极/漏极接触件1803。栅极接触件1801和源极/漏极接触件1803通过初始地形成穿过第二层间电介质1703、第一层间电介质1303、接触蚀刻停止层1301或栅极掩模1701中的一个或多个的开口来形成。

具体地，用于源极/漏极接触件1803的开口被形成为穿过第二层间电介质1703、第一层间电介质1303、接触蚀刻停止层1301，并进入多层源极/漏极区域1201的第一共享接触件着陆区域1203。可以使用可接受的光刻和蚀刻技术来形成用于源极/漏极接触件1803的开口。

此外，可以与用于源极/漏极接触件1803的开口组合地、或者在用于源极/漏极接触件1803的开口之外形成用于栅极接触件1801的开口。用于栅极接触件1801的开口被形成为穿过通过第二层间电介质1703、栅极掩模1701，并进入栅极电极109的材料。可以使用可接受的光刻和蚀刻技术来形成用于栅极接触件1801的开口。

一旦已经形成用于源极/漏极接触件1803和/或栅极接触件1801的开口，则在开口中形成诸如扩散阻挡层、粘附层等之类的衬里(未示出)、以及导电材料。衬里可包括钛、氮化钛、钽、氮化钽等。导电材料可以是铜、铜合金、银、金、钨、钴、铝、镍等。可以执行诸如CMP之类的平坦化工艺以从第二层间电介质1703的表面去除多余的材料。剩余的衬里和导电材料在它们相应的开口中形成源极/漏极接触件1803和/或栅极接触件1801。可以执行退火工艺以在多层源极/漏极区域1201与源极/漏极接触件1803之间的界面处形成硅化物。源极/漏极接触件1803实体耦合并电耦合到多层源极/漏极区域1201的第一共享接触件着陆区域1203，并且栅极接触件1801实体耦合并电耦合到栅极电极109，并提供到第二FinFET1800的外部连接。源极/漏极接触件1803和栅极接触件1801可以以不同的工艺形成，或者可以以同一工艺形成。尽管示出为形成在相同的截面中，但应理解，源极/漏极接触件1803和栅极接触件1801中的每一个可形成在不同的截面中，这可以避免接触件的短路。

尽管多层源极/漏极区域1201的实施例已被讨论为各层的菱形和/或表面从一层到另一层为彼此相似的形状，但多层源极/漏极区域1201的各层从一层到另一层可具有任何合适的形状和/或表面。多层源极/漏极区域1201的各层可生长为具有从鳍103的相应表面凸起的表面，其形状例如为方形、菱形、圆形等。在一些实施例中，多层源极/漏极区域1201的各层可具有平滑表面、刻面受限表面等。例如，多层源极/漏极区域1201的一个层可以是具有平坦表面的方形，并且另一层可以是具有刻面表面的菱形。多层源极/漏极区域1201的任何层可以是任何可接受的形状和可接受的表面，任何层可具有与任何其他层不同的形状和/或具有不同的表面。多层源极/漏极区域1201的所有这样的形状和表面、以及各层的形状和表面的所有这样的组合都在实施例的范围内。

现在参考图19至图24，这些图是沿着图1所示的参考截面C-C示出的，不同在于多个鳍/FinFET。此外，图19至图24类似于图12D，并且示出了根据其他实施例的形成多层源极/漏极区域1201的中间步骤。

转到图19，该图示出了根据另一实施例的相邻源极/漏极区域的多层源极/漏极区域1201的放大图(未按比例)。图19所示的实施例类似于图12D所示的实施例；然而，图19所示的多层源极/漏极区域1201包括两层而不是三层。图19还示出了相邻源极/漏极区域的第一外延生长层1201a形成有第一浓度比(Ge％1)的相对低锗浓度，其中0％≤Ge％1<50％，并且第二外延生长层1201b被形成为以第三浓度比(Ge％3)的相对高锗浓度填充多层源极/漏极区域1201的顶部体积，其中50％≤Ge％3≤100％。如此，在具有第一浓度比(Ge％1)的第一外延生长层1201a和具有第三浓度比(Ge％3)的第二外延生长层1201b之间形成第三界面。根据一些实施例，第三界面的第三浓度水平比可以是第三锗浓度水平的最大水平(Ge％3

在图19所示的实施例中，第一外延生长层1201a形成为菱形，具有平坦的顶部，并且合并在一起而不是保持分离。在一些实施例中，第一外延生长层1201a使用第四定时沉积工艺，在约50秒至约200秒之间的时间段内形成。然而，可以使用任何合适的时间段。根据一些实施例，第一外延生长层1201a被形成在鳍103之上至第四高度H4，该第四高度H4在约20nm至约50nm之间。然而，可以使用任何合适的高度。此外，第二外延生长层1201b也形成为菱形并且具有平坦的顶部。在一些实施例中，第二外延生长层1201b使用第五定时沉积工艺，在约10秒至约100秒之间的时间段内形成。然而，可以使用任何合适的时间段。在一些实施例中，第二外延生长层1201b被形成在第一外延生长层1201a之上至第五高度H5，该第五高度H5在约10nm至约30nm之间。然而，可以使用任何合适的高度。如此，所示实施例的多层源极/漏极区域1201具有第二多层浓度比，该第二多层浓度比可以是具有最高浓度比(例如，Ge％3)的层的组合高度相对于具有最低浓度比(例如，Ge％1)的层的组合高度。根据一些实施例，第五高度H5相对于第四高度H4(H5/H4)在约0.1:1至约1.5:1之间。这样，第二共享接触件着陆区域1901形成有相对大体积的具有最高浓度比(例如，Ge％3)的材料。

图19还示出了根据一些实施例的多层源极/漏极区域1201的第二共享接触件着陆区域1901。第二共享接触件着陆区域1901的边界在图19中用虚线突出显示。第二共享接触件着陆区域1901的边界包含高锗浓度(Ge％3)的体积，其在合并的第二层1201b的平坦顶部下方，向下至低锗浓度(Ge％1)的合并的第一层1201a的平坦顶部。这样，第二共享接触件着陆区域1901提供了具有低接触电阻的大体积着陆区域，以用于最终形成源极漏极接触件1803。

图20示出了根据又一实施例的相邻源极/漏极区域的多层源极/漏极区域1201的放大图(未按比例)。图20所示的实施例类似于图19所示的实施例；然而，相邻源极/漏极区域的第一外延生长层1201a仅部分合并。这样，根据又一实施例，图20的实施例包括第三共享接触件着陆区域2001。

在图20所示的实施例中，第二外延生长层1201b形成有第三浓度比(Ge％3)，并填充(在形成有第一浓度比(Ge％1)的第一层1201a之上的)多层源极/漏极区域1201的顶部体积。根据一些实施例，第一外延生长层1201a使用第六定时沉积工艺，在约50秒至约200秒之间的时间段内形成。如此，第一外延生长层1201a被形成在鳍103之上至第六高度(H6)。根据一些实施例，第一外延生长层1201a被形成在鳍103之上至第六高度H6，该第六高度H6在约20nm至约50nm之间。然而，可以使用任何合适的高度。然而，可以使用任何合适的时间段和任何合适的高度。此外，根据一些实施例，第二外延生长层1201b使用第七定时沉积工艺，在约10秒至约100秒之间的时间段内形成。因此，第二外延生长层1201b被形成在第一外延生长层1201a之上至第七高度(H7)。在一些实施例中，第二外延生长层1201b被形成在第一外延生长层1201a之上至第七高度H7，该第七高度H7在约10nm与约30nm之间。然而，可以使用任何合适的时间段和任何合适的高度。这样，所示实施例的多层源极/漏极区域1201包括约0.1:1至约1.5:1之间的第二多层浓度比(H7/H6)。这样，第三共享接触件着陆区域2001形成有相对大体积的具有最高浓度比(例如，Ge％3)的材料。

第三共享接触件着陆区域2001还包括形成在第一外延生长层1201a的未合并部分之间的高锗浓度(Ge％3)材料的深延伸区域。第三共享接触件着陆区域2001的边界在图20中用虚线突出显示。第三共享接触件着陆区域2001包含高锗浓度(Ge％3)的体积，其在合并的第二层1201b的平坦顶部下方，向下直到并且包括部分合并的第一层1201a的侧壁之间体积。第三共享接触件着陆区域2001在部分合并的第一层1201a之上延伸到第二深度D2。根据一些实施例，第二深度D2在约10nm与约50nm之间。然而，可以使用任何合适的深度。此外，第三共享接触件着陆区域2001在第一外延生长层1201a的顶部之间具有第三宽度W3。根据一些实施例，第三宽度W3在约15nm与约30nm之间。然而，可以使用任何合适的宽度。这样，第三共享接触件着陆区域2001的实施例提供了具有深延伸区域的大体积着陆区域，其具有低接触电阻，以用于最终形成源极漏极接触件1803。

图21是根据又一实施例的相邻源极/漏极区域的多层源极/漏极区域1201的放大图(未按比例)。图21所示的实施例类似于图20所示的实施例；然而，相邻源极/漏极区域的第一外延生长层1201a形成为第八高度H8，并且第一外延生长层1201a保持分离。根据一些实施例，第一外延生长层1201a使用第八定时沉积工艺，在约50秒至约100秒之间的时间段内形成。这样，第一外延生长层1201a被形成在鳍103之上至第八高度(H8)，该第八高度(H8)在约20nm至约50nm之间。然而，可以使用任何合适的时间段和高度。此外，根据一些实施例，第二外延生长层1201b使用第九定时沉积工艺，在约30秒至约100秒之间的时间段内形成。因此，相邻源极/漏极区域的第二外延生长层1201b形成为在第一外延生长层1201a之上至第九高度H9，并填充多层源极/漏极区域1201的顶部体积。根据一些实施例，第九高度H9在约10nm至约30nm之间。然而，可以使用任何合适的时间段和高度。这样，所示实施例的多层源极/漏极区域1201包括约0.1:1至约1.5:1之间的第三多层浓度比(H9/H8)。此外，根据又一实施例，所示实施例中的多层源极/漏极区域1201包括第四共享接触件着陆区域2101，其形成有相对大体积的具有最高浓度比(例如，Ge％3)的材料。

第四共享接触件着陆区域2101包括形成在第一外延生长层1201a之间的高浓度锗(Ge％3)材料的非常深的延伸区域。第四共享接触件着陆区域2101的边界在图21中用虚线突出显示。第四共享接触件着陆区域2101包含高浓度锗(Ge％3)的体积，其在合并的第二层1201b的平坦顶部下方，向下直到并且包括第一外延生长层1201a的侧壁之间的体积。第四共享接触件着陆区域2101沿着第一外延生长层1201a之间的中心线向第二外延生长层1201b的底部延伸至第三深度D3。根据一些实施例，第三深度D3在约30nm与约50nm之间。然而，可以使用任何合适的深度。此外，第四共享接件触着陆区域2101在第一外延生长层1201a的顶部之间具有第四宽度W4。根据一些实施例，第四宽度W4在约15nm与约30nm之间。然而，可以使用任何合适的宽度。此外，第四共享接触件着陆区域2101具有第五宽度W5，该第五宽度W5是第一外延生长层1201a的侧壁之间的最小距离。根据一些实施例，第五宽度W5在约0nm与约30nm之间。然而，可以使用任何合适的宽度。这样，第四共享接触件着陆区域2101的实施例提供了具有非常深的延伸区域的大体积着陆区域，其具有低接触电阻，以用于最终形成源极漏极接触件1803。

图22是根据另一实施例的相邻源极/漏极区域的多层源极/漏极区域1201的放大图(未按比例)。图22所示的多层源极/漏极区域1201包括第二外延生长层1201b，其被形成为具有第三浓度比(Ge％3)的第十一高度H11，并被形成为填充(在第一外延生长层1201a(其被形成为具有第一浓度比(Ge％1)的第十高度H10)之上的)多层源极/漏极区域1201的顶部体积。根据一些实施例，第一外延生长层1201a被形成在鳍103之上至第十高度H10，该第十高度H10在约20nm至约50nm之间。然而，可以使用任何合适的高度。在一些实施例中，第二外延生长层1201b被形成在第一外延生长层1201a之上至第十一高度H11，该第十一高度H11在约10m至约30nm之间。图22所示的实施例类似于图20所示的实施例；然而，第一外延生长层1201a保持分离，并且第一外延生长层1201a形成为圆形而不是菱形。根据一些实施例，可以通过在形成期间，在使用适当的多循环沉积和蚀刻步骤来使外延生长成形时调整第一前体、第二前体和/或蚀刻前体，来将第一外延生长层1201a形成为圆形。根据一些实施例，第一外延生长层1201a使用第十定时沉积工艺，在约50秒至约100秒之间的时间段内形成。这样，第一外延生长层1201a被形成在鳍103之上至第十高度H10。然而，可以使用任何合适的时间段和任何合适的高度。此外，根据一些实施例，第二外延生长层1201b使用第十一定时沉积工艺，在约30秒至约100秒之间的时间段内形成。因此，第二外延生长层1201b被形成在第一外延生长层1201a之上至第十一高度H11。然而，可以使用任何合适的时间段和任何合适的高度。这样，所示实施例的多层源极/漏极区域1201包括约0.1:1至约1.5:1之间的第三多层浓度比(H11/H10)。此外，根据另一实施例，所示实施例中的多层源极/漏极区域1201包括第四共享接触件着陆区域2101，其形成有相对大体积的具有最高浓度比(例如，Ge％3)的材料。

根据另一实施例，图22所示的实施例的多层源极/漏极区域1201包括高锗浓度(Ge％3)材料的第五共享接触件着陆区域2201。第五共享接触件着陆区域2201包括形成在第一外延生长层1201a之间的高浓度锗(Ge％3)材料的非常深且宽的延伸区域。第五共享接触件着陆区域2201的边界在图22中用虚线突出显示。第五共享接触件着陆区域2201包含高锗浓度(Ge％3)的体积，其在合并的第二层1201b的平坦顶部下方，向下直到并且包括第一外延生长层1201a的侧壁之间的体积。第五共享接触件着陆区域2201沿着第二外延生长层1201b之间的中心线向第二外延生长层1201b的底部延伸至第四深度D4。第五共享接触件着陆区域2201沿着第一外延生长层1201a之间的中心线，从第二外延生长层1201b的顶部向第二外延生长层1201b的底部延伸至第四深度D4。根据一些实施例，第四深度D4在约30nm和约50nm之间。然而，可以使用任何合适的深度。由于第一外延生长层1201a的圆形，该非常深的延伸区域还较宽。根据一些实施例，第五共享接触件着陆区域2201在第一外延生长层1201a的顶部之间具有第六宽度W6。根据一些实施例，第六宽度W6在约15nm和约30nm之间。然而，可以使用任何合适的宽度。此外，第一外延生长层1201a之间的最小宽度是约0nm至约30nm之间的第七宽度W7。然而，可以使用任何合适的宽度。这样，第五共享接触件着陆区域2201的实施例提供了具有非常深且宽的延伸区域的大体积着陆区域，其具有低接触电阻，以用于最终形成源极漏极接触件1803。

图23是根据又一实施例的相邻源极/漏极区域的多层源极/漏极区域1201的放大图(未按比例)。图23所示的多层源极/漏极区域1201包括第二外延生长层1201b，其被形成为具有第三浓度比(Ge％3)的第十三高度H13，并被形成为填充在第一外延生长层1201a(其被形成为具有第一浓度比(Ge％1)的第十二高度H12)之上的多层源极/漏极区域1201的顶部体积。根据一些实施例，第一外延生长层1201a被形成在鳍103之上至约20nm和约50nm之间的第十二高度H12。然而，可以使用任何合适的高度。在一些实施例中，第二外延生长层1201b被形成在第一外延生长层1201a之上至约10nm和约30nm之间的第十三高度H13。图23所示的实施例类似于图22所示的实施例；然而，第一外延生长层1201a被形成为矩形而不是圆形。

根据一些实施例，可以通过在沉积期间使用适当的掩模和蚀刻技术和/或调节蚀刻前体的流速以执行第一外延生长层1201a的基本垂直蚀刻，来形成第一外延生长层1201a。在一些实施例中，第一外延生长层1201a如下形成：初始地在鳍103之上沉积电介质掩模层(例如，绝缘材料层、层间电介质、硬掩模等)，并使用合适的平坦化工艺(例如，CMP)与鳍103的顶部平坦化。一旦形成，则鳍103被凹陷以形成第一开口1001，如上所述。这样，第一开口1001在电介质掩模层(未示出)、栅极间隔件901、和/或STI区域105的侧壁之间形成有第八宽度W8。在这样的实施例中，第一外延生长层1201a可然后被生长以填充和/或过度填充开口1001，如上所述，不同在于第一外延生长层1201a的生长被电介质掩膜层的侧壁限制在第一开口1001内。一旦形成，则去除第一外延生长层1201a的多余材料，并且第一外延生长层1201a的顶部与电介质掩模层平坦化至第十二高度H12。一旦被平坦化，则可以使用适当的蚀刻材料和技术来去除电介质掩模层，这些蚀刻材料和技术对掩模层的材料是选择性的并且对第一外延生长层1201a的材料是非选择性的。这样，第一外延生长层1201a形成为具有第八宽度W8的方形或矩形，并且鳍103之上至第十二高度H12，并且间隔件901之上的第一外延生长层1201a的侧壁被暴露以用于进一步的处理。

根据一些实施例，第一外延生长层1201a被形成为约1nm与约15nm之间的第八宽度W8。然而，可以使用任何合适的宽度。在一些实施例中，第八宽度W8与鳍103的宽度大致相同。此外，根据一些实施例，第一外延生长层1201a使用第十二定时沉积工艺，在约10秒至约100秒之间的时间段内形成。这样，第一外延生长层1201a被形成在鳍103之上至第十二高度H12。然而，可以使用任何合适的时间段和任何合适的高度。此外，根据一些实施例，第二外延生长层1201b使用第十三定时沉积工艺，在约50秒至约200秒之间的时间段内形成。因此，第二外延生长层1201b被形成在第一外延生长层1201a之上至第十三高度H13。然而，可以使用任何合适的时间段和任何合适的高度。这样，所示实施例的多层源极/漏极区域1201包括约0.1:1至约1.5:1之间的第四多层浓度比(H13/H12)。此外，根据又一实施例，所示实施例中的多层源极/漏极区域1201包括第六共享接触件着陆区域2301，其形成有相对大体积的具有最高浓度比(例如，Ge％3)的材料。第六共享接触件着陆区域2301包括形成在第一外延生长层1201a之间的高浓度锗(Ge％3)材料的非常深且非常宽的延伸区域。第六共享接触件着陆区域2301的边界在图23中用虚线突出显示。第六共享接触件着陆区域2301包含高锗浓度(Ge％3)的体积，其在合并的第二层1201b的平坦顶部下方，向下直到并且包括第一外延生长层1201a的侧壁之间的体积。第六共享接触件着陆区域2301沿着第一外延生长层1201a之间的中心线，从第二外延生长层1201b的顶部向第二外延生长层1201b的底部延伸至第四深度D4。由于第一外延生长层1201a的矩形，该非常深的延伸区域还非常宽。根据一些实施例，第一外延生长层1201a之间的高浓度锗(Ge％3)的最小宽度可以是约10nm与约50nm之间的第九宽度W9。然而，可以使用任何合适的宽度。这样，第六共享接触件着陆区域2301的实施例提供了具有非常深且非常宽的延伸区域的大体积着陆区域，其也具有低接触电阻，以用于最终形成源极漏极接触件1803。

图24是根据又一实施例的相邻源极/漏极区域的多层源极/漏极区域1201的放大图(未按比例)。图24所示的多层源极/漏极区域1201包括第二外延生长层1201b，其被形成为具有第三浓度比(Ge％3)的第十五高度H15，并且被形成在第一外延生长层1201a(其被形成为具有第一浓度比(Ge％1)的第十四高度H14)之上。根据一些实施例，第一外延生长层1201a被形成在鳍103之上至第十四高度H14，该第十四高度H14在约20nm至约50nm之间。然而，可以使用任何合适的高度。在一些实施例中，第二外延生长层1201b被形成在第一外延生长层1201a之上至第十五高度H15，该第十五高度H15在约10nm至约30nm之间。图24所示的实施例类似于图23所示的实施例；然而，与图23的实施例中所形成的相比，第一外延生长层1201a形成为非常宽的矩形。根据一些实施例，可以使用与如上关于图23所讨论的用于形成方形的类似的掩模和蚀刻技术和/或在形成期间调整蚀刻前体来形成第一外延生长层1201a的矩形。在一些实施例中，第一外延生长层1201a可被形成为约10nm至约30nm之间的第十宽度W10。然而，可以使用任何合适的宽度。此外，第一外延生长层1201a可被成形为具有在第二外延生长层1201b和栅极间隔件901之间的侧凹特征(undercut feature)。该侧凹特征可以通过调整(例如，在约10％至约30％之间)用于生长第一外延生长层1201a的低浓度材料(例如，Ge％1)的前体来形成。根据一些实施例，第十宽度W10比鳍103的宽度宽得多。根据一些实施例，第一外延生长层1201a是使用第十四定时沉积工艺，在约10秒至约200秒之间的时间段内形成的。这样，第一外延生长层1201a被形成在鳍103之上至第十四高度H14。然而，可以使用任何合适的时间段和任何合适的高度。此外，根据一些实施例，第二外延生长层1201b是使用第十五定时沉积工艺，在约50秒至约100秒之间的时间段内形成的。因此，第二外延生长层1201b被形成在第一外延生长层1201a上至第十五高度H15。然而，可以使用任何合适的时间段和任何合适的高度。这样，所示实施例的多层源极/漏极区域1201包括约0.1:1至约1.5:1之间的第五多层浓度比(H15/H14)。此外，根据另一实施例，所示实施例中的多层源极/漏极区1201包括第七共享接触件着陆区域2401，其被形成有相对大体积的具有最高浓度比(例如，Ge％3)的材料。

第七共享接触件着陆区域2401包括在合并的第二层1201b的平坦顶部下方的高锗浓度(Ge％3)材料的非常宽的上部，以及形成在第一外延生长层1201a之间的高锗浓度(Ge％3)材料的非常深且狭窄的延伸区域。第七共享接触件着陆区域2401的边界在图24中用虚线突出显示。第七共享接触件着陆区域2401包含高锗浓度(Ge％3)的体积，其在合并的第二层1201b的平坦顶部下方，成角度地向下直到并且包括第一外延生长层1201a的侧壁之间的体积。第七共享接触件着陆区域2401沿着第一外延生长层1201a之间的中心线，从第二外延生长层1201b的顶部向第二外延生长层1201b的底部延伸至第四深度D4。由于第一外延生长层1201a的宽矩形，与图23的实施例相比，该非常深的延伸区域还较狭窄。根据一些实施例，第一外延生长层1201a之间的高锗浓度(Ge％3)的最小宽度可以是约5nm与约20nm之间的第十一宽度W11。然而，可以使用任何合适的宽度。这样，第七共享接触件着陆区域2401的实施例提供了具有非常深但狭窄的延伸区域的大体积着陆区域，并且还具有低接触电阻，以用于最终形成源极漏极接触件1803。

根据所公开的实施例，这些结构和材料组成允许用于PMOS器件的多层源极/漏极区域1201的低接触电阻(Rcsd)设计(例如，P-FET I/O区域处的EDX)。具体地，具有相对高锗浓度百分比(Ge％3)的共享接触件着陆区域1203(例如，大体积MD着陆区域)(其具有比硅更低的带隙)允许设计具有低肖特基(Schottky)势垒高度(SBH)和低接触电阻(Rcsd)的多层源极/漏极区域1201。Rp电阻率是对第三外延生长层1201c的p型掺杂外延材料与源极漏极接触件1803的金属材料之间的电阻率的测量。根据一些实施例，多层源极/漏极区域1201具有减小的Rp电阻率(例如，-0.2k)。此外，Rch电阻率表示将多层源极/漏极区域1201彼此分开的鳍103的沟道区域805(图18B所示)的电阻率。根据一些实施例，多层源极/漏极区域1201具有减小的Rch电阻率(例如，-0.2k)。根据本文公开的实施例，Rp电阻率的降低和/或Rch电阻率的降低为第二FinFET 1800提供了+4％的DC增益和/或+2％的RO性能增益的附加益处。在形成中间外延生长层(例如，第二外延生长层1201b)的实施例中，该中间外延生长层防止了由于被中间外延生长层分开的外延生长层(例如，第一外延生长层1201a和第三外延生长层1201c)之间的高晶格失配而引起的第三外延生长层1201c应变松弛。此外，第三外延生长层1201c提供了多层源极/漏极区域1201与随后形成的金属接触件之间的低接触电阻。

所公开的FinFET实施例还可应用于纳米结构器件，例如，纳米结构(例如，纳米片、纳米线、栅极全环绕等)场效应晶体管(NSFET)。在NSFET实施例中，鳍被通过对沟道层和牺牲层的交替层的堆叠进行图案化而形成的纳米结构代替。虚设栅极堆叠和源极/漏极区域以与上述实施例类似的方式形成。在去除虚设栅极堆叠之后，可以在沟道区域中部分地或全部去除牺牲层。替换栅极结构以与上述实施例类似的方式形成，替换栅极结构可以部分地或完全填充通过去除牺牲层而留下的开口，并且替换栅极结构可以部分地或完全围绕NSFET器件的沟道区域中的沟道层。层间电介质(ILD)以及到替换栅极结构和源极/漏极区域的接触件可以以与上述实施例类似的方式形成。可以如美国专利申请公开号2016/0365414中所公开的来形成纳米结构器件，该专利申请通过引用整体结合于此。

根据一个实施例，一种方法包括：在衬底中形成第一鳍；在第一鳍之上形成第一源极/漏极区域至第一高度，该第一源极/漏极区域包括第一锗浓度；以及在第一源极/漏极区域之上形成顶部层至第二高度，该顶部层包括第二锗浓度，第二锗浓度大于第一锗浓度，并且第二高度大于1nm。在一个实施例中，该方法还包括：在衬底中形成第二鳍；在第二鳍之上形成第二源极/漏极区域至第一高度，该第二源极/漏极区域包括第一锗浓度；并且其中，形成顶部层还包括：在第二源极/漏极区域之上形成该顶部层至第二高度。在该方法的一个实施例中，形成顶部层还包括：用顶部层填充第一源极/漏极区域和第二源极/漏极区域之间的间隙。在该方法的一个实施例中，第二源极/漏极区域至少部分地与第一源极/漏极区域合并。在该方法的实施例中，第二源极/漏极区域未与第一源极/漏极区域合并。在该方法的一个实施例中，第一锗浓度按体积计小于50％。在该方法的一个实施方式中，第二锗浓度按体积计为100％。

在另一实施例中，一种方法包括：将晶圆放置在沉积室中，该晶圆包括鳍；以第一流速将第一前体引入沉积室；以第二流速将第二前体引入沉积室，第一流速比是第二流速与第一流速之比；针对第一工艺时间使用第一流速比，以在鳍之上形成源极/漏极区域，该源极/漏极区域包括第一锗浓度水平；将第一流速调整为第三流速并且将第二流速调整为第四流速，第二流速比是第四流速与第三流速之比，第二流速比大于第一流速比；以及针对第二工艺时间使用第二流速比，以在源极/漏极区域之上形成接触件着陆区域至第一厚度，该第一厚度为至少1nm，该接触件着陆区域包括大于第一锗浓度水平的第二锗浓度水平。在一个实施例中，第一前体包括高阶(high-order)硅烷前体，并且第二前体包括锗前体。在一个实施例中，第一锗浓度水平按锗体积计小于50％。在一个实施例中，第二锗浓度水平按锗体积计至少为50％。在一个实施例中，第三流速小于第一流速。在一个实施例中，第四流速高于第二流速。在一个实施例中，将第三前体引入沉积室，第三前体包括n型掺杂剂。在一个实施例中，n型掺杂剂是乙硼烷。

根据又一实施例，一种半导体器件，包括：第一鳍，在衬底内；第二鳍，在衬底内并与第一鳍相邻；第一源极/漏极区域，在第一鳍之上，其中，第一源极/漏极区域包括低锗浓度；第二源极/漏极区域，在第二鳍之上，其中，第二源极/漏极区域包括低锗浓度；接触件着陆区域，在第一源极/漏极区域和第二源极/漏极区域之上，该接触件着陆区域包括高锗浓度并且在第一源极/漏极区域和第二源极/漏极区域的顶表面之上具有至少1nm的第一高度；以及源极/漏极接触件，其中，源极/漏极接触件的至少一部分被嵌入在接触件着陆区域中。在该器件的一个实施例中，低锗浓度按锗体积计小于50％。在该器件的一个实施例中，高锗浓度按锗体积计大于50％。在该器件的一个实施例中，接触件着陆区域包括延伸区域，位于第一源极/漏极区域和第二源极/漏极区域的侧壁之间。在该器件的一个实施例中，第一源极/漏极区域至少部分地与第二源极/漏极区域合并。

以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替换和变更。

示例1是一种形成半导体器件的方法，包括：在衬底中形成第一鳍；在所述第一鳍之上形成第一源极/漏极区域至第一高度，所述第一源极/漏极区域包括第一锗浓度；以及在所述第一源极/漏极区域之上形成顶部层至第二高度，所述顶部层包括第二锗浓度，所述第二锗浓度大于所述第一锗浓度，并且所述第二高度大于1nm。

示例2是示例1所述的方法，还包括：在所述衬底中形成第二鳍；在所述第二鳍之上形成第二源极/漏极区域至所述第一高度，所述第二源极/漏极区域包括所述第一锗浓度；并且其中，形成所述顶部层还包括：在所述第二源极/漏极区域之上形成所述顶部层至所述第二高度。

示例3是示例2所述的方法，其中，形成所述顶部层还包括：用所述顶部层填充所述第一源极/漏极区域和所述第二源极/漏极区域之间的间隙。

示例4是示例3所述的方法，其中，所述第二源极/漏极区域至少部分地与所述第一源极/漏极区域合并。

示例5是示例3所述的方法，其中，所述第二源极/漏极区域未与所述第一源极/漏极区域合并。

示例6是示例1所述的方法，其中，所述第一锗浓度小于50％。

示例7是示例6所述的方法，其中，所述第二锗浓度为100％。

示例8是一种形成半导体器件的方法，包括：将晶圆放置在沉积室中，所述晶圆包括鳍；以第一流速将第一前体引入所述沉积室；以第二流速将第二前体引入所述沉积室，第一流速比是所述第二流速与所述第一流速之比；针对第一工艺时间使用所述第一流速比，以在所述鳍之上形成源极/漏极区域，所述源极/漏极区域包括第一锗浓度水平；将所述第一流速调整为第三流速并且将所述第二流速调整为第四流速，第二流速比是所述第四流速与所述第三流速之比，所述第二流速比大于所述第一流速比；以及针对第二工艺时间使用所述第二流速比，以在所述源极/漏极区域之上形成接触件着陆区域至第一厚度，所述第一厚度为至少1nm，所述接触件着陆区域包括大于所述第一锗浓度水平的第二锗浓度水平。

示例9是示例8所述的方法，其中，所述第一前体包括高阶硅烷前体，并且所述第二前体包括锗前体。

示例10是示例9所述的方法，其中，所述第一锗浓度水平按锗体积计小于50％。

示例11是示例10所述的方法，其中，所述第二锗浓度水平按锗体积计至少为50％。

示例12是示例10所述的方法，其中，所述第三流速小于所述第一流速。

示例13是示例10所述的方法，其中，所述第四流速高于所述第二流速。

示例14是示例8所述的方法，还包括：将第三前体引入所述沉积室，所述第三前体包括n型掺杂剂。

示例15是示例14所述的方法，其中，所述n型掺杂剂是乙硼烷。

示例16是一种半导体器件，包括：第一鳍，在衬底内；第二鳍，在所述衬底内并与所述第一鳍相邻；第一源极/漏极区域，在所述第一鳍之上，其中，所述第一源极/漏极区域包括低锗浓度；第二源极/漏极区域，在所述第二鳍之上，其中，所述第二源极/漏极区域包括所述低锗浓度；接触件着陆区域，在所述第一源极/漏极区域和所述第二源极/漏极区域之上，所述接触件着陆区域包括高锗浓度并且在所述第一源极/漏极区域和所述第二源极/漏极区域的顶表面之上具有至少1nm的第一高度；以及源极/漏极接触件，其中，所述源极/漏极接触件的至少一部分与所述接触件着陆区域接触。

示例17是示例16所述的半导体器件，其中，所述低锗浓度按锗体积计小于50％。

示例18是示例17所述的半导体器件，其中，所述高锗浓度按锗体积计大于50％。

示例19是示例16所述的半导体器件，其中，所述接触件着陆区域包括延伸区域，位于所述第一源极/漏极区域和所述第二源极/漏极区域的侧壁之间。

示例20是示例16所述的半导体器件，其中，所述第一源极/漏极区域至少部分地与所述第二源极/漏极区域合并。